FPGA仿真流程

1、QuartusII的設計流程QuartusII軟件的使用方法一、 設計輸入1.建立工程任何一項設計都是一項工程（Project），都必須首先為此工程建立一個放置與此工程相關的所有設計文件的文件夾。此文件夾將被EDA軟件默認為工作庫（Work Library）。一般，不同的設計項目最好放在不同的文件夾中，而同一工程的所有文件都必須放在同一文件夾中。首先建立工作庫目錄，以便存儲工程項目設計文件。在D盤下新建文件夾并取名Mydesign。雙擊QuartusII軟件啟動圖標，即可啟動QuartusII軟件，啟動界面如圖1-2所示。使用New Project Wizard 可以為工程指定工作目錄、分配工

2、程名稱以及指定最高層設計實體的名稱，還可以指定要在工程中使用的設計文件、其他源文件、用戶庫和EDA 工具，以及目標器件系列和具體器件等。在此要利用“New Preject Wizard”工具選項創(chuàng)建此設計工程，并設定此工程的一些相關的信息，如工程名、目標器件、綜合器、仿真器等。(1)打開建立新工程管理窗。選擇菜單FileNew Preject Wizard 命令，即彈出“工程設置”對話框（圖1-3），以此來建立新的工程。(2)在單擊圖1-3后，出現了設置工程的基本信息，如圖1-4所示。單擊此對話框最上一欄右側的“ ”按鈕，可以選擇工程存放在硬盤上的位置，此例中將工程放在D盤Mydesign文件

3、夾下。這三行的第一行的d:Mydesign表示工程所在的工作庫文件夾；第二行的half_add 表示此項工程的工程名，工程名可以取任何其他的名，也可直接用頂層文件的實體名作為工程名，在此就是按這種方式取的名；第三行是當前工程頂層文件的實體名，這里即為half_add。（2）將設計文件加入工程中。單擊圖1-4中的Next 按鈕，彈出對話框如圖1-5所示，在對話框中單擊File name 右側的“ ”按鈕，可以將與工程相關的所有VHDL 文件（如果有的話）加入進此工程，此工程文件加入的方法有兩種：第1 種方法是單擊“Add ”按鈕，從工程目錄中選出相關的VHDL 文件；第2 種方法是單擊Add A

4、ll 按鈕，將設定的工程目錄中的所有VHDL 文件加入到工程文件欄中。如果還沒有建立VHDL文件，就直接點擊“Next”即可。（3）選擇目標芯片。單擊圖1-5中Next 按鈕出現如圖1-6的對話框用來選擇目標芯片。首先在Family 欄選芯片系列，在此選FLEX10K系列，并選擇此系列的具體芯片EPF10K10LC84-4。在“Target device”選項下選擇“Auto device selected by the fitter”選項，系統(tǒng)會自動給所設計的文件分配一個器件。如果選擇“Specific device selected in Available devices list”選項

5、，用戶需指定目標器件。在右側的“Filters”窗口“過濾”選擇；Package表示封裝； Pin cout表示引腳數，此例選擇84；Speed grade表示速度等級，此例選擇4。（4）在圖1-6中單擊“Next”按鈕后進入第三方工具選擇對話框，如圖1-7所示。用戶可以選擇所用到的第三方工具，比如ModleSim、Synplify等。在本例中并沒有調用第三方工具，可以都不選.（5）在圖1-7單擊“Next”按鈕后進入最后確認的對話框，如圖1-8所示。建立的工程的名稱、選擇的器件和選擇的第三方工具等信息，如果無誤的話就可以單擊“Finish”按鈕，彈出如圖1-9所示的窗口，在資源管理窗口可以看

6、到新建的工程名稱half_add。當工程建立好以后，我們就可以建立設計文件。下面我們以一個半加器的VHDL的設計，來演示在QuartusII如何實現VHDL語言輸入。2.VHDL語言輸入（1）建立文件。在圖1-9中，單擊“File”菜單下的“New”命令或者使用快捷鍵Ctrl+N，在彈出“New”對話框如圖1-10所示。在“Device Design Files”頁面下雙擊“VHDL File”選項（或選中該項后單擊“OK”按鈕）后建立新文件，如圖1-11所示。圖1-11 VHDL文本編輯窗口（2）輸入程序。在圖1-11中輸入半加器的VHDL程序，如圖1-12所示。（3）保存文件。在圖1-12

7、中單擊保存文件按鈕 ，彈出對話框如圖1-13，將輸入的VHDL語言程序保存為half_add.vhd文件，注意后綴名是.vhd，單擊“保存”按鈕即可保存文件，如圖1-13。（4）編譯工程。在圖1-11中單擊水平工具條上的編譯按鈕，或選擇菜單Processing下的Start Complilation，開始編譯，并伴隨著進度不斷地變化，編譯完成后的窗口如圖1-14所示。如果編譯過程出現錯誤，要將錯誤改正，保存后再次編譯，直到編譯無錯誤為止。到此在QuartusII軟件中使用VHDL語言輸入完成，接下來是將保存好的VHDL語言程序進行仿真，在軟件上驗證VHDL語言描述的功能是否能夠達到預期目的。二

8、、設計仿真設計仿真的目的就是在軟件環(huán)境下，驗證電路的行為和思想是否一致。仿真分為功能仿真和時序仿真。功能仿真是在設計輸入之后，綜合和布局布線之前的仿真，不考慮電路的邏輯和門電路的時間延時，著重考慮電路在理想環(huán)境下的行為和預期設計效果的一致性。時序仿真是在綜合、布局布線后，也即電路已經映射到特定的工藝環(huán)境后，考慮器件延時的情況下對布局布線的網絡表文件進行的一種仿真，其中器件延時信息通過反向標注時序延時信息實現的。1.仿真文件的生成（1）建立矢量波形文件。在圖1-14中，單擊“File”菜單下的“New”命令，在彈出的“New”對話框中選擇“Other Files”頁面，如圖1-15。選擇“Vec

9、tor Waveform File”后單擊“OK”按鈕，彈出如圖1-16所示的矢量波形編輯窗口。（2）添加引腳或節(jié)點。在圖1-16中，左鍵雙擊“Name”下方空白處，彈出“Insert Node or Bus”對話框，如圖1-17所示。單擊對話框“Node Finder”按鈕后，彈出“Node Finder”對話框，如圖1-18所示。 在圖1-18中，在“Filter”后面的方框里選擇“Pin:all”，然后單擊“List”按鈕，在“Node Found”欄中列出了設計中的所有的輸入/輸出引腳號，如圖1-19所示。單擊圖1-19中的按鈕，所有列出的輸入/輸出引腳號被復制到右邊一側。也可以根據情

10、況選擇部分引腳號復制到右邊，方法是在左邊選中想要的引腳號，單擊按鈕即可。選擇好了引腳號后，單擊“OK”按鈕，返回“Insert Node or Bus”對話框，此時，在“Name”和“Type”欄里出現了“Multiple Items”項，如圖1-20。單擊“OK”按鈕，選中的輸入/輸出引腳號都添加到矢量波形編輯窗口中，如圖1-21所示，單擊“OK”按鈕，進入矢量波形編輯窗口，如圖1-22。（3）編輯輸入信號并保存文件。在圖1-22中單擊“Name”下方的“A”，即選中該行的波形。在本例中將輸入信號“A”設置為時鐘信號，單擊工具欄中的按鈕，彈出“Clock”對話框，此時可以修改信號的周期、相位

11、和占空比。設置完后單擊“OK”按鈕，輸入信號“A”設置完畢。同理設置其他輸入信號“B”，最后單擊保存文件按鈕，根據提示完成保存工作，如圖1-23所示。同時，為了方便讀者熟悉其他波形編輯工具的使用，在圖1-24中標注了其他波形編輯工具的功能。2. 功能仿真 功能仿真是忽略延時的仿真，是理想的仿真。接下來我們一起來進行設計的功能仿真。首先在圖1-23中單擊“Assignments”菜單下的“Settings”命令，如圖1-25，單擊左側標題欄中的“Simulator”選項后，在右側的“Simulation mode”的下拉菜單中選擇“Functional”選項即可（軟件默認的是“Timing”選項

12、），單擊“OK”按鈕后完成設置。 后需要生成功能仿真網絡表。單擊“Processing”菜單下的“Generate Functional Netlist”命令后會自動創(chuàng)建功能仿真網絡表，如圖1-26所示。完成后會彈出相應提示框，單擊“確定”即可。最后單擊按鈕進行功能仿真，如圖1-27所示。從圖中可以看出仿真后的波形沒有延時，半加器的兩個加數作為輸入信號，得到了對應的和與進位。3.時序仿真QuartusII中默認的仿真為時序仿真，在圖1-23中直接單擊仿真按鈕即可。如果做完功能仿真后進行時序仿真，需要在“Assignments”“Settings” “Simulator”選項后，在右側的“Sim

13、ulation mode”的下拉菜單中選擇“Timing”選項即可。仿真完成后的窗口如圖1-28所示。觀察波形，可以知道輸入輸出之間有一定的延時。三、引腳鎖定引腳鎖定是為了對所設計的工程進行硬件測試，將輸入/輸出信號鎖定在器件的某些引腳上。單擊“Assigments”菜單下的“Pins”命令，在彈出的對話框如圖1-29所示，在下方的列表中列出了本項目所有的輸入/輸出引腳名。 在圖1-29中，雙擊與輸入端“A”對應的“Location”選項后彈出引腳列表，從中選擇合適的引腳，則輸入“A”的引腳鎖定完畢。同理完成其他引腳的鎖定，如圖1-30。四、編程下載編程下載是將本次設計所生成的文件通過計算機下

14、載到實驗箱里，來驗證此次設計是否能夠達到預期目的。需要進行以下幾個步驟：1. 編譯鎖定引腳后必須再次編譯,才能存儲這些引腳鎖定的信息,單擊編譯按鈕執(zhí)行編譯。2. 配置下載電纜 在“Tools”菜單下選擇“Programmer”命令，或者直接單擊工具欄上的按鈕，彈出如圖1-31所示的頁面。單擊“Hardware Setup”按鈕，彈出“ Hardware Setup”對話框，如圖1-32所示。單擊“Add Hardware”按鈕設置下載電纜，彈出如圖1-33所示的對話框。在 “Hardware type” 一欄中選擇“ByteBlasterMV or ByteBlaster II”后單擊“OK”

15、按鈕，下載電纜配置完成。設置成如圖1-34所示的選項后，單擊 “Close”按鈕即可。一般情況下，如果下載電纜不更換，一次配置就可以長期使用，不需要每次都設置。3.下載模式 JTAG模式是軟件的默認下載模式，相應的下載文件為“.sof”格式。在“Mode”一欄中還可以選擇其他的下載模式，例如，Passive Serial、Active Serial Programming和In-Socket Programming。勾選圖1-31中下載文件“half_add.sof”右側的第一個小方框，也可以根據需要勾選其他的小方框。將下載電纜連接好后，單擊“Start”按鈕計算機就開始下載編程文件，這樣在實

16、驗箱上就可以驗證實驗效果了。到這里，我們都演示了QuartusII軟件的全部使用過程，從建立工程，VHDL語言設計輸入，設計仿真到編程下載都演示了一遍，讀者跟著上面的操作，就能夠到達最后的程序下載，在EDA實驗箱上看到最終的效果。五、原理圖輸入（1）建立文件。在圖1-9中，單擊“File”菜單下的“New”命令或者使用快捷鍵Ctrl+N，在彈出“New”對話框如圖1-35所示。在“Device Design Files”頁面下雙擊“Block Diagram/Schematic File”選項（或選中該項后單擊“OK”按鈕）后建立新文件，如圖1-36所示。（2）在圖1-36中對常用的工具欄功能

17、進行了標注，以幫助讀者更好地使用這些工具。在圖1-36的圖形編輯窗口的空白處雙擊鼠標左鍵（或在編輯工具欄單擊工具條），彈出如圖1-37所示的選擇電路符號對話框，選中“primitives”“l(fā)ogic” “xor”(或在“Name”輸入編輯框中輸入“xor”)后，單擊“OK”按鈕。此時，光標上與符號連在一起，可以移動光標，將符號移動到合適的位置，如圖1-38。同理，在圖中放置一個“and2”符號，在“primitives”“pin”下選擇“input”和“output”兩中符號，分別放兩個，如圖1-39所示。（3）連接各元器件并命名。在圖1-39中，將光標移到input右側，待變成十字形光標時，按下鼠標左鍵（或選中工具欄中的工具，光標自動會變成十字形的連線狀態(tài)），再將光標移動到異或門的左側，待連接點上出現藍色的小方塊后釋放鼠標左鍵，即可看到input和異或門之間有一條連線生成。重復上面的方法將1-39圖中各種符號連接起來，如圖1-40所示。雙擊pin_name使其底色變?yōu)楹谏?，輸入A(或雙擊input，彈出“Pin Properties”對話框，在“Pin name”一欄中填上名字A)，將其他引腳使用同樣的方法命名。（4）保存文件。在圖1-40中單擊保存文件按鈕。在彈出的對話