數電實驗實驗報告材料

1、數字電路實驗報告實驗一組合邏輯電路分析1A 1B 2U1413J Vcc j 4BI 1V 321 4A2A 4115 4Y'2B 010J 3B2Y 691 3AGND 81 3Y試驗用集成電路引腳圖74LS00集成電路四2輸入與非門二實驗容Vtt Dt Cl NC gj 2Yi74LS20集成電路雙4輸入與非門1實驗一燈亮表示ABCD按邏輯開關，“俵示高電平，“0”示低電平1 ”燈滅表示“ o自擬表格并記錄ABCDYABCDY0000010000000101001000100101000011110111010001100101010110110110011101011111111

2、12實驗二密碼鎖的開鎖條件是：撥對密碼，鑰匙插入鎖眼將電源接通，當兩個條件同時滿足時， 開鎖信號為“ 1 ”，將鎖打開。否則，報警信號為“1”，則接通警鈴。試分析密碼鎖的密碼ABCD是什么？VCC5V2.5 VU2B 74LS00DV O222C4LSU 7U1AH O74LS00DU1BTZO74LS00D74LS20DABCD接邏輯電平開關。最簡表達式為：X1=AB'C'DU1C74LS00D-密碼為：1001U1D74LS00D74LS00DABCDX1X2ABCDX1X200000110000100010110011000100110100100110110110101

3、0001110001表格為:010101110101011001111001011101111101三.實驗體會：1分析組合邏輯電路時，可以通過邏輯表達式，電路圖和真值表之間的相互轉 換來到達實驗所要求的目的。2. 這次試驗比較簡單，熟悉了一些簡單的組合邏輯電路和芯片，和使用仿真軟件來設計和構造邏輯電路來求解。實驗二組合邏輯實驗（一）半加器和全加器一. 實驗目的1. 熟悉用門電路設計組合電路的原理和方法步驟二. 預習容1. 復習用門電路設計組合邏輯電路的原理和方法步驟。2. 復習二進制數的運算。3. 用“與非門”設計半加器的邏輯圖。4. 完成用“異或門”、“與或非”門、“與非”門設計全加器的邏

4、輯圖。5. 完成用“異或”門設計的 3變量判奇電路的原理圖。三.元件參考nic 1Y3匚D2*D1OU |Y |W匚6C GND匚1ID依次為 74LS283 74LSO0 74LS51、74LS136其中 74LS51: Y= （AB+CD ' 74LS136: Y=A® B （OC 門）四實驗容1. 用與非門組成半加器，用或非門、與或非門、與非門組成全加器（電路自擬）SC半加器2.5 V被加數Ai01010101加數Bi00110011前級進位Ci-100001111和S01101001新進位C000101112. 用異或門設計3變量判奇電路，要求變量中1的個數為奇數是，

5、輸出為 1,否則為0.VCCR1AAAr1k Q5V-oJ1 Q-QKey = A J2 oU1A74LS136DX12.5 VKey = B J3 -ocKey = CU1Bx>74LS136D3變量判奇電路輸入A00001111輸入B00110011輸入C01010101輸出L011010013. “74LS283”全加器邏輯功能測試測試結果填入下表中：被加數A4A3A2A101111001加數 B4B3B2B100010111前級進位Co0或10或1和 S4S3S2S11000100100000001新進位C40011五實驗體會:1. 通過這次實驗，掌握了熟悉半加器與全加器的邏輯功

6、能2. 這次實驗的邏輯電路圖比較復雜，涉及了異或門、與或非門、與非門三種邏 輯門，在接線時應注意不要接錯。各芯片的電源和接地不能忘記接。實驗三 組合邏輯實驗（二）數據選擇器和 譯碼器的應用一. 實驗目的熟悉數據選擇器和數據分配器的邏輯功能和掌握其使用方法二. 預習容1. 了解所有元器件的邏輯功能和管腳排列2. 復習有關數據選擇器和譯碼器的容3. 用八選一數據選擇器產生邏輯函數L=ABC+ABC+A'BC+A''C和L=A® B® C4. 用3線一8線譯碼器和與非門構成一個全加器三參考元件數據選擇器74LS151,3-8線譯碼器74LS138.(PDI

7、P, MMC)TOP VIEWAOiEiE2<V7j ¥?四實驗容1數據選擇器的使用:當使能端EN=0時，Y是A2,Ai ,Ao和輸入數據DoD7的與或函數，其表達式為：Y左:眄"（表達式1）式中mi是A2,Ai,Ao構成的最小項，顯然當D=1時，其對應的最小項 mi在與或表達式中出現(xiàn)。當D=0時，對應的最小項就不出現(xiàn)。利用這一點，不難實現(xiàn)組合電路。將數據選擇器的地址信號 A2,Ai,Ao作為函數的輸入變量，數據輸入DoD7作為控制信號，控制各最小項在輸出邏輯函數中是否出現(xiàn)，是能端EN始終保持低電平，這樣，八選一數據選擇器就成為一個三變量的函數產生器。 用八選一數據選

8、擇器 74LS151產生邏輯函數將上式寫成如下形式：L=m1D+m3D3+m6D6+m7D7該式符合表達式1的標準形式，顯然 D1、D3、D6、D7都應該等于1，二式中沒有出現(xiàn) 的最小項mo、m2、m4、m5,它們的控制信號Do、D2、D4、D5都應該等于0。由此可畫出該邏輯函數產生器的邏輯圖。L=ABC+ABCA'BC+AB ' 用八選一數據選擇器 74LS151產生邏輯函數根據上述原理自行設計邏輯圖，并驗證實際結果。VCC5V14D0BD2raD4MD6MV521110ABCJ2Key = B74LS151DJ3Key = C2.3線一8線譯碼器的應用用3線一8線譯碼器74

9、LS138和與非門構成一個全加器。寫出邏輯表達式并設計電 路圖，驗證實際結果。VCC5VJ1AKey = A19Key = BAY0BY1CY2Y3G1Y4G2AY5G2BY6Y774LS138D12 3 6J3Key = C74LS20DU2BX274LS20D2.5 V3擴展容用一片74LS151構成4變量判奇電路五、實驗體會1. 數據選擇器用來對數據進行選擇，特別選擇適用于函數的分離，是比較常 用的組合邏輯器件；譯碼器用于數據的編碼與譯碼中，也是較常用的邏輯器 件。2. 集成的組合邏輯電路也是有簡單的門電路組合而成，可以根據對邏輯電路 的連接，集成的邏輯器件之間可以相互轉化，功能也進行了

10、擴展了。實驗四：觸發(fā)器和計數器實驗目的1、熟悉J-K觸發(fā)器的基本邏輯功能和原理。2、了解二進制計數器工作原理。3、設計并驗證十進制，六進制計數器。預習容1、復習有關R-S觸發(fā)器，J-K觸發(fā)器，D觸發(fā)器的容。觸發(fā)器是構成時序邏輯電路的基本邏輯單元，具有記憶、存儲二進制信息的功能。從功能上看，觸發(fā)器可分為 RS D、JK、T、T'等幾種類型。上述幾種觸發(fā)器雖然 功能不同，但相互之間可以轉換。邊沿觸發(fā)器是指，只有在時鐘脈沖信號CP的上升沿或者是下降沿到來時， 接收此刻的輸入信號， 進行狀態(tài)轉換，而在其它任何時候輸入信 號的變化都不會影響到電路的狀態(tài)。2、預習有關計數器的工作原理。統(tǒng)計輸入脈沖

11、個數的過程計數。能夠完成計數工作的電路成為計數器。計數器的 基本功能是統(tǒng)計時鐘脈沖的個數，即實現(xiàn)計數操作，也用于分頻、定時、產生節(jié)拍脈沖等。計數器的種類很多，根據計數脈沖引入方式的不同，將計數器分為同步計數器和異步計數器；根據計數過程中計數變化趨勢，將計數器分為加法計數器、減法計數器、 可逆計數器；根據計數器中計數長度的不同，可以將計數器分為二進制計數器和非二進制 計數器（例如十進制、 N進制）。二進制計數器是構成其他各種計數器的基礎。按照計數器中計數值的編碼方式，用n表示二進制代碼，N表示狀態(tài)位，滿足N=2“的計數器稱作二進制計數器。74LS161D是常見的二進制加法同步計數器3、用觸發(fā)器組

12、成三進制計數器。設計電路圖。4、用74 LS 163和與非門組成四位二進制計數器，十進制計數器，六進制計數器。設 計電路圖。參考元件c CC Isep1 1 14 5 6 7c-c CC一leCHO OKECLPRO _Q2 2 2 23 Gin m 口 n nIsT T CT 9 8 _1 1- 1 1® I ulg2DRKA0CDPD mCLENGN匚匸匚匚匸9 & 4 2 1i 1 1 Af 1 1Vcccc10*1<2CD2l JFH冋冋rn冋mr*i1 A11沖1 B13J斗曰LIT3121斗A2 A4I 1JnIOJ302 V-16g1LlIUJLdLdT=

13、TIZJLUorsio783YJi6Kt74LS0074LS10774LS7474LS163四、實驗容1.R-S觸發(fā)器邏輯功能測試R S觸發(fā)器RSQQ觸發(fā)器電位01010101011100不確定00不變不變保持2.74LS163的邏輯功能測試VCC5VU14567102 n-X-ci9V1GND3ABCDENPENTLOAD CLR> CLKABCD Q QQQ14131211X1X3X4X22.5 VRCO15U2A74LS00D0 HZV74LS163D74LS163的邏輯功能表如下輸入輸出crCTPCTtCPDbDD2D3QQQ2Q0XXXXXXX000010XXd0d1d2d3d

14、0d1d2d31111XXXX計數110XXXXX保持11X0XXXX保持3. 用74LS163組成六進制計數器VCCU3DCD_HEX5VV1i50 Hz5 VAQABQB.CQC DQD,enpRCOENTLOADCLR> CLKU2974LS163D71034561312 -111514U1A74LS00D輸出QA QB QC QD從0000逐漸增1直至0101，此時QA=1,QC=1經過與非門后 為低電平，輸入至CLR同步清零，又開始了下一輪的計數。故計數圍為 0000 0101，為六進制計數器。4用74LS163組成十進制計數器VCCU3DCD_HEX5VAQABQBCQCDQ

15、DENPRCOENTLOADCLRA CLKU11312U2A74LS00D)Hz1415土9710345輸出QA QB QC QD從0000逐漸增1直至1001，此時QA=1,QD=1經過與非門后為低電平，輸入至CLR同步清零，又開始了下一輪的計數。故計數圍為0000 1001，為十進制計數器。1、用74LS163組成六十進制計數器DCD_HEX五、實驗體會:這次試驗熟悉了計數器、 譯碼器、顯示器等器件的使用方法， 學會用它們組成具有計數、 譯碼、顯示等綜合電路，并了解它們的工作原理。利用常用計數器通過設計可以實現(xiàn)非常用 進制計數器，一般有同步和異步兩種不同的方案，同時也可以采用清零和預置數

16、來達到歸零的目的。實驗五555集成定時器.實驗目的熟悉與使用555集成定時器.實驗容1.555單穩(wěn)電路1)按圖連接，組成一個單穩(wěn)觸發(fā)器2)測量輸出端，控制端的電位與理論計算值比較3)用示波器觀察輸出波形以及輸出電壓的脈寬。tw=RCI n3=1.1RC2. 555多諧振蕩器1 )按圖接線，組成一個多諧振蕩器輸出矩形波的頻率為：f=1.43/ ( R1+2R2) 2)用示波器觀察波形通過示波器觀察到輸出波形為脈沖波3接觸開關按圖接線，構成一個接觸開關，摸一下觸摸線,LED亮一秒VCCLED1三實驗體會本次實驗是關于 555集成定時器以及它構建的觸發(fā)器和振蕩器。 555 定時器在邏輯電路中用得非常

17、廣泛，可以由它產生各種各樣的脈沖波形，一般作為信號源來使用。實驗六 數字秒表一實驗目的：1、了解數字計時裝置的基本工作原理和簡單設計方法。2、熟悉中規(guī)模集成器件和半導體顯示器的使用。3、了解簡單數字裝置的調試方法，驗證所設計的數字秒表的功能。二實驗元件：74LS00 兩片。集成元件：555 一片,74LS163 一片,74LS248兩片，LED兩片,二極管 IN4148 一個，電位器 100K 一個，電阻，電容。三實驗容：1 、實驗原理框圖 秒信號發(fā)生器用 555 定時器構建多諧振蕩電路而成 六十進制計數器用兩塊 74LS163 組成 譯碼電路由 74LS148 組成 數碼顯示由LED組成。2、 設計容及要求 用上述元器件設計一個數字秒表電路，電路包含秒脈沖發(fā)生器、計數、譯碼，顯示 00 至 59 秒。 具有清零、停止、啟動功能。 至少使用一塊 74LS248 芯片及共陰極顯示器。3 實驗電路圖設計如下：R1100k QU6RSTDISVCCOUTU4AR2100k QTHR2TRI5CONC1C2LM555CMvccRCOPause<Key = SpaceVCCClearS00DOAOBOCOD OE LTOFRBIOGBI/RBOABC DKey = SpaceABCDABCDQQ Q Q需EELOADCLRCLKnU5A74LS248