組合邏輯電路例題解析

1、第11章 組合邏輯電路例題解析 例111 分析圖11.1電路的邏輯功能。圖11.1TT2解 (1)在圖11.1中，有A，B，C，D四輸入變量，F(xiàn)一個(gè)輸出函數(shù)，用T、T分別標(biāo)注中間變量。()寫出輸出邏輯函數(shù)表達(dá)式為T1=ABT2=CDF= T1T2=ABCD()根據(jù)表達(dá)式列出真值表如表11.1所示。表11.1()功能說(shuō)明。從真值表可看出，當(dāng)A，B，C，D四輸入變量中有偶數(shù)個(gè) (包括全)時(shí)電路輸出F為，而有奇數(shù)個(gè)1時(shí)，輸出F為，因此這是一個(gè)四輸入的偶校驗(yàn)電路。例112 組合邏輯電路如圖11.2所示。已知A，B，C是輸入變量，F(xiàn)1和F2是輸出函數(shù)，試寫出輸出函數(shù)F1和F2的邏輯表達(dá)式，并分析該組合邏

2、輯電路的邏輯功能。 解：(1)根據(jù)邏輯圖可寫出輸出函數(shù)F1和F2的邏輯表達(dá)式并化簡(jiǎn)。 HAB；IA+B； JIC(A+B)C； KI+CA+B+C： MHCABC NH+JAB+(A+B)C QKN(A+B+C)AB+(A+B)C F1M+QABC+(A+B+C)AB+(A+B)C ABC+(A+B+C)(A+B)(A+C)(B+C) ABC+ABC+ABC+ABC A(BC)+A(BC) ABC F2NAB+(A+B)C AB+AC+BC (2)根據(jù)F1和F2的邏輯表達(dá)式列出真值表如表112所示。 (3)分析真值表可知，該組合邏輯電路是一個(gè)全加器。輸入A，B，C分別是加數(shù)、被加數(shù)和低位的進(jìn)位

3、；輸出F1是本位的和，F(xiàn)2是本位向高位的進(jìn)位。例113 試用與非門設(shè)計(jì)個(gè)組合邏輯電路，它接收位8421BCD碼B3、B2、B1、B0，僅當(dāng)2B3B2B1B07時(shí)，輸出F才為1。解：(1)根據(jù)題意知，邏輯變量為B3B2B1B0，邏輯函數(shù)為F。列出真值表如表113所示，因B3B2B1B0為8421 BCD碼，所以從10101111六組值對(duì)應(yīng)的最小項(xiàng)為無(wú)關(guān)項(xiàng)(約束項(xiàng))，它們的函數(shù)值可以任取。(2) 將真值表中的函數(shù)值填入卡諾圖并化簡(jiǎn)，如圖113(a)。注意其中無(wú)關(guān)項(xiàng)的處理。（3）由卡諾圖化簡(jiǎn)可得最簡(jiǎn)式，并轉(zhuǎn)換為與非與非式為 (4) 畫出邏輯電路如圖解113 (b)所示。例114 某實(shí)驗(yàn)室用兩個(gè)燈顯示

4、三臺(tái)設(shè)備的故障情況，當(dāng)一臺(tái)設(shè)備有故障時(shí)黃燈亮；當(dāng)兩臺(tái)設(shè)備同時(shí)有故障時(shí)紅燈亮；當(dāng)三臺(tái)設(shè)備同時(shí)有故障時(shí)黃、紅兩燈都亮。設(shè)計(jì)該邏輯電路。解：(1)根據(jù)邏輯問(wèn)題找出輸入變量和輸出變量，并設(shè)定邏輯值。在所述邏輯問(wèn)題中，可確定A、B、C為輸入變量，它們代表三臺(tái)設(shè)備的故障情況，并設(shè)定：有故障時(shí)，對(duì)應(yīng)邏輯“1”，無(wú)故障時(shí)，對(duì)應(yīng)邏輯“0”。確定量F1、F2為輸出變量，它們分別表示黃燈和紅燈的亮、滅情況，并設(shè)定：燈亮?xí)r，對(duì)應(yīng)邏輯“1”；燈滅時(shí)，對(duì)應(yīng)邏輯“0”。(2)根據(jù)邏輯問(wèn)題及以上設(shè)定，列出真值表如表114所示。(3)由真值表寫出邏輯表達(dá)式并化簡(jiǎn)。用公式法化簡(jiǎn)F1：F1ABC+ABC+ABC+ABCA(BC+B

5、C)+A(BC+BC)A(BC)+A(BC)A(BC)用卡諾圖法化簡(jiǎn)F2，將真值表中的函數(shù)值填入卡諾圖如圖114(a)并化簡(jiǎn)。由卡諾圖得最簡(jiǎn)表達(dá)式：F2=AB+BC+AC若采用與非門實(shí)現(xiàn)，則應(yīng)將函數(shù)轉(zhuǎn)換為與非與非式：（4）根據(jù)表達(dá)式畫出邏輯電路如圖114(b)所示。由圖可見，該電路要用三片集成器件構(gòu)成：一片四異或門7486、片四2輸入與非門7400、片三3輸入與非門7410。雖然邏輯表達(dá)式是最簡(jiǎn)的，但實(shí)際實(shí)現(xiàn)起來(lái)所用的集成器件的個(gè)數(shù)和種類都不是最少。（5）若以集成器件為基本單元來(lái)考慮向題，可重新化簡(jiǎn)邏輯函數(shù)F2：F2ABC+ABC+ABC+ABCA(BC+BC)+BCA(BC)+BCA(BC)

6、·BC對(duì)應(yīng)的邏輯電路如圖114(c)所示，此電路只需兩片集成器件即可完成。由此可見，計(jì)邏輯電路時(shí)，不能單純考慮邏輯表達(dá)式是否最簡(jiǎn)，所用邏輯門是否最少，而要從實(shí)際出發(fā)，以集成器件為基本單元來(lái)考慮問(wèn)題，看是否所用集成器件的個(gè)數(shù)及種類最少。另外，進(jìn)行多個(gè)輸出端的邏輯函數(shù)的化簡(jiǎn)時(shí)，讓不同的輸出邏輯函數(shù)中包含相同項(xiàng)，可以減少門的個(gè)數(shù)，有利于整個(gè)邏輯電路的化簡(jiǎn)。例115 試用3個(gè)異或門4位二進(jìn)制碼轉(zhuǎn)換成4位格雷碼。解 （1）列出將4位二進(jìn)制碼轉(zhuǎn)換成4位格雷碼的真值表，如表115所示。其中B3B2B1B0是二進(jìn)制碼、G3G2G1G0是格雷碼。（2）用卡諾圖化簡(jiǎn)輸出函數(shù)表，得邏輯函數(shù)表達(dá)式為：G3B

7、3G2B3B2GlB2B1G0B1B0（3）根據(jù)表達(dá)式畫出邏輯圖，如圖115所示。例116 試用2輸入與門和2輸入或門實(shí)現(xiàn)4變量邏輯函數(shù)：F(A，B，C，D)m(7，11)解 將邏輯函數(shù)寫成最小項(xiàng)形式F(A，B，C，D)m(7，11)此函數(shù)已為最簡(jiǎn)形式。從表面上看，實(shí)現(xiàn)此函數(shù)只能用2個(gè)4輸入與門和1個(gè)2輸入或門實(shí)現(xiàn)。但是，如果將公因子提出來(lái)，變?yōu)镕(A，B，C，D)即可用2輸入門電路實(shí)現(xiàn)，電路如圖116所示。例11.7 用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)解：邏輯變量的數(shù)目為3個(gè)（A、B、C）， 8選1數(shù)據(jù)選擇器的數(shù)據(jù)選擇器選擇輸入端為也為3個(gè)（）。寫出該函數(shù)的卡諾圖如圖117所示。圖117圖118

8、用卡諾圖來(lái)表示8選1數(shù)據(jù)選擇器的功能表。如圖118所示。將函數(shù)的卡諾圖與8選1數(shù)據(jù)選擇器卡諾圖比較后， 只須將邏輯變量A、C依次接在選擇輸入端A2 、A1 、A0，使能端接，而8選1數(shù)據(jù)選擇器的各數(shù)據(jù)輸入端依次接為D0=0，D1=1，D2=0，D3=0，D4=1，D5=1，D6=1，D7=0。這樣74l5l的輸出端Y就是邏輯函數(shù)。如圖119所示。D0D1 D2 D3 D4 D5 D6 D7D0D1 D2 D3 D4 D5 D6 D7圖119用具有n個(gè)地址輸入的數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)個(gè)邏輯變量的函數(shù)不需要將函數(shù)化簡(jiǎn)為最簡(jiǎn)式，只要將輸入邏輯變量加到相應(yīng)的地址端，選擇器的數(shù)據(jù)輸入端D0 D7按函數(shù)卡諾圖中

9、最小項(xiàng)格中的值(或1)對(duì)應(yīng)相連即可。用數(shù)據(jù)選擇器除了實(shí)現(xiàn)選擇輸入端數(shù)與邏輯變量數(shù)相同的邏輯函數(shù)外，還可以實(shí)現(xiàn)選擇輸入端數(shù)少于邏輯變量的邏輯函數(shù)。借助于引入變量的卡諾圖，分離出多余的變量，將其它變量依次接數(shù)據(jù)選擇器的選擇輸入端，而分離出的變量按一定規(guī)則接到數(shù)據(jù)選擇器輸入端，即可實(shí)現(xiàn)邏輯函數(shù)。 例118 用MSI（中規(guī)模集成電路）組合電路芯片構(gòu)成一位二進(jìn)制全減器。解 設(shè)被減數(shù)為A，減數(shù)為B，借位輸入為CI，全減差輸出為D，全減借位輸出為Co。列出真值表，如表11.6所示，由表11.6可得表達(dá)式根據(jù)表達(dá)式即可用MSI中規(guī)模集成電路實(shí)現(xiàn)，現(xiàn)采用譯碼器HC138實(shí)現(xiàn)，用譯碼器實(shí)現(xiàn)時(shí)，因?yàn)樽g碼器HC138是反碼輸出，所以可將上式分別變?yōu)閺亩谧g碼器輸出增加與非門來(lái)實(shí)現(xiàn)。如圖11.10所示。例119 已知邏輯電路圖如圖11.11(a)所示，判斷電路是否存在冒險(xiǎn)，并畫出消除冒險(xiǎn)的電路。解 根據(jù)圖11.11(a)的電路圖可寫出：，令BC1時(shí)，所以會(huì)產(chǎn)生0冒險(xiǎn)。消除冒險(xiǎn)的方法是增加冗余項(xiàng)，消除產(chǎn)生的條件。現(xiàn)根據(jù)包含律將F改寫為，令BC1時(shí)，就不可能出現(xiàn)0冒險(xiǎn)。在電路中增加相應(yīng)的門電路，畫出電路圖如圖11.11(