第3章組合邏輯電路

1、第第3 3章章 組合邏輯電路組合邏輯電路【學習目標】【學習目標】 本章介紹組合邏輯電路的分析方法和本章介紹組合邏輯電路的分析方法和設計方法，以及編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)設計方法，以及編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器、數(shù)值比較器等常用的中規(guī)模組合邏分配器、加法器、數(shù)值比較器等常用的中規(guī)模組合邏輯器件，重點介紹用中規(guī)模集成電路（輯器件，重點介紹用中規(guī)模集成電路（MSIMSI）設計組合）設計組合邏輯電路。最后簡單介紹組合邏輯電路中的競爭邏輯電路。最后簡單介紹組合邏輯電路中的競爭- -冒險冒險問題。問題?！灸芰δ繕恕俊灸芰δ繕恕?理解組合邏輯電路的基本概念、特點，理解組合邏輯電路

2、的基本概念、特點，掌握組合邏輯電路的一般分析、設計方法。重點掌握掌握組合邏輯電路的一般分析、設計方法。重點掌握常用中規(guī)模集成電路（常用中規(guī)模集成電路（MSIMSI）的工作原理、邏輯功能、）的工作原理、邏輯功能、使用方法及典型應用。使用方法及典型應用。數(shù)字邏輯電路分為類：數(shù)字邏輯電路分為類：組合邏輯電路和時序邏輯電路。組合邏輯電路和時序邏輯電路。組合電路邏輯功能特點：組合電路邏輯功能特點：任意時刻的輸出僅取決于該任意時刻的輸出僅取決于該時刻的輸入，而與信號作用前電路原來的狀態(tài)無關；時刻的輸入，而與信號作用前電路原來的狀態(tài)無關； 時序電路邏輯功能特點：時序電路邏輯功能特點：任意時刻的輸出不僅取任意

3、時刻的輸出不僅取決于該時刻的輸入，而與信號作用前電路原來的狀態(tài)決于該時刻的輸入，而與信號作用前電路原來的狀態(tài)有關。有關。3.1 組合邏輯電路的特點組合邏輯電路的特點xxxfyxxxfyxxxfymnnmm,21212221113.2. 1 3.2. 1 組合電路的分析步驟組合電路的分析步驟 （1）由已知的邏輯圖，寫出相應的邏輯函數(shù)式；）由已知的邏輯圖，寫出相應的邏輯函數(shù)式； （2）對函數(shù)式進行化簡；）對函數(shù)式進行化簡； （3）根據(jù)化簡后的函數(shù)式列真值表，找出其邏輯功能。）根據(jù)化簡后的函數(shù)式列真值表，找出其邏輯功能。3.2 3.2 組合邏輯電路的分析與設計方法組合邏輯電路的分析與設計方法例：例：

4、試分析圖示電路的邏輯功能。試分析圖示電路的邏輯功能。解：解：第一步：由邏輯圖可以寫第一步：由邏輯圖可以寫輸出輸出F的邏輯表達式為：的邏輯表達式為： BCACABF所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。出電路的邏輯功能。 第二步：可變換為第二步：可變換為 F = AB+AC+BC 第三步：列出真值表。第三步：列出真值表。F真值表真值表 第四步：確定電路的邏輯功第四步：確定電路的邏輯功能。能。 由真值表可知，三個變量輸由真值表可知，三個變量輸入入，只有兩個及兩，只有兩個及兩個以上變量取值為個以上變量取值為1時，輸出

5、時，輸出才為才為1?？梢婋娐房蓪崿F(xiàn)多數(shù)?？梢婋娐房蓪崿F(xiàn)多數(shù)表決邏輯功能。表決邏輯功能。 設計步驟：設計步驟： (1)分析設計要求，設置輸入輸出變量并邏輯賦值；分析設計要求，設置輸入輸出變量并邏輯賦值； (2)列真值表；列真值表； (3)寫出邏輯表達式，并化簡；寫出邏輯表達式，并化簡； (4)畫邏輯電路圖。畫邏輯電路圖。與分析過程相反，組合邏輯電路的設計是根據(jù)給定的實與分析過程相反，組合邏輯電路的設計是根據(jù)給定的實際邏輯問題，求出實現(xiàn)其邏輯功能的最簡單的邏輯電路。際邏輯問題，求出實現(xiàn)其邏輯功能的最簡單的邏輯電路。 例：例：一火災報警系統(tǒng)，設有煙感、溫感和紫外光感三種一火災報警系統(tǒng)，設有煙感、溫感

6、和紫外光感三種類型的火災探測器。為了防止誤報警，只有當其中有兩種類型的火災探測器。為了防止誤報警，只有當其中有兩種或兩種以上類型的探測器發(fā)出火災檢測信號時，報警系統(tǒng)或兩種以上類型的探測器發(fā)出火災檢測信號時，報警系統(tǒng)產(chǎn)生報警控制信號。設計一個產(chǎn)生報警控制信號的電路。產(chǎn)生報警控制信號。設計一個產(chǎn)生報警控制信號的電路。解：解：(1)分析設計要求，設輸入輸出變量并邏輯賦值；分析設計要求，設輸入輸出變量并邏輯賦值； 輸入變量：煙感輸入變量：煙感A 、溫感、溫感B，紫外線光感，紫外線光感C； 輸出變量：報警控制信號輸出變量：報警控制信號Y。 邏輯賦值：用邏輯賦值：用1表示肯定，用表示肯定，用0表示否定。表

7、示否定。 (2)列真值表列真值表 (3) 由真值表寫邏輯表達式，并化簡；由真值表寫邏輯表達式，并化簡； 化簡得最簡式：化簡得最簡式： (4) 畫邏輯電路圖：畫邏輯電路圖： 人們?yōu)榻鉀Q實踐上遇到的各種邏輯問題，設計了許多邏人們?yōu)榻鉀Q實踐上遇到的各種邏輯問題，設計了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當中。為了方便使用，各廠家已經(jīng)把出現(xiàn)在各種數(shù)字系統(tǒng)當中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品。這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品。 比較常用的組合邏輯部件有編碼器、譯

8、碼器、數(shù)據(jù)選擇比較常用的組合邏輯部件有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等。器、加法器和數(shù)值比較器等等。 3.3 用二進制代碼表示文字、符號或者數(shù)碼等特定對象的過用二進制代碼表示文字、符號或者數(shù)碼等特定對象的過程，稱為編碼。實現(xiàn)編碼的邏輯電路，稱為編碼器。程，稱為編碼。實現(xiàn)編碼的邏輯電路，稱為編碼器。 目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。兩種。 若編碼狀態(tài)數(shù)為若編碼狀態(tài)數(shù)為2n，編碼輸出位數(shù)為，編碼輸出位數(shù)為n，則稱之為二，則稱之為二進制編碼器。進制編碼器。 8-3 EncoderI0I1 Y0 I2 Y1 : Y 2 :

9、I7 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 任何時刻只允許輸入任何時刻只允許輸入一個編碼請求一個編碼請求其它輸入取值組合不允許出現(xiàn)，為無關項。其它輸入取值組合不允許出現(xiàn)，為無關項。75310IIIIY76321IIIIY76542IIIIY（2）二進制優(yōu)先編碼器（）二進制優(yōu)先編碼器（ Priority Encoder） 在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。當幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)請求信號。當幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進行編碼。優(yōu)先級別的高低由設計者根據(jù)輸入最高的一個進行

10、編碼。優(yōu)先級別的高低由設計者根據(jù)輸入信號的輕重緩急情況而定。信號的輕重緩急情況而定。InputsOutputsEI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO1 x x x x x x x x0 x x x x x x x 00 x x x x x x 0 10 x x x x x 0 1 10 x x x x 0 1 1 10 x x x 0 1 1 1 10 x x 0 1 1 1 1 10 x 0 1 1 1 1 1 10 0 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1

11、 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 0低電平低電平有效有效允許編碼，允許編碼，但無有效編但無有效編碼請求碼請求優(yōu)先權(quán)優(yōu)先權(quán)最高最高反碼輸出反碼輸出EI I7 A2 I6 A1I5 A0I4I3 GSI2 EOI1 I074X14867911415543213121110選通輸出端選通輸出端GS和擴展輸出端和擴展輸出端EO：為擴展編碼器功能而設置。：為擴展編碼器功能而設置。當當GS=0，且，且EI=0時，表示時，表示“電路電路工作，且有編碼輸入工作，且有編碼輸入”；當；當EO=0 ，且且EI=0時，表示

12、時，表示“電路工作，但無電路工作，但無編碼輸入編碼輸入”。 選通輸入端選通輸入端EI：只有在：只有在EI=0時，編碼器才處于工作狀態(tài)；而在時，編碼器才處于工作狀態(tài)；而在EI=1時，編碼器處于禁止狀態(tài)，時，編碼器處于禁止狀態(tài)，所有輸出端均被封鎖為高電平。所有輸出端均被封鎖為高電平。 譯碼：譯碼： 編碼的逆過程，將編碼時賦予代碼的特定含義編碼的逆過程，將編碼時賦予代碼的特定含義“翻譯翻譯”出來。出來。 譯碼器：譯碼器： 實現(xiàn)譯碼功能的電路。實現(xiàn)譯碼功能的電路。 輸入為輸入為 n位二進制代碼，輸出為位二進制代碼，輸出為2n個狀態(tài)，則稱之為二個狀態(tài)，則稱之為二進制譯碼器。進制譯碼器。 1S23SS2A

13、1A0A0Y1Y2Y3Y4Y5Y6Y7Y3線線-8線譯碼器線譯碼器74138真值表真值表輸入輸出11111111101111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110)7, 2 , 1 , 0(imYii321SSSS S為控制端（又稱使為控制端（又稱使能端），能端）， S=1 譯碼工譯碼工作；作； S=0 禁止譯碼，禁止譯碼， 輸出全輸出全1 ?！纠俊纠?試用試用3 3線線-8-8線譯碼器線譯碼器7413874138

14、構(gòu)成構(gòu)成4 4線線-16-16線譯碼器。線譯碼器。二二-十進制譯碼器的邏輯功能是將輸入的十進制譯碼器的邏輯功能是將輸入的BCD碼譯成十個碼譯成十個輸出信號。輸出信號。譯中譯中為為0拒絕拒絕偽碼偽碼 數(shù)字顯示器件數(shù)字顯示器件 數(shù)字顯示器件是用來顯示數(shù)字、文字或者符號的器件，數(shù)字顯示器件是用來顯示數(shù)字、文字或者符號的器件，常見的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光常見的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光二極管數(shù)碼管、場致發(fā)光數(shù)字板、等離子體顯示板等等。二極管數(shù)碼管、場致發(fā)光數(shù)字板、等離子體顯示板等等。我們主要討論發(fā)光二極管數(shù)碼管。我們主要討論發(fā)光二極管數(shù)碼管。 LED數(shù)碼管數(shù)碼管 L

15、ED數(shù)碼管又稱為半導體數(shù)碼管，它是由多個數(shù)碼管又稱為半導體數(shù)碼管，它是由多個LED按按分段式封裝制成的。分段式封裝制成的。 LED數(shù)碼管有兩種形式：共陰型和共陽型。數(shù)碼管有兩種形式：共陰型和共陽型。七段顯示七段顯示LED數(shù)碼管數(shù)碼管(a) 外形圖外形圖 (b) 共陰型共陰型 (c) 共陽型共陽型公共陰極公共陰極公共陽極公共陽極高電平驅(qū)動高電平驅(qū)動低電平驅(qū)動低電平驅(qū)動 發(fā)光二極管（發(fā)光二極管（LED）的特點及其驅(qū)動方式）的特點及其驅(qū)動方式 LED具有許多優(yōu)點，它具有許多優(yōu)點，它不僅有工作電壓低不僅有工作電壓低(1.53V)、體積小、壽命長、可靠性高體積小、壽命長、可靠性高等優(yōu)點，而且響應速度快等

16、優(yōu)點，而且響應速度快(100ns)、亮度比較高。、亮度比較高。一般一般LED的工作電流選的工作電流選在在510mA，但不允許超過，但不允許超過最大值（通常為最大值（通常為50mA）。）。LED可以直接由門電路可以直接由門電路驅(qū)動。驅(qū)動。 mAVVFDIVVR10255R為限流電阻為限流電阻 1 1 1 1 1 1 00 1 1 0 0 0 0 1 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0

17、 0 10 1 0 0 0 1 11 0 0 1 0 1 0 0 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 1a b c d e f g輸輸 出出1111111111111111001BI/RBO輸入輸入/輸出輸出0123456789101112131415滅燈滅燈滅零滅零試燈試燈功能功能（輸入）（輸入）1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 LT RBI顯示顯示字形字形輸輸 入入0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 0

18、0 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 A3 A2 A1 A0七段顯示譯碼器七段顯示譯碼器74487448的功能表的功能表 ：稱為消隱：稱為消隱輸入輸入/滅零輸出端，均為滅零輸出端，均為低電平有效。低電平有效。 ：稱為滅零輸入：稱為滅零輸入端，低電平有效，用于端，低電平有效，用于將無效的零滅掉。將無效的零滅掉。 ：稱為燈測試輸入：稱為燈測試輸入端 ， 低 電 平 有 效 。 當端 ， 低 電 平 有 效 。 當 它為它為0時，數(shù)碼管顯示數(shù)時，數(shù)碼管顯示數(shù)字字8，表明該數(shù)碼管正常，表明該數(shù)碼管

19、正常工作；否則，數(shù)碼管不能工作；否則，數(shù)碼管不能正常顯示。數(shù)碼管正常顯正常顯示。數(shù)碼管正常顯示時接高電平。示時接高電平。LTRBIRBOBI例：例：用七段顯示譯碼器用七段顯示譯碼器74LS48驅(qū)動共陰型驅(qū)動共陰型LED數(shù)碼管。數(shù)碼管。 例：例：設計一個有滅零控制的設計一個有滅零控制的10位數(shù)碼顯示系統(tǒng)，位數(shù)碼顯示系統(tǒng)，要求保留小數(shù)點后一位有效數(shù)字。要求保留小數(shù)點后一位有效數(shù)字。 能夠按照給定的地址將某個數(shù)據(jù)從一組數(shù)據(jù)中選出來能夠按照給定的地址將某個數(shù)據(jù)從一組數(shù)據(jù)中選出來的電路。的電路。1 1四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器E1S0SY0D1D2D3D4選選1數(shù)據(jù)選擇器功能表數(shù)據(jù)選擇器功能表輸入

20、輸出使能地址1000000101001174x153雙雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器A0 A1D10 1YD11D12 2YD13D20D21D22D2374X15375142164315109111213D10 D20D11 D21D12 D22D13 D23 D10 0 D11 0 D12 0 D13 0 0 D20 0 D21 0 D22 0 D23 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 X X1Y 2Y A1 A0輸出輸入1S2S1S2S2 2

21、集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器74x1518選選1數(shù)選器數(shù)選器021012107210YD AA AD AA AD A A A7001177iii 0D mDmD mDm0E 當當 時時 例：例：試用一個雙試用一個雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153接成一接成一個個8選選1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。 例：例：試用一個雙試用一個雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153實現(xiàn)邏實現(xiàn)邏輯函數(shù)：輯函數(shù)：CABCABZ10)(10010110010101100101011010011001AACAACAAAACAACAACAAAACAACAACAACAAAACACAAACABCABZBAAA01，

22、 解：解：令令1;0;3210DCDCDD3 3數(shù)據(jù)分配器數(shù)據(jù)分配器0100YDA ADm1101YDA ADm2102YDA ADm3103YDA ADm S=A B= AB+A BCO=AB0 01 01 00 10 00 1 1 01 1A B輸入SCO輸出半加器半加器全加器全加器74LS183雙全加器雙全加器 全加器能把本位兩個加數(shù)全加器能把本位兩個加數(shù)An 、 Bn 和來自低位的進位和來自低位的進位Cn-1三者相加，得到求和結(jié)果三者相加，得到求和結(jié)果Sn 和該位的進位信號和該位的進位信號Cn 。Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 0

23、1 0 10 11 1 00 11 1 11 1An Bn Cn-11111111)()(nnnnnnnnnnnnnnnnnnnnnnCBACBACBACBACBACBACBASnnnnnnnnnnnnnnBACBABACBACBAC111)(串行進位加法器串行進位加法器集成的集成的4 4位超前進位加法器位超前進位加法器74HC28374HC283 用加法器設計組合邏輯電路用加法器設計組合邏輯電路8421BCD碼0011余3碼例：將8421BCD碼轉(zhuǎn)換成余3碼。余3碼8421BCD碼3(即0011) 數(shù)值比較器：能夠比較數(shù)字大小的電路。數(shù)值比較器：能夠比較數(shù)字大小的電路。由真值表寫出邏輯表達式

24、：由真值表寫出邏輯表達式：由表達式畫出邏輯圖。由表達式畫出邏輯圖。BAFBA BAFBA ABBAFBA 輸輸 入入輸輸 出出A BFAB FAB FA=B0 00 11 01 10 0 10 1 01 0 00 0 1FA BFA BFA B1&A1B1真值表真值表（1）1位數(shù)值比較器位數(shù)值比較器（2） 4位二進制數(shù)比較器位二進制數(shù)比較器集成數(shù)值比較器集成數(shù)值比較器7485 （3）數(shù)值比較器的位數(shù)擴展）數(shù)值比較器的位數(shù)擴展串聯(lián)方式串聯(lián)方式 用用2片片7485組成組成8位二進制數(shù)比較器。位二進制數(shù)比較器。6BB4AA765745BAABB3A B7 74 48 85 5( (1 1)

25、)1113B2A200BF3AFIABA B2A BA3BAA B0BAFA BA1AIB2IBA B0010FA3A B2A BBA BF7 74 48 85 5( (2 2) )BAFA1AA B0A BA BI0BIB32I1FA BA BFA BF并聯(lián)方式：并聯(lián)方式：并聯(lián)方式比串聯(lián)方式的速度快。并聯(lián)方式比串聯(lián)方式的速度快。用用5片片7485組成組成16位二進制數(shù)比較器位二進制數(shù)比較器BA23312BAA B001BAA BA BIA BIIFA BA BF1007 74 48 85 5（4 4）A03A3AB2AB1BB021IIA BA BIA BA BFA BF7 74 48 85

26、 5（3 3）02BA10I03A BAF1FAB0A BBIA B2BA BA B7 74 48 85 5（5 5）I3A1FA BFA BFA BA BF8A8B12A12BAA B0A B4IBA BAI0AB1A B03A B0B0210FA0AAA1BAA BBI3B7 74 48 85 5（2 2）F02B37 74 48 85 5（1 1）B202A10A B31I01FA BA BIBA B0IB4AF13.4 3.4 3.4.1 3.4.1 用編碼器設計組合邏輯電路用編碼器設計組合邏輯電路 【例】【例】 用兩片用兩片8線線- -3線優(yōu)先編碼器線優(yōu)先編碼器74148組成組成16

27、線線- -4線優(yōu)先線優(yōu)先編碼器，其邏輯圖如圖所示，試分析其工作原理。編碼器，其邏輯圖如圖所示，試分析其工作原理?！纠俊纠?試用試用8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74148組成組成8421編碼器。編碼器。3.4.2 3.4.2 用譯碼器設計組合邏輯電路用譯碼器設計組合邏輯電路【例】【例】 用用74138和適當?shù)拈T電路設計一個一位的二進制全減器。和適當?shù)拈T電路設計一個一位的二進制全減器?！纠俊纠?用用74138和適當?shù)拈T電路實現(xiàn)邏輯函數(shù)和適當?shù)拈T電路實現(xiàn)邏輯函數(shù)(2,4,6,8,10,12,14)Fm【例】試用【例】試用3線線-8線譯碼器構(gòu)成的線譯碼器構(gòu)成的1分分8數(shù)據(jù)分配器。數(shù)據(jù)分配

28、器。3.4.3 3.4.3 用數(shù)據(jù)選擇器設計組合邏輯電路用數(shù)據(jù)選擇器設計組合邏輯電路1 1用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)【例】【例】 利用利用8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC151實現(xiàn)邏輯函數(shù)實現(xiàn)邏輯函數(shù)FABCABCA BCABC。2 2數(shù)據(jù)選擇器的擴展數(shù)據(jù)選擇器的擴展 （1 1）字擴展）字擴展【例】【例】 用四片用四片8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS15174LS151和和1 1片片2 2線線-4-4線譯碼器構(gòu)線譯碼器構(gòu)成一個成一個3232選選1 1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。（2 2）位擴展）位擴展【例】【例】 用一位用一位8選選1數(shù)據(jù)選擇器構(gòu)成一個兩位的數(shù)據(jù)選擇器構(gòu)成一個兩位的8選選1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。 3 3實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換3.4.4 3.4.4 用加法器設計組合邏輯電路