史密斯圓圖的應(yīng)用

1、史密斯圓圖的應(yīng)用為了避免含有復(fù)數(shù)阻抗的枯燥乏味的復(fù)雜計算，還有一種更直觀的看阻抗匹配的方式是史密斯圓圖法（如下圖）：           通過史密斯圖，可以讓使用者迅速的得出在傳輸線上任意一點阻抗，電壓反射系數(shù)，VSWR等數(shù)據(jù)，簡單方便，所以一直被廣泛應(yīng)用于電磁波研究的領(lǐng)域。史密斯圓圖中包括電阻圓（圖中紅色的，從右半邊開始發(fā)散的圓）和電導(dǎo)圓（圖中綠色的，從左半圓發(fā)散開的圓），而那些和電阻電導(dǎo)圓垂直相交的半圓則稱為電抗圓，其中，中軸線以上的電抗圓為正電抗圓（表現(xiàn)為感性），而中軸線以下的為負(fù)電抗圓（

2、表現(xiàn)為容性）。沿著圓周順時針方向是指朝著源端傳輸線變化，而逆時針方向是朝著負(fù)載端變化。歸一化的史密斯圖上（直角坐標(biāo)復(fù)平面）的點到圓心之間的距離就是該點的反射系數(shù)的大小，所以對于最好的匹配來說，要保證S11參數(shù)點在圓心，S21參數(shù)點在圓周上。1  用史密斯圖求VSWR我們知道，傳輸線上前向和后向的行波合成會形成駐波，其根本原因在于源端和負(fù)載端的阻抗不匹配。我們可以定義一個稱為電壓駐波比(voltage standing-wave ratio, VSWR)的量度，來評價負(fù)載接在傳輸線上的不匹配程度。VSWR定義為傳輸線上駐波電壓最大值與最小值之比：    &

3、#160;   對于匹配的傳輸線Vmax=Vmin, VSWR將為1。 VSWR也可以用和接受端反射系數(shù)的關(guān)系式來表達(dá)：          對于完全匹配的傳輸線，反射系數(shù)為0，故而VSWR為1，但對于終端短路或開路，VSWR將為無窮大，因為這兩種情況下的反射系數(shù)絕對值為1。在史密斯圖上表示：所以要計算VSWR,只需要在極坐標(biāo)的史密斯圖上以阻抗點到圓心的距離為半徑作圓，與水平軸相交，則離極坐標(biāo)圓點最遠(yuǎn)點坐標(biāo)的大小即為電壓駐波比的大小。舉個例子，假設(shè)傳輸線的阻抗為50，負(fù)載的阻抗

4、為50+j100，則負(fù)載在史密斯圓上的歸一化阻抗的大小為：1.0+j2.0,按上述方法即可在圖中求出VSWR的大小。 2  用史密斯圖求導(dǎo)納我們知道，如果將史密斯阻抗圓圖旋轉(zhuǎn)180度，就可以得到史密斯導(dǎo)納圓圖，根據(jù)這個關(guān)系，在阻抗圓圖上也可以通過做圖求出任一點的導(dǎo)納。其步驟就是連接所在點和圓心，并反向延長至等距離，所得點的坐標(biāo)就是其導(dǎo)納。比如，某點阻抗為400-j1600,Z0=1000,則其歸一化阻抗為0.4-j1.6,從圖中可以得到：則導(dǎo)納大小為：Y=(0.145+j0.59)Y0=0.000145+j0.00059-1。3  利用史密斯圖進(jìn)行阻抗匹配1）使用

5、并聯(lián)短截線的阻抗匹配我們可以通過改變短路的短截線的長度與它在傳輸線上的位置來進(jìn)行傳輸網(wǎng)絡(luò)的匹配，當(dāng)達(dá)到匹配時，連接點的輸入阻抗應(yīng)正好等于線路的特征阻抗。假設(shè)傳輸線特征阻抗的導(dǎo)納為Yin，無損耗傳輸線離負(fù)載d處的輸入導(dǎo)納Yd=Yin+jB（歸一化導(dǎo)納即為1+jb），輸入導(dǎo)納為Ystub=-jB的短截線接在M點，以使負(fù)載和傳輸線匹配。在史密斯圖上的操作步驟：1. 做出負(fù)載的阻抗點A，反向延長求出其導(dǎo)納點B；2. 將點B沿順時針方向（朝著源端）轉(zhuǎn)動，與r=1的圓交于點C和D；3. 點D所在的電抗圓和圓周交點為F；4. 分別讀出各點對應(yīng)的長度，B（a），C（b），F(xiàn)（k）；5. 可以得出：負(fù)載至短截線

6、連接點的最小距離d=b-a,短截線的長度S=k-0.25。2）使用L-C電路的阻抗匹配在RF電路設(shè)計中，還經(jīng)常用L-C電路來達(dá)到阻抗匹配的目的，通常的可以有如下8種匹配模型可供選擇：這些模型可根據(jù)不同的情況合理選擇，如果在低通情況下可選擇串聯(lián)電感的形式，而在高通時則要選擇串聯(lián)電容的形式。使用電容電感器件進(jìn)行阻抗匹配，在史密斯圖上的可以遵循下面四個規(guī)則：l         沿著恒電阻圓順時針走表示增加串聯(lián)電感；l         沿著恒電

7、阻圓逆時針走表示增加串聯(lián)電容；l         沿著恒電導(dǎo)圓順時針走表示增加并聯(lián)電容；l         沿著恒電導(dǎo)圓逆時針走表示增加并聯(lián)電感。舉例說明，負(fù)載阻抗為25+j50,傳輸線的特征阻抗為50，我們可以采取下面途徑進(jìn)行匹配：我們還可以采用Lp-Cs的匹配形式，同樣可以達(dá)到消除反射的目的：五總結(jié)隨著信號頻率的不斷增加，電路設(shè)計已經(jīng)進(jìn)入到了射頻乃至微波領(lǐng)域，無論是芯片級還是系統(tǒng)級的設(shè)計，都會越來越多地面臨因為高頻而引起的一系列關(guān)鍵問題