數字鐘的設計與實現數字電路的樣板

1、課程設計任務書學生姓名： XXX 專業(yè)班級： 指導教師： 工作單位： 題 目: 多功能數字鐘電路設計初始條件：74LS390，74LS48，數碼顯示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，電阻若干，電容，開關各2個，蜂鳴器1個，導線若干。要求完成的主要任務:用中、小規(guī)模集成電路設計一臺能顯示日、時、分秒的數字電子鐘，要求如下：1.由晶振電路產生1HZ標準秒信號。2.秒、分為00-59六十進制計數器。3.時為00-23二十四進制計數器。4.可手動校正：能分別進行秒、分、時的校正。只要將開關置于手動位置?？煞謩e對秒、分、時進行連續(xù)脈沖輸入調整。5.整點報時。整點

2、報時電路要求在每個整點前鳴叫五次低音（500HZ），整點時再鳴叫一次高音（1000HZ）。時間安排：第20周理論設計、實驗室安裝調試，地點： 鑒主15樓通信實驗室一指導教師簽名： 年 月 日系主任（或責任教師）簽名： 年 月 日多功能數字鐘電路設計 摘要數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。目前，數字鐘的功能越來越強，并且有多種專門的大規(guī)模集成電路可供選擇。數字鐘適用于自動打鈴、自動廣播，也適用于節(jié)電、節(jié)水及自

3、動控制多路電器設備。它是由數子鐘電路、定時電路、放大執(zhí)行電路、電源電路組成。為了簡化電路結構，數字鐘電路與定時電路之間的連接采用直接譯碼技術。具有電路結構簡單、動作可靠、使用壽命長、更改設定時間容易、制造成本低等優(yōu)點。從有利于學習的角度考慮，這里主要介紹以中小規(guī)模集成電路設計數字鐘的方法。 1系統(tǒng)原理框圖數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩(wěn)定。通常使用石英晶體振蕩器電路構成數字鐘。圖1所示為數字鐘的一般構成框圖。圖 1系統(tǒng)原理框圖晶體振蕩器電路：晶體振

4、蕩器電路給數字鐘提供一個頻率穩(wěn)定準確的32768z的方波信號，可保證數字鐘的走時準確及穩(wěn)定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。分頻器電路：分頻器電路將32768HZ的高頻方波信號經32768（）次分頻后得到1Hz的方波信號供秒計數器進行計數。分頻器實際上也就是計數器。時間計數器電路：時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，而根據設計要求，時個位和時十位計數器為24進制計數器。譯碼驅動電路：譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀

5、態(tài)，并且為保證數碼管正常工作提供足夠的工作電流。整點報時電路：一般時鐘都應具備整點報時電路功能,即在時間出現整點前數秒內,數字鐘會自動報時,以示提醒.其作用方式是發(fā)出連續(xù)的或有節(jié)奏的音頻聲波,較復雜的也可以是實時語音提示。2方案設計與論證2.1時間脈沖產生電路方案一：由集成電路定時器555與RC組成的多諧振蕩器作為時間標準信號源。圖 2 555與RC組成的多諧振蕩器圖方案二:振蕩器是數字鐘的核心。振蕩器的穩(wěn)定度及頻率的精確度決定了數字鐘計時的準確程度，通常選用石英晶體構成振蕩器電路。石英晶體振蕩器的作用是產生時間標準信號。因此，一般采用石英晶體振蕩器經過分頻得到這一時間脈沖信號。圖 3 石英晶

6、體振蕩器圖方案三：由集成邏輯門與RC組成的時鐘源振蕩器。圖 4 門電路組成的多諧振蕩器圖用555組成的脈沖產生電路: R1=15*103，R2=68*103，C=10F ，則555所產生的脈沖的為:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而設計要求為1Hz,因此其誤差為5.3%,在精度要求不是很高的時候可以使用。石英晶體振蕩電路:采用的32768晶體振蕩電路,其頻率為32768Hz,然后再經過15分頻電路可得到標準的1Hz的脈沖輸出.R的阻值,對于TTL門電路通常在0.72K之間;對于CMOS門則常在10100M之間。由門電路組成的多諧振蕩器的振蕩周期

7、不僅與時間常數RC有關，而且還取決于門電路的閾值電壓VTH，由于VTH容易受到溫度、電源電壓及干擾的影響，因此頻率穩(wěn)定性較差，只能用于對頻率穩(wěn)定性要求不高的場合。綜上分析，選擇方案二，石英晶體振蕩電路能夠作為最穩(wěn)定的信號源。2.2分頻器電路通常，數字鐘的晶體振蕩器輸出頻率較高，為了得到1Hz的秒信號輸入，需要對振蕩器的輸出信號進行分頻。通常實現分頻器的電路是計數器電路，一般采用多級2進制計數器來實現。例如，將32768Hz的振蕩信號分頻為1HZ的分頻倍數為32768（），即實現該分頻功能的計數器相當于15級2進制計數器。從盡量減少元器件數量的角度來考慮，這里可選多極進制計數電路CD4060和C

8、D4040來構成分頻電路。CD4060和CD4040在數字集成電路中可實現的分頻次數最高，而且CD4060還包含振蕩電路所需的非門，使用更為方便。CD4060計數為級進制計數器，可以將32768z的信號分頻為z，其內部框圖如圖2.1所示，從圖中可以看出，CD4060的時鐘輸入端兩個串接的非門，因此可以直接實現振蕩和分頻的功能。圖 5.1 CD4046內部框圖 圖5.2 CD4040內部框圖CD4040計數器的計數模數為4096（），其邏輯框圖如圖5.2。如將32768Hz信號分頻為1Hz，則需外加一個8分頻計數器，故一般較少使用CD4040來實現分頻。綜上所述，可選擇CD4060同時構成振蕩電

9、路和分頻電路。照圖5.1，在和之間接入振蕩器外接元件可實現振蕩，并利用時計數電路中多一個2分頻器（后述）可實現15級2分頻，即可得1Hz信號。2.3時間計數器電路一般采用10進制計數器來實現時間計數單元的計數功能。為減少器件使用數量，可選74HC390，其內部邏輯框圖如圖6所示。該器件為雙2-5-10異步計數器，并且每一計數器均提供一個異步清零端（高電平有效）。圖 6 74HC390(1/2)內部邏輯框圖秒個位計數單元為10進制計數器，無需進制轉換，只需將與（下降沿有效）相連即可。（下降沒效）與1Hz秒輸入信號相連，可作為向上的進位信號與十位計數單元的相連。秒十位計數單元為6進制計數器，需要進

10、制轉換。將10進制計數器轉換為進制計數器的電路連接方法如圖7所示，其中可作為向上的進位信號與分個位的計數單元的相連。圖 7 10進制-6進制計數器轉換電路分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的作為向上的進位信號應與分十位計數單元的相連，分十位計數單元的作為向上的進位信號應與時個位計數單元的相連。時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為24進制計數器，不是10的整數倍，因此需將個位和十位計數單元合并為一個整體才能進行24進制轉換。利用1片75HC390實現24進制計數功能的電路如圖8所示。另外，圖8所示電路中

11、，尚余2進制計數單元，正好可作為分頻器2Hz輸出信號轉化為1Hz信號之用。圖 8 24進制計數器電路2.4譯碼驅動及顯示單元電路譯碼電路的功能是將“秒”、“分”、“時”計數器的輸出代碼進行翻譯，變成相應的數字。用于驅動LED七段數碼管的譯碼器常用的有74LS48。74LS48是BCD-7段譯碼器/驅動器，其輸出是OC門輸出且低電平有效，專用于驅動LED七段共陽極顯示數碼管。如圖9所示。若將“秒”、“分”、“時”計數器的每位輸出分別接到相應七段譯碼器的輸入端，便可進行不同數字的顯示。2.5校時電路方案一：。通常，校正時間的方法是：首先截斷正常的計數通路，然后再進行人工出觸發(fā)計數或將頻率較高的方波

12、信號加到需要校正的計數單元的輸入端，校正好后，再轉入正常計時狀態(tài)即可。根據要求，數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。圖10所示為所設計的校時電路。圖 9 方案一校正電路圖方案二：方案二與方案一原理差不多，但多了0.01uf的電容防抖動。圖 10方案二校正電路圖方案三：校準電路由基本RS觸發(fā)器和“與”門組成，基本RS觸發(fā)器的功能是產生單脈沖，主要作用是起防抖動作用。未撥動開關K時，“與非”門G2的一個輸入端接地，基本RS觸發(fā)器處于“1”狀態(tài)，這是數字鐘正常工作，“分”進位脈沖能進入“分”計數器。撥動開關

13、K時，“與非”門G1的一個輸入端接地，于是基本RS觸發(fā)器轉為“0”狀態(tài)。秒狀態(tài)可以直接進入“分”計數器，而“分”進位脈沖被阻止進入，因而能較快地校準分計數器的計數值。校準后，將校正開關恢復原位，數字鐘繼續(xù)進行正常計時工作。圖 11 方案三校正電路通過比較可知，方案二和方案三比方案一多了防抖動的措施，穩(wěn)定性更好，方案二和方案三相比，防抖動措施更好，更完備，但電路也更為復雜，成本也更高，通過比較選擇方案二，既能實現防抖動功能，做出事物也更經濟一些。2.6報時電路方案一：采用仿廣播臺整點報時的功能：每當數字鐘計時快要到正點時候發(fā)出響聲，通常按照四低音，一高音的順序發(fā)出間斷聲，以最后一聲高音結束的時刻

14、為正點時刻。4低音（約500Hz）分別發(fā)生在59分51秒、發(fā)生在59分53秒、發(fā)生在59分55秒、發(fā)生在59分57秒、，最后一聲高音（約1KHz）發(fā)生在59分59秒，他們的持續(xù)時間均為一秒。圖 12 方案一報時電路方案二：方案二與方案一實現功能一樣，電路不一樣。圖 13方案二報時電路3單元電路的設計3.1時間脈沖產生電路的設計圖 14 產生1Hz時間脈沖的電路圖CD4060同時構成振蕩電路和分頻電路。如圖14，在MR和RS之間接入振蕩器外接元件可實現振蕩，并利用時計數電路中多一個2分頻器可實現15級2分頻，即可得1Hz信號。3.2計數電路的設計秒、分計數器為60進制計數器。小時計數器為24進制

15、計數器。實現這兩種模數的計數器采用中規(guī)模集成計數器CC40161。3.2.1 60進制計數器的設計“秒”計數器電路與“分”計數器電路都是60進制，它由一級10進制計數器和一級6進制計數器連接構成。如圖4.所示由CC40161構成的60進制計數器。首先將兩片CC40161設置成十進制加法計數器，將兩片計數器并行進位則最大可實現100進制的計數器?，F要設計一個60進制的計數器，可利用“反饋清零”的方法實現。當計數器輸出“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0110、0000”時，通過門電路形成一置數脈沖，使計數器歸零。圖 15 60進制計數器電路圖3.2.2 24進制計數器的設計同理當個

16、位計數狀態(tài)為“Q3Q2Q1Q0=0100”，十位計數器狀態(tài)為“Q3Q2Q1Q0=0010”時，要求計數器歸零。 圖 16 17 24進制計數器圖3.3 譯碼及驅動顯示電路譯碼電路的功能是將“秒”、“分”、“時”計數器的輸出代碼進行翻譯，變成相應的數字。用于驅動LED七段數碼管的譯碼器常用的有74LS48。74LS48是BCD-7段譯碼器/驅動器，其輸出是OC門輸出且低電平有效，專用于驅動LED七段共陽極顯示數碼管。由74LS48和LED七段共陽數碼管組成的一位數碼顯示電路如圖 16 所示。若將“秒”、“分”、“時”計數器的每位輸出分別接到相應七段譯碼器的輸入端，便可進行不同數字的顯示

17、。圖 18譯碼及驅動顯示電路圖3.4 校時電路的設計數字種啟動后,每當數字鐘顯示與實際時間不符進,需要根據標準時間進行校時。?！懊搿睍r，采用等待校時。校“分”、“時”的原理比較簡單，采用加速校時。對校時電路的要求是 :1在小時校正時不影響分和秒的正常計數 。2在分校正時不影響秒和小時的正常計數 。如圖17所示，當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態(tài)；當開關打向上時，情況正好與上述相反，這時校時電路處于校時狀態(tài)。與非門可選74LS00，非門則可用與非門2個輸入端并接來代替節(jié)省芯片。因此實際使用時，須對開關

18、的狀態(tài)進行消除抖動處理，圖17為加2個0.01uF的電容。圖 19 校時電路圖3.5 報時電路根據要求，電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的Q和Q 、個位的Q和Q及秒計數器十位的Q和Q相與，從而產生報時控制信號。選蜂鳴器為電聲器件，蜂鳴器是一種壓電電聲器件，當其兩端加上一個直流電壓時酒會發(fā)出鳴叫聲，兩個輸入端是極性的，其較長引腳應與高電位相連，圖19的三極管時為了驅動蜂鳴器。圖 20報時電路圖3.6電路總圖圖 2

19、1 電路總圖4仿真結果及分析4.1時鐘結果仿真圖 22時鐘結果仿真圖4.2 秒鐘個位時序圖圖 23秒鐘個位時序圖其他計數器的時序圖原理一樣，這里就不在贅述4.3報時電路時序圖圖 24報時電路時序圖蜂鳴器選擇的是500HZ的，所以500HZ的脈沖過來時候會發(fā)出四個脈沖，也就是前面提到的四個低音4.4測試結果分析經測試之后，電路可以實現設計要求，可以實現數字鐘的基本功能，比如計數，如圖22，同時多功能模塊校時功能和報時功能都可以使用，如圖24。基于仿真結果可以認定，此次多功能數字鐘的設計是成功的。5心得與體會在此次的數字鐘設計過程中，更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用

20、方法。這學期數電實驗課的考試就是做的數字鐘，所以在計數模塊上面有以前的經驗，設計技術模塊很快就得出了正確的結果，雖然跟實驗室用得芯片不一樣，但原理不一樣，我也得出結論，不同的電路可以實現同樣的功能，我們應該設計最簡單，最經濟，最實用的電路。當然這個不一定所有條件都符合，找到一個最大限度滿足各種條件的方案是我們設計的目標。每次課程設計是一次難得的鍛煉機會，讓我們能夠充分利用所學過的理論知識還有自己的想象的能力，另外還讓我們學習查找資料的方法，以及自己處理分析電路，設計電路的能力。我相信是對我的一個很好的提高。平時在學習理論知識的時候，我們應該更注重實踐，應付考試有考試的方法。這次的課程設計讓我懂

21、得了它們在實際中的用途，還有我們身邊的很多數字鐘電路，這些都是我們自己可以實現的，以前那些神秘的東西在不斷的學習過程中變得不再那么神秘，我相信，以后還有更多的謎底被揭開。通過這次課程設計，我還更加深了理論知識的學習。這次的設計電路我用到了計數器、譯碼器等，通過自己分析和設計更好地運用了它們，而且還學會了它們更多的功能，發(fā)現它們的功能遠比書上說的多很多，可以利用不同的接法設計出各種各樣不同的電路出來。模電課程設計學到得方法在這里可以繼續(xù)使用，比如MULTISIM等學習軟件，給設計提供了很大的便利。課程設計機會不多，這學期很好，有足夠的時間，上學期因為模電課程設計臨近期末才給出來，做得很匆忙，覺得不是敷衍老師，而是敷衍自己。雖然自己很努力的做了，但覺得做得不夠好，難免有點遺憾。這學期本來課不多，課程設計又給得比較早，自己認真做了，覺得還是小有收獲。碰到的問題越讓人絕望，解決問題之后的喜悅程度就越高。作為工科類的學生，以后工