數(shù)字模擬電路 - 第四章 - 圖文-

1、數(shù)字邏輯第四章組合邏輯電路 4.1 組合邏輯電路分析從電路結(jié)構(gòu)看,組合邏輯電路具有兩個特點:1由邏輯門電路組成,不包含任何記憶元件2信號是單向傳輸?shù)?不存在任何反饋回路 4.1 組合邏輯電路分析什么是組合邏輯分析?答找出組合邏輯電路的輸入與輸出關系,確定在什么樣的輸入取值組合下,對應的邏輯輸出值有效,從而闡明組合邏輯電路的功能。 4.1 組合邏輯電路分析 組合邏輯分析的步驟 例1 例2 4.1 組合邏輯電路分析 組合邏輯電路分析舉例例3:CAI演示 4.1 4.1逐級寫出各個邏輯門的邏輯函數(shù)表達式并化簡:門狀態(tài)表 組合邏輯電路分析舉例組合邏輯電路分析舉例 4.2 組合邏輯電路設計組合邏輯電路設

2、計方法根據(jù)問題要求完成的邏輯功能,求出在特定條件下實現(xiàn)該功能的邏輯電路,這一過程稱為邏輯設計,又叫邏輯綜合。邏輯設計是邏輯分析的逆過程 4.1 組合邏輯電路分析組合邏輯電路設計方法 3 組合邏輯電路設計3 組合邏輯電路設計述,就是將文字描述的設計要求抽象為一個邏輯表達式。定輸入輸出邏輯變量的含義,建立真值表,再由真值表寫出邏輯表達式。有些情況下,可由設計要求直接建立邏輯表達式。換,就是根據(jù)小規(guī)模標準門電路器件的類型,將最簡與換為與非門(74LS20或非門(與或非門(來實現(xiàn)的形式。 3 組合邏輯電路設計3 組合邏輯電路設計所謂邏輯問題的描述,就是將文字描述的設計要求抽象為一個邏輯表達式。通常的方

3、法是:先界定輸入輸出邏輯變量的含義,建立真值表,再由真值表寫出邏輯表達式。有些情況下,可由設計要求直接建立邏輯表達例班進行結(jié)業(yè)考試,有三名評判員,其中評判員,員。在評判時按照少數(shù)服從多數(shù)的原則,但若主評判員認為合格,亦可通過。邏輯電路實現(xiàn)此評判規(guī)則。 3 組合邏輯電路設計3 組合邏輯電路設計 3 組合邏輯電路設計3 組合邏輯電路設計 3 組合邏輯電路設計3 組合邏輯電路設計 3 組合邏輯電路設計3 組合邏輯電路設計換,就是根據(jù)小規(guī)模標準門電路器件的類型,將最簡與換為與非門(74LS20或非門(與或非門(來實現(xiàn)的形式。 3 組合邏輯電路設計3 組合邏輯電路設計 3 組合邏輯電路設計3 組合邏輯電

4、路設計 3 組合邏輯電路設計3 組合邏輯電路設計 4.2 組合邏輯電路設計組合邏輯電路設計方法1 邏輯問題的描述所謂邏輯問題的描述,就是將文字描述的設計要求抽象為一個邏輯表達式。通常的方法是:先建立輸入輸出邏輯變量的真值表,再由真值表寫出邏輯表達式。有些情況下,可由設計要求直接建立邏輯表達式。 4.2 組合邏輯電路設計組合邏輯電路設計方法1 邏輯問題的描述例:設計一個多數(shù)表決電路,以判斷A、B、C三人中是否多數(shù)贊同。解A、B、C三人中至少2人贊同即為多數(shù),由此可得A、B、C 三人在8種組合下的真值表。 4.2 組合邏輯電路設計組合邏輯電路設計方法2 邏輯函數(shù)的變換所謂邏輯函數(shù)的變換,就是根據(jù)小

5、規(guī)模標準門電路器件的類型,將最簡與-或表達式變換為與非門(74LS00,74LS20、或非門(74LS02、與或非門(74LS51來實現(xiàn)。 4.2 組合邏輯電路設計組合邏輯電路設計方法2 邏輯函數(shù)的變換1. 與非門實現(xiàn) 【例】采用與非門實現(xiàn) 4.2 組合邏輯電路設計組合邏輯電路設計方法2 邏輯函數(shù)的變換1. 與非門實現(xiàn) 【例】采用與非門實現(xiàn) 4.2 組合邏輯電路設計組合邏輯電路設計方法2 邏輯函數(shù)的變換1. 與非門實現(xiàn) 【例】采用與非門實現(xiàn)結(jié)論:原函數(shù)較簡單時,F兩次求反可節(jié)省門電路;反函數(shù)較簡單時,對(圖三次求反可節(jié)省門電路。但兩次求反可獲得較高的傳輸速度。 4.2 組合邏輯電路設計組合邏輯

6、電路設計方法2 邏輯函數(shù)的變換1. 與非門實現(xiàn)(74LS00,74LS202. 或非門實現(xiàn)(74LS023. 與或非門實現(xiàn)(74LS51 4.2 組合邏輯電路設計組合邏輯電路設計方法例1:設計一個3變量多數(shù)表決器步驟:1確定輸入、輸出變量,界定輸入、輸出變量含義,且列寫真值表2用卡諾圖進行化簡3函數(shù)變換,用合適芯片實現(xiàn)4畫出邏輯電路圖 4.2 組合邏輯電路設計組合邏輯電路設計方法例2:設計一個含三臺設備工作的故障顯示器。要求:a三臺設備都正常工作,綠燈亮;b僅一臺設備發(fā)生故障時,黃燈亮;c兩臺或兩臺以上設備同時發(fā)生故障時,紅燈亮。步驟:1確定輸入、輸出變量,界定輸入、輸出變量含義,且列寫真值表

7、2用卡諾圖進行化簡3函數(shù)變換,用合適芯片實現(xiàn)4畫出邏輯電路圖 4.2 組合邏輯電路設計4.2.1 設計中幾個實際問題的處理4.2.1.1 包含無關條件的組合邏輯電路設計在某些實際問題中,常常由于輸入變量之間存在的相互制約或問題的某種特殊限定等,使得輸入變量的某些取值根本不會出現(xiàn),或者雖然可能出現(xiàn),但對在這些輸入取值組合下函數(shù)的值為1還是0并不關心。通常把這類問題稱為包含無關條件的邏輯問題; 4.2 組合邏輯電路設計4.2.1 設計中幾個實際問題的處理4.2.1.1 包含無關條件的組合邏輯電路設計與這些輸入取值組合對應的最小項稱為無關最小項,簡稱無關項或者任意項;描述這類問題的邏輯函數(shù)稱為包含無

8、關條件的邏輯函數(shù)。 4.2 組合邏輯電路設計4.2.1 設計中幾個實際問題的處理4.2.1.1 包含無關條件的組合邏輯電路設計例題:用與非門設計一個電路,判別8421碼十進制的值>=5 。CAI演示步驟:1確定輸入、輸出變量,界定輸入、輸出變量含義,且列寫真值表2用卡諾圖進行化簡3函數(shù)變換,用合適芯片實現(xiàn)4畫出邏輯電路圖 4.2 組合邏輯電路設計4.2.1 設計中幾個實際問題的處理4.2.1.2 多輸出函數(shù)的組合邏輯電路設計 特點:確定各輸出函數(shù)的公用項,以使整個邏輯電路為最簡,而不是片面地追求每個輸出函數(shù)為最簡。 4.2 組合邏輯電路設計4.2.1 設計中幾個實際問題的處理4.2.1.

9、2 多輸出函數(shù)的組合邏輯電路設計例4.9:設計一個一位全加器。(P107(全加器是一個能對兩個1位二進制數(shù)及來自低位的“進位”進行相加,產(chǎn)生本位“和”及向高位“進位”的邏輯電路。步驟:1確定輸入、輸出變量,界定輸入、輸出變量含義,且列寫真值表2用卡諾圖進行化簡3函數(shù)變換,用合適芯片實現(xiàn)4畫出邏輯電路圖 4.2 4.2 4.2 4.2 4.2 4.2 4.3 組合電路的險象4.3.1 險象的產(chǎn)生信號到達同一個門的時間有先有后,這種現(xiàn)象叫競爭競爭產(chǎn)生險象,CAI演示存在競爭現(xiàn)象的電路不一定都產(chǎn)生過渡干擾脈沖電路中有競爭現(xiàn)象只是存在產(chǎn)生過渡干擾脈沖的危險而已,故稱其為競爭冒險。 4.2 組合邏輯電路

10、設計4.3 組合電路的險象4.3.1 險象的消除1. 加選通脈沖該選通脈沖通常是P=0,使電路處于封鎖狀態(tài),只有在接收了輸入信號并且電路達到了新的穩(wěn)態(tài)之后,才有脈沖P=1,允許電路輸出。這就避免了競爭冒險的影響。引入選通脈沖的組合電路,輸出信號只有在選通脈沖P=1其間才有效。2. 修改邏輯設計(增加冗余項法3. 增加慣性延時環(huán)節(jié) 4.3 常用的中規(guī)模組合邏輯構(gòu)件1.加法器2.譯碼器3.數(shù)據(jù)選擇器4.數(shù)碼比較器5.奇偶校驗器教材第七章P185 4.3 常用的中規(guī)模組合邏輯構(gòu)件4.3.1 加法器4.3.1.1 半加器4.3.1.2 全加器4.3.1.3 串行加法器(時序邏輯中介紹4.3.1.4 并

11、行加法器1、并行輸入串行進位加法器2、并行輸入并行進位加法器 4.3.1.2 全加器“全加”,實現(xiàn)全加操作的電路叫做全加器。 4.3 4.3 常用的中規(guī)模組合邏輯構(gòu)件4.3.1 加法器4.3.1.4 并行加法器2、并行輸入并行進位加法器(74LS283,T693并行進位又稱為先行進位,超前進位,例:設計4位全加器特點:提高電路復雜度,換取較高運算速度。11(+=i i i i i i i i i i C B A B A C C B A S 4.3 常用的中規(guī)模組合邏輯構(gòu)件4.3.1 加法器4.3.1.4 并行加法器2、并行輸入并行進位加(74LS283,T693C 1= G 1+ P 1 C 0C