電子技術基礎數字部分第五版康光華主編第4章習題答案.

1、第四章習題答案4.1.4 試分析圖題4.1.4 所示邏輯電路的功能。解：（ 1）根據邏輯電路寫出邏輯表達式：L( AB)(CD)（ 2）根據邏輯表達式列出真值表：ABCDA BC DL0000000000101100100110011000010010101011100110110011110110001011001110101011010111011100000110101111100111111000由真值表可知，當輸入變量ABCD 中有奇數個1 時，輸出L=1 ，當輸入變量中有偶數個 1 時，輸出 L=0 。因此該電路為奇校驗電路。4.2.5 試設計一個組合邏輯電路，能夠對輸入的4 位二

2、進制數進行求反加1 的運算。可以用任何門電路來實現。解：（ 1）設輸入變量為A 、 B、 C、D ，輸出變量為L3、 L2 、 L1、 L0 。（ 2）根據題意列真值表：輸入輸出ABCDL3L2L1L000000000000111110010111000111101010011000101101101101010011110011000100010010111101001101011010111000100110100111110001011110001（ 3）由真值表畫卡諾圖L3CDAB 00 01 11 10 000111011111110000101000L1CDAB 00 01 11

3、10 000101010101110101100101（4）由卡諾圖化簡求得各輸出邏輯表達式L2CDAB 00 01 11 10 000111011000111000100111L0CDAB 00 01 11 10 000110010110110110100110L3ABACADABCDA(B CD) A(BCD)A(BCD)L2BCBDBCDB(CD) B(CD ) B(CD )L1CDCDCDL0D（5）根據上述邏輯表達式用或門和異或門實現電路，畫出邏輯圖如下：AB 1=1L3C 1=1L2D=1L1L04.3.1 判斷下列函數是否有可能產生競爭冒險，如果有應如何消除。（2）L2( ,D)

4、(,)A BCm 5 7 8 9 10 11 13 15（4）L4(,D)(,)ABCm 0 2 4 6 12 13 14 15解：根據邏輯表達式畫出各卡諾圖如下：L4CDL2CDAB00 01 1110AB00 01 11 10001001000000011001010110111111110110100000101111（2） L2ABBD ，在卡諾圖上兩個卡諾圈相切，有可能產生競爭冒險。消除辦法：在卡諾圖上增加卡諾圈（虛線）包圍相切部分最小項，使L2ABBDAD ，可消除競爭冒險。（ 4） L4 AB AD ，在卡諾圖上兩個卡諾圈相切，有可能產生競爭冒險。消除辦法：在卡諾圖上增加卡諾圈（

5、虛線）包圍相切部分最小項，使L4ABADBD ，可消除競爭冒險。4.3.4 畫出下列邏輯函數的邏輯圖，電路在什么情況下產生競爭冒險，怎樣修改電路能消除競爭冒險。L( A, B, C)(AB) (BC)解：根據邏輯表達式畫出邏輯圖如下：A 1B1&L 1C當 A=C=0 時， L( A, B,C )BB ，可能產生競爭冒險。消除競爭冒險辦法：（ 1）將邏輯表達式變換為L( A, B,C )ABACBC , 根據這個邏輯表達式組成的邏輯電路就不會產生競爭冒險。邏輯圖如下：A&B1& 1LC&（ 2）用卡諾圖法在增加卡諾圈，包圍卡諾圈相切部分，增加或與表達式中的或項L

6、BCA00 01 11 100010010111得到 L( A, B,C )( AB)( BC)( AC ) ，根據這個邏輯表達式組成的邏輯電路就不會產生競爭冒險。邏輯圖如下：A 1B11&LC 14.4.1 優(yōu)先編碼器CD4532 的輸入端I 1=I 3=I 5=1, 其余輸入端均為0，試確定其輸出端Y2Y 1Y0。解：優(yōu)先編碼器CD4532 的輸入端除I i 外，還有使能端 EI，由于 EI=0 ，因此編碼器不工作，其輸出端 Y2Y 1Y 0=000。4.4.5 為了使 74HC138 譯碼器的第十腳輸出低電平，試標出各輸入端應置的邏輯電平。解：查 74HC138 譯碼器的引腳圖，

7、第十腳為Y 5 ,對應的 A 2A1A0=101，控制端 E3、 E 2 、E 1 分別接 1、 0、 0，電源輸入端Vcc 接電源，接地端GND 接地，如下圖所示：11A0VCC16VCC2A1Y0 153 A2Y1 144 E1 Y2 135 E2 Y3 126 E3 Y4 117 Y7Y5 10輸出08 GNDY6 94.4.6用74HC138譯碼器和適當的邏輯門實現函數FABCABCABCABC 。解：用 74HC138 譯碼器實現邏輯函數，需要將函數式變換為最小項之和的形式FABCABCABCABCm0m4m6m7m 0 m4 m6 m7Y 0 Y 4 Y 6 Y 7在譯碼器輸出端用

8、一個與非門，即可實現所要求的邏輯函數。邏輯圖如下：+5VEY 7E1Y 6E2Y 5ZY 4&A74HC138 Y 3A 2Y 2BA 1Y 1CA 0Y 04.4.12 試用一片74x154 譯碼器和必要的與非門，設計一個乘法器電路，實現2 位二進制數相乘，并輸出結果。解：設 2 位二進制數分別為AB 和 CD ，P3P2P1P0 為相乘的結果，列出真值表如下：輸入輸出ABCDP3P2P1P00000000000010000001000000011000001000000010100010110001001110011100000001001001010100100101101101

9、1000000110100111110011011111001由真值表可直接寫出各輸出端的最小項邏輯表達式：P3m15Y 15P2m14m11m10m14m11m10Y 14Y 11Y 10P1m14m13m11m9m7m m m11m9m7m61413Y14 Y13Y11 Y9Y 7Y 6P0m15m13m7m5m15 m13 m 7 m5Y15 Y13 Y7 Y5用一片 74x154 和 4 個與非門即可實現所要求的乘法電路，邏輯電路圖如下：ABCDA3 A2 A1 A0E1 E074x154YYYYYYYYYYYYYYYY01234567891011121314151&&

10、&&P0P1P2P34.4.147 段譯碼顯示電路如圖4.4.14（ a）所示，對應圖4.4.14（ b）所示輸入波形，試確定顯示器顯示的字符序列。解：當 LE=0 時，圖 4.4.14（ a）所示譯碼器能正常工作，所顯示的字符就是A 3A 2A 1A 0所表示的十進制數,顯示的字符序列為0、 1、 6、9、4。當 LE 由 0 跳變?yōu)?1 時，數字 4 被鎖存，所以持續(xù)顯示4。4.4.21 應用 74HC151 實現如下邏輯函數：（1） LABCABC ABC（2） L( AB)C解：用 74HC151 實現邏輯函數，首先要將邏輯函數化成最小項的形式，根據最小項表達式確定數據

11、輸入端 Di 的取值，并注意變量的高低位與地址輸入端的連接順序。（ 1） LABCABCABCm4m5m1與數據選擇器74HC151 的標準表達式相比較YS2 S1 S0D0S2 S1S0D1S2S1 S0 D2S2S1S0D3S2 S1 S0 D4S2 S1 S0 D5S2 S1 S0 D6S2 S1S0 D7m0 D0m1 D1m2 D2m3 D3m4 D4m5D5m6 D6m7 D7將L與Y比較可得：D0=D2 =D3=D 6=D 7=0， D 1=D4=D 5=1將 A 、 B、 C 分別與地址輸入端S2、 S1、 S0 連接，邏輯電路如圖所示：D7ED6YD5D4YL ABC ABC

12、 ABCD3 74HC151D2D1D0S2S1 S010ABC（ 2） L( AB)CABCABCABCABCm1m2m4m7D0=D3 =D5=D 6= 0，D 1=D 2=D 4=D 7=1D7ED6YD5D4YL(AB)CD3 74HC151D2D1D0 S2S1 S010ABC4.4.22應用已介紹過的集成組合邏輯電路設計一個數據傳輸電路，其功能是在3 位通道選擇信號的控制下，將8 個輸入數據中的任何一個傳送到相對應的輸出端輸出。I 0Y0I 1Y1I7Y7通道選通道選擇信號擇信號解：應用教材中介紹的中規(guī)模組合邏輯電路8 選 1 數據選擇器74HC151 和 3 線 8 線譯碼器 7

13、4HC138 （作為分配器使用）各一片組成數據傳輸電路，邏輯電路圖如下：+5VI 7EEY7I 6YE1Y6I 5E2Y5I 474HC151 YY4I 374HC138 Y3I 2Y2I 1Y1I 0S2 S1 S0A2 A1 A0 Y0A2A1A0電路通過 74HC151 根據通道選擇信號A 2A 1A 0選擇數據，通過 74HC138 分配至由 A 2A 1A 0決定的輸出端。4.4.26試用數值比較器74HC85設計一個8421BCD碼有效性測試電路，當輸入為8421BCD 碼時，輸出為1，否則輸出0。解：8421BCD 碼的范圍是00001001，即所有有效的8421BCD 碼均小于

14、 1010。用 74HC85構成的測試電路如下圖所示，將 8421BCD 碼輸入接 A3A 2A 1A 0， B3B2B 1B 0 接 1010，當輸入的 8421BCD 碼小于 1010 時， FA<B =1 ，否則輸出 0。BCD碼輸入A3A2A1A010100A3 A2 A1 A0 B3 B2 B1 B0I A>B0 I A=B1I A<BFA=BFA<B FA>BL4.4.33試用若干片74x283 構成一個解：構成一個12 位二進制加法器需要12 位二進制加法器畫出連接圖。3 片 74x283 以串行進位的方式進行連接，邏輯電路圖如下所示：A 11 B11 A 10