多功能數(shù)字鐘課程設計報告

1、石家莊經(jīng)濟學院信息工程學院電子信息工程與通信工程專業(yè)電子技術課程設計報告題目： 多功能數(shù)字鐘 姓 名 趙競競 學 號 408109060119 班 級 4081090601 指導教師 王清 2010年 6 月 30 日要求：1指導教師按照課程設計大綱要求完成學生課程設計指導工作。2課程設計任務書由指導教師照大綱要求填寫，內(nèi)容要全面。3課程設計報告由參加本學生填寫。課程設計結(jié)束時交指導教師。(打印稿一份，電子稿一份)4指導教師要根據(jù)每一位學生課程設計任務完成情況，認真審核設計報告，并在課程設計結(jié)束時，給出客觀、準確的評語和成績。5課程設計任務書和報告要語言流暢，圖表正確規(guī)范。6本表要用鋼筆、圓柱

2、筆填寫或打印，字跡工整。（請把此頁打印在封面的背面，打印時請刪除此句話）課程設計任務書班級 4081090601 姓名 趙競競 學號408109060119 課程設計題目 多功能數(shù)字鐘 課程設計起止日期 至 實習地點 教學實驗樓5105 課程設計內(nèi)容與要求一、設計內(nèi)容本項目利用中小規(guī)模集成芯片設計并制作多功能數(shù)字鐘。以同步十進制計數(shù)器為核心，結(jié)合多諧振蕩器、譯碼器、門電路及數(shù)碼管共同組成可以實現(xiàn)準確計時、校時、報時和鬧時的多功能數(shù)字鐘。二、多功能數(shù)字鐘設計要求1、準確計時，以數(shù)字形式顯示時(0023)、分(0059)、秒(0059)的時間。2、具有校時功能。3、仿電臺整點報時。4、時控制，在2

3、4h內(nèi)以5min為單位，根據(jù)需要在若干個預定時刻(可按照作息時間表安排)發(fā)出信號并驅(qū)動音響電路進行“鬧時”。本方案預定8點鬧時，每五分鐘一次，每次一分鐘。三、課程設計的總體要求1設計電路實現(xiàn)題目要求；2電路在功能相當?shù)那闆r下設計越簡單越好；3. 注意布線，要直角連接，選最短路徑；4. 注意用電安全，所加電壓不能太高，以免燒壞芯片。 指導教師 王清 年 月 日一、設計原理與技術方法：包括：電路工作原理分析與原理圖、元器件選擇與參數(shù)計算、電路調(diào)試方法與結(jié)果說明；軟件設計說明書與流程圖、軟件源程序代碼、軟件調(diào)試方法與運行結(jié)果說明。1、總體設計方案 整體電路可以分為脈沖發(fā)生電路、分頻電路、計時電路、譯

4、碼器驅(qū)動電路、數(shù)碼管顯示電路、校時電路、報時電路及鬧時電路。整體方案原理框圖如下： 圖 1-1整體原理框圖2、脈沖發(fā)生電路 本方案中脈沖發(fā)生電路采用由555定時器外接電阻電容構(gòu)成的多諧振蕩器來產(chǎn)生脈沖波。由此脈沖波充當時鐘信號，信號周期的計算公式為T=(R1+2*R2)*C*LN2,所以產(chǎn)生秒脈沖的振蕩電路的外接電阻電容參數(shù)可設為R1=R2=48K，C1=0.01uf，C=10uf。振蕩電路圖如下：數(shù)碼管數(shù)碼管數(shù)碼管數(shù)碼管數(shù)碼管數(shù)碼管譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器時十位計數(shù)時個位計數(shù)分個位計數(shù)分十位計數(shù)秒十位計數(shù)秒個位計數(shù)校時控制電路校分控制電路校秒控制電路2HZ多諧振蕩電路1HZ多諧振

5、蕩電路報時電路鬧時電路擴展部分課程設計報告注：此表可加附頁555 圖 2-1 秒脈沖發(fā)生電路3、分頻電路 本方案中的分頻電路用于將1KHZ的脈沖信號分頻為500HZ的脈沖信號，然后用在整點報時電路中，達到仿電臺報時的效果。分頻電路采用74LS74雙D觸發(fā)器中的其中一個觸發(fā)器，將置位輸入端和復位輸入端 接高，將數(shù)據(jù)輸出的反相端接數(shù)據(jù)輸入端D，則在時鐘信號的上升沿到達時，數(shù)據(jù)輸出端Q將翻轉(zhuǎn)，從而實現(xiàn)1/2分頻，輸出脈沖信號的頻率為時鐘信號頻率的一半。1KHZ的脈沖信號同樣由555定時器外接電阻電容接成多諧振蕩器來產(chǎn)生。參數(shù)設定為R1=R2=4.8K，C1=0.01uf,C=0.1uf,此時T=0.

6、001S電路圖如下：500HZ 圖3-1 分頻電路4、計時電路 計時電路分為六十進制的計數(shù)電路和二十四進制計數(shù)電路，分秒計時電路均為六十進制計數(shù)電路，時計時電路為二十四進制計數(shù)電路。分秒計時電路均由兩片74ls160芯片接成六十進制計數(shù)器構(gòu)成。 (1)分秒計時電路 分秒計時電路由兩片同步十進制計數(shù)器構(gòu)成，秒個位、分個位直接利用十進制計數(shù)器，不做改變，但是預置數(shù)端LD，異步置零復位端RD，工作狀態(tài)控制端EP、ET均接高電平，即始終處于計數(shù)狀態(tài)。兩片計數(shù)器的數(shù)據(jù)輸入端D0D3均接低電平。秒十位、分十位由十進制計數(shù)器接成六進制計數(shù)器得到，用置數(shù)法得到六進制計數(shù)器，將74ls160的輸出端Q0、Q2接

7、二輸入與非門，與非門輸出端接預置數(shù)端LD，則當輸出數(shù)據(jù)為0101時，預置數(shù)端為低，即當下一個時鐘脈沖上升沿到達時，芯片開始置數(shù)，此時，由于置數(shù)端均為零，則數(shù)據(jù)輸出端均變?yōu)榱?，即得?5六進制計數(shù)器，為了將兩片計數(shù)器接成六十進制計數(shù)器，我們采用串行進位方式，將低位計數(shù)器的進位輸出端CO接非門，再接高位計數(shù)器時鐘信號輸入端CLK，從而構(gòu)成六十進制計數(shù)器。電路圖如下：時鐘信號 圖4-1-1 六十進制計數(shù)器 (2)時計時電路 時計時電路為二十四進制計數(shù)器，同樣用同步十進制計數(shù)器來接。這里，我們采用整體置數(shù)法將百進制計數(shù)器接成24進制計數(shù)器。高位片與低位片之間采用并行進位輸入的方式來接成百進制計數(shù)器，即

8、將低位片的進位輸出端CO接高位片的狀態(tài)控制端EP、ET.數(shù)據(jù)輸入端同樣全接低，復位端接高，低位片的狀態(tài)控制端都接高。為了實現(xiàn)0023的計數(shù)功能，則將時個位的輸出端Q0、Q1和時十位的輸出端Q1接三輸入與非門（74ls10），與非門的輸出端接兩片計數(shù)器的預置數(shù)端LD，從而實現(xiàn)整體指數(shù)的功能，當計數(shù)器從00計數(shù)到23時，計數(shù)器均工作在預置數(shù)狀態(tài)，當下一個時鐘脈沖的上升沿到達時，兩片計數(shù)器均被置零，從而實現(xiàn)小時的24進制計數(shù)功能。電路圖如下：時鐘信號 圖4-2-1 二十四進制計數(shù)器（3）時、分、秒計時功能的實現(xiàn) 為了實現(xiàn)時、分、秒的準確計時，則可將秒六十進制計時電路、分六十進制計時電路和時二十四進制

9、計時電路進行級聯(lián)。同串行進位方式相同，將秒十位的進位輸出接非門，再接分個位的時鐘輸入端clk，分十位的進位輸出接非門，再接小時的時鐘輸入端CLK。由于分十位和秒十位都為六進制計數(shù)器，則進位輸出端可等同于計數(shù)器輸出端Q2，當計數(shù)器由0101變?yōu)?000時可以得到進位脈沖。整體計時電路如下：1HZ秒脈沖秒計時器時計時器分計時器 圖4-3-1 時鐘時分秒計時電路5、譯碼器驅(qū)動電路及數(shù)碼管顯示電路 譯碼驅(qū)動電路將計數(shù)器輸出的8421BCD碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài)，并且為保證數(shù)碼管正常工作提供足夠的工作電流。這里，我們用74ls48七段顯示譯碼器來驅(qū)動七段陰極數(shù)碼管。用74ls48驅(qū)動數(shù)碼管時需保證

10、其脈沖消隱輸出端RBO，脈沖消隱輸入端RBI及燈測試輸入端LT均接高電平。而七段陰極數(shù)碼管的7、6、4、2、1、9、10管腳分別對應數(shù)碼管的ag段，即接譯碼器的13、12、11、10、15、14管腳。譯碼器的數(shù)據(jù)輸入端D0D3分別對應計數(shù)器的數(shù)據(jù)輸出端Q0Q3。電路圖如下： 圖5-1譯碼器驅(qū)動電路及數(shù)碼管顯示電路6、校時電路 當重新接通電源或走時出現(xiàn)誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數(shù)通路，然后再進行人工出觸發(fā)計數(shù)或?qū)㈩l率較高的方波信號加到需要校正的計數(shù)單元的輸入端，校正好后，再轉(zhuǎn)入正常計時狀態(tài)即可。本方案中采用快校的方法，即通過校時控制電路將2HZ的校時脈沖

11、加到計數(shù)單元的輸入端，因此，應截斷分個位、時個位和秒個位的直接計數(shù)通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。2HZ的校時脈沖同樣由555定時器接適當?shù)耐饨与娮桦娙莸玫健Ｓ擅}沖周期的計算公式可知參數(shù)設定為R1=R2=24K，C=10uf，C1=0.01uf。接法同1中的秒脈沖振蕩電路接法。當開關閉合時，計時單元接入校時脈沖，當開關斷開時，計時電路正常計時。為了防止開關斷開閉合時發(fā)生抖動，可在開關兩側(cè)并接一小電容，10nf電容即可。其中電路中接入電容可以防抖動。校時電路圖如下：至秒個位計數(shù)器至分各位計數(shù)器至十個位計數(shù)器秒十位進位信號分十位進位信號秒脈沖 圖6-1校時控制電路 7

12、、仿電臺整點報時電路 一般時鐘都應具備整點報時電路功能，即在時間出現(xiàn)整點前數(shù)秒內(nèi)，數(shù)字鐘會自動報時，以示提醒。其作用方式是發(fā)出連續(xù)的或有節(jié)奏的音頻聲波，一般為4低音1高音發(fā)出間斷聲響。根據(jù)要求，電路應在整點前10秒鐘內(nèi)開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路控制報時信號。設4低音（約500hz）分別發(fā)生在59分51秒，59分53秒，59分55秒，59分57秒，最后一聲高音發(fā)生在59分59秒，約1KHZ。由表可知只有當分十位為0101，分個位為1001，秒十位為0101，秒個位Q0=1時報時電路才能正常工作。秒個位Q3=0時低音，Q3=1時為高音。表1 整點報時電路功能

13、表CP(秒)Q3Q2Q1Q0功能500000510001鳴低音520010停530011鳴低音540100停550101鳴低音560110停570111鳴低音581000停591001鳴高音000000停報時控制電路如下：音響電路500HZ1KHZ分十位Q2分十位Q0分個位Q3分個位Q0秒十位Q2秒十位Q0秒個位Q0 秒個位Q3 圖 7-1 仿電臺整點報時電路（其中，500hz脈沖可由分頻電路得到，詳見2）8、鬧時電路 時鐘在指定的時刻驅(qū)動音響電路鬧時，本方案設定鬧時時間為8時00分，持續(xù)時間為一分鐘，若不斷開鬧時開關，則五分鐘后繼續(xù)鬧時，同樣持續(xù)一分鐘。所以可采用與非門、或非門、非門等門電路

14、組成鬧時控制電路，由計數(shù)單元的數(shù)據(jù)輸出端的高低電平控制鬧時與否，然后再接音響電路，從而實現(xiàn)鬧時功能。具體方案為：當時分位=0000，時個位=0001，分個位=0000或者0101時可驅(qū)動音響電路進行鬧時。這里我們用到74ls10（三輸入與非門）、74ls00（與非門）、74ls04（非門）、74ls02（或非門）。具體電路圖如下： 時十位Q0時十位Q1時個位Q3時個位Q0分個位Q0分個位Q1分個位Q2分個位Q3分個位Q0分個位Q2分個位Q1分個位Q3 圖 8-1 鬧時電路9、整體電路圖 圖 9-1 設計方案整體電路10、使用元件 （1）設計所需元件： 555定時器-3個 74ls160（同步十

15、進制計數(shù)器）-6個 74ls48（BCD七段顯示譯碼器）-6個 74ls74（雙D觸發(fā)器）-1個 74ls10（三輸入與非門）-1個 74ls30（八輸入與非門）-1個 74ls00（二輸入與非門）-8個 74ls04（非門）-1個 74ls02（二輸入或非門）-2個 七段陰極數(shù)碼管-6個 電阻1K-5個 3K-3個 20-1個 47K-2個 20K-2個 4.7K-2個 100-2個 200-4個 電容0.01uf-6個 0.1uf-1個 10uf-2個 蜂鳴器-1個 萬用表一個 電路板2塊 導線若干 焊錫若干（2）工具 鑷子、鉗子、電烙鐵各一個。 (3）各芯片管腳圖及功能表 1、555定時

16、器的內(nèi)部結(jié)構(gòu)如圖（a）所示。它由分壓器、兩個電壓比較器、基本RS觸發(fā)器、晶體管及緩沖器組成。 1腳是接地端GND，2腳是低電平觸發(fā)端，3腳是輸出端OUT,四腳是復位端FT，5腳是電壓控制端，6腳是高電平觸發(fā)端，7腳是放電端，8腳是電源端VCC。 555定時器功能見表1，其中4腳為復位端，當RD為低電平時，不管其他輸入端的狀態(tài)如何，輸出UO為低電平。只有當RD接高電平時，輸出的狀態(tài)將由2腳低電平觸發(fā)端和6腳高電平觸發(fā)端電壓的大小來決定，因此，在正常工作時，應將4腳接高電平。 當ui1<(2/3)VCC,ui2<(1/3)VCC時，放電晶體管VT截止，輸出端仍為高電平。 當ui1>

17、;(2/3)VCC,ui2>(1/3)VCC時，放電晶體管VT導通，輸出端UO為低電平。 當ui1<(2/3)VCC,ui2>(1/3)VCC時，電路亦保持原來狀態(tài)不變。如果在電壓控制端施加一個外加電壓，比較器的參考電壓將發(fā)生變化，電路相應的閾值、觸發(fā)電平也將隨之變化，進而影響電路的工作狀態(tài)。 圖10-3-1（b）邏輯符號圖10-3-1（a） 555定時器內(nèi)部結(jié)構(gòu) 表2 555定時器功能表輸入輸出高電平觸發(fā)端Ui1低電平觸發(fā)端Ui2復位端RD輸出Uo晶體管VT的狀態(tài)XX00導通< (2/3) VCC< (1/3) VCC11截止>(2/3)VCC>(1

18、/3)VCC10導通<(2/3)VCC>(1/3)VCC1不變不變2、同步十進制計數(shù)器74ls160功能表及引腳圖。74ls160 圖10-3-2 74ls160引腳圖 表3 74LS160功能表輸    入輸    出CPEPETQ××0××全“L”01××預置數(shù)據(jù)1111計數(shù)×110×保持×11×0保持 3、BCD七段顯示譯碼器74ls48功能表及管腳圖。 圖10-3-3 74ls48管腳圖表4 74ls48功能表 11

19、、電路調(diào)試方法及結(jié)果說明 整體電路分為計時模塊，脈沖發(fā)生模塊，校時模塊，報時及音響模塊，鬧時模塊。調(diào)試時分模塊在數(shù)字電路試驗箱上進行調(diào)試，逐個檢查各模塊的功能及解決出現(xiàn)的問題。 計時模塊調(diào)試時，為秒個位計時單元加秒脈沖，觀察計數(shù)器是否按要求工作。 脈沖發(fā)生模塊調(diào)試時將脈沖輸出端接示波器，觀察波形周期是否為所需周期。 校時電路調(diào)試時，須將校時控制部分與計時單元放在一起調(diào)試，加上2HZ校時脈沖，觀察各校時開關閉合時，時鐘是否正確校時。 報時及音響電路的調(diào)試也與計時部分和校時部分一起調(diào)試，利用校時電路將計時器的輸出設定為接近整點的時間，然后觀察整點時，報時電路是否正常工作。 鬧時電路的調(diào)試方法同校時電路。二、課程設計工作記錄：(1)設計步驟與時間安排2010年6月12日到2010年6月18日開始設計電路，先是在圖書館、網(wǎng)上查找各種資料為設計電路做準備，接著設計電路并用仿真軟件對設計方案進行可行性驗證。2010年6月21日開始學習焊接知識，練習一些簡單的電路，從而掌握這門技術。2010年6月22日到2010年6月25日開始焊接電路,按電路原理圖分級安裝連接；并且在每焊接一部時進行檢驗是否虛焊漏焊。(2)調(diào)試步驟與時間安排2010年6月26日到2010年6月27日進行調(diào)試1