數(shù)字電路復習指導(有答案)

1、第一章 邏輯代數(shù)基礎一、本章知識點1 數(shù)制及不同數(shù)制間的轉換 熟練掌握各種不同數(shù)制之間的互相轉換。2 碼制 定義、碼的表示方法BCD碼的定義，常用BCD碼特點及表示十進制數(shù)的方法。3 原碼、反碼、補碼的表示方法正數(shù)及負數(shù)的原碼、反碼、補碼。4 邏輯代數(shù)的基本公式和常用公式掌握邏輯代數(shù)的基本公式和常用公式。5 邏輯代數(shù)的三個基本定理定義，應用6邏輯函數(shù)的表示方法及相互轉換7邏輯函數(shù)最小項之和的標準形式8邏輯函數(shù)的化簡公式法化簡邏輯函數(shù)卡諾圖法化簡邏輯函數(shù)的基本原理及化簡方法二、例題1.1 數(shù)制轉換1. (46.125)10= ( 101110.001 )2 =( 56.1 )8=( 2E.2 )

2、162. (13.A)16=( 00010011.1010 )2=( 19.625 )10 3. (10011.1)2=( 23.4 )8=( 19.5 )101.2 寫出下列數(shù)的八位二進制數(shù)的原碼、反碼、補碼原碼，就是用最高位表示數(shù)符(0表示正數(shù)、1表示負數(shù))。正數(shù)，原碼=反碼=補碼；負數(shù)，反碼：除符號位以外，對原碼逐位取反；補碼：反碼+11.（-35）10= (10100011 )原碼= (11011100)反碼=(11011101)補碼2. (+35)10 = (00100011 )原碼= (00100011)反碼=(00100011)補碼 3. (-110101)2 = (101101

3、01 )原碼= (11001010)反碼=(11001011)補碼 4. (+110101)2 = (00110101 )原碼= (00110101)反碼=(00110101)補碼 5. (-17)8=(10001111 )原碼= (11110000)反碼=(11110001)補碼1.3. 將下列三位BCD碼轉換為十進制數(shù)根據(jù)BCD碼的編碼規(guī)則，四位一組展成對應的十進制數(shù)。1. 余3碼 = （263）10 2. 8421碼= （596）101.4 分別求下列函數(shù)的對偶式Y和反函數(shù)1. 2. 1.5 求下列函數(shù)的與非-與非式。1. 1.6 將下列函數(shù)展成最小項之和的標準形式1. Y= 2. 1.

4、7 用公式法化簡下列函數(shù)1. 2. 1.8 用卡諾圖化簡下列邏輯函數(shù)1. 2. 3. 第二章 門電路一、本章重點1各類門電路的符號及功能；2TTL電路的外特性及其應用3CMOS電路的外特性及其應用二、本章知識點 (一) 基本概念1、熟記各種功能門電路的邏輯符號。2、熟記TTL、CMOS門的主要電氣參數(shù)（高低電平的典型值、轉折電壓值）。3、正確理解噪聲容限的概念。4、正確理解哪些TTL門電路可以將輸出端并聯(lián)使用。5、正確理解門電路多余輸入端的處理方法（應該接什么邏輯電平）。6、熟練掌握TTL門電路輸入端的負載特性，開門電阻值、關門電阻值，會判斷輸入端在接不同負載電阻時所對應的相應邏輯值。7、熟練

5、掌握TTL門電路的輸入端電壓電流關系特性（在輸入高、低電平時相應的電流方向及大?。?。8、熟練掌握TTL門電路的輸出端電壓電流關系特性（在輸出高、低電平時相應的電流方向及大?。?、會判斷負邏輯的門電路轉換成正邏輯時門電路新的邏輯功能。10、會比較TTL電路系列產(chǎn)品（74、74H、74S、74LS）的性能（工作速度、功耗）。11、熟記集電極開路門、三態(tài)門、CMOS傳輸門的功能及邏輯符號。12、正確理解集電極開路的門電路（OC門）使用時時需要外接電源和限流電阻，輸出端能并聯(lián)使用實現(xiàn)“線與”的工作特點。13、會根據(jù)使能端邏輯值判斷三態(tài)門的工作狀態(tài)，會根據(jù)控制端邏輯值判斷CMOS傳輸門的工作狀態(tài)。14

6、、正確理解CMOS傳輸門輸入、輸出端可以互換使用、實現(xiàn)數(shù)據(jù)雙向傳輸?shù)奶攸c；CMOS傳輸門又稱為電子模擬開關，可用來傳輸連續(xù)變化的模擬電壓信號，正確理解其電路的基本組成。 (二) 簡要分析熟練掌握各種功能門電路的邏輯功能。熟練掌握TTL門電路輸入端的負載特性、輸入/輸出端的電壓電流關系特性，會判斷各種情況下輸入端的邏輯值。熟練掌握集電極開路門的線與結構、三態(tài)門工作狀態(tài)的判斷、CMOS傳輸門工作狀態(tài)的判斷。在掌握以上知識點的前提下，具備以下分析能力：1、根據(jù)各種門電路的給定接法，寫出相應的輸出邏輯表達式。2、根據(jù)各種門電路的給定接法，求出相應的輸出邏輯值。3、根據(jù)各種門電路的給定接法、及輸入波形，

7、畫出相應的輸出波形。4、分析給定的各種門電路的接法，指出電路中存在的問題并改正。三、例題1指出下圖中由TTL門電路組成的邏輯電路的輸出是什么（高電平、低電平、高阻）？解：Y1= 低電平 Y2= 高電平 Y3= 高阻 Y4= 高電平 2. 已知圖示TTL門電路的輸入端波形，試分別畫出Y1、Y2、Y3、Y4的輸出波形。解：波形如圖所示3下圖電路均由TTL門組成，RON=2K，ROFF=0.7K，試分別寫出輸出函數(shù)的表達式。解： 4已知CMOS邏輯電路如圖所示，試寫出輸出邏輯函數(shù)Y1、Y2的表達式。解： 5TTL門電路如圖所示。（1）圖中多余輸入端B應接 。（2）為使圖中電路F1=f(A,C)正常工

8、作，該電路是否還有錯誤？為什么？如有錯誤，請改正。在上述（1）、（2）問題解決后：（3）如A=1、C=0，1門輸出Y ，F(xiàn)1= ； 如A=1、C=1，1門輸出Y ，F(xiàn)1= ；解：（1）圖中多余輸入端B應接 低電平 。（2）或非門輸入端通過10K電阻接地，相當于常接高電平，封鎖了或非門，使它出低電平，與A、C無關了。因此，為使圖中電路F1=f(A,C)正常工作，該電路確實有錯誤。改正：把10K電阻改換為小于700的電阻即可。（3）如A=1、C=0，1門輸出Y 0 ，F(xiàn)1= 1 ； 如A=1、C=1，1門輸出Y 高阻 ，F(xiàn)1= 0 ；6已知邏輯電路如圖所示，試分別寫出Y1、Y2、Y3、Y4的輸出邏

9、輯值。解： 高阻第三章 組合邏輯電路一、本章知識點(一)概念1.組合電路：電路在任一時刻輸出僅取決于該時刻的輸入，而與電路原來的狀態(tài)無關。電路結構特點：只有門電路，不含存儲（記憶）單元。2.編碼器的邏輯功能：把輸入的每一個高、低電平信號編成一個對應的二進制代碼。優(yōu)先編碼器：幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權最高的一個進行編碼。3.譯碼器的邏輯功能：輸入二進制代碼，輸出高、低電平信號。顯示譯碼器：半導體數(shù)碼管(LED數(shù)碼管)、 液晶顯示器(LCD)4.數(shù)據(jù)選擇器：從一組輸入數(shù)據(jù)中選出某一個輸出的電路，也稱為多路開關。5.加法器半加器：不考慮來自低位的進位的兩個1位二進制數(shù)相加的電路。全加器：

10、帶低位進位的兩個 1 位二進制數(shù)相加的電路。超前進位加法器與串行進位加法器相比雖然電路比較復雜，但其速度快。6.數(shù)值比較器：比較兩個數(shù)字大小的各種邏輯電路。7.組合邏輯電路中的競爭一冒險現(xiàn)象競爭：門電路兩個輸入信號同時向相反跳變(一個從1變0，另一個從0變1)的現(xiàn)象。競爭-冒險：由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象。消除競爭一冒險現(xiàn)象的方法：接入濾波電容、引入選通脈沖、修改邏輯設計(二)組合邏輯電路的分析方法分析步驟：1.由圖寫出邏輯函數(shù)式，并作適當化簡；注意：寫邏輯函數(shù)式時從輸入到輸出逐級寫出。2.由函數(shù)式列出真值表；3.根據(jù)真值表說明電路功能。(三)組合邏輯電路的設計方法設計步驟：

11、1.邏輯抽象：設計要求-文字描述的具有一定因果關系的事件。邏輯要求-真值表(1) 設定變量-根據(jù)因果關系確定輸入、輸出變量；(2)狀態(tài)賦值：定義邏輯狀態(tài)的含意 輸入、輸出變量的兩種不同狀態(tài)分別用0、1代表。(3)列出真值表2.由真值表寫出邏輯函數(shù)式 真值表函數(shù)式，有時可省略。3.選定器件的類型可選用小規(guī)模門電路，中規(guī)模常用組合邏輯器件或可編程邏輯器件。4.函數(shù)化簡或變換式(1)用門電路進行設計：從真值表-卡諾圖/公式法化簡。(2)用中規(guī)模常用組合電路設計：把函數(shù)式變換為與所用器件函數(shù)式相似的形式。(3)使用存儲器、可編程邏輯器件設計組合電路5.畫出邏輯圖原理性設計(邏輯設計)完成。(四)常用組

12、合邏輯電路的功能編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器(五)用常用中規(guī)模集成組合邏輯器件計組合電路1.用譯碼器器設計組合電路方法：(1)選擇集成二進制譯碼器；(2)寫函數(shù)的標準與非-與非式；(3)確認變量和輸入關系；(4)畫連線圖。2.用數(shù)據(jù)選擇器設計組合電路方法：(1)寫出函數(shù)的標準與或式和數(shù)據(jù)選擇器表達式；(2)對照比較確定輸入變量和地址碼的對應關系；輸入變量可能是變量(原變量或反變量)，也可能是常量(0或1)。(3)畫連線圖。3.用加法器設計組合電路-用在加（減）某一常數(shù)的場合二、例題1.組合電路如圖所示，分析該電路的邏輯功能。解： 真值表A B CL0 0 00 0 10 1

13、00 1 11 0 01 0 11 1 01 1 101111110(1)由邏輯圖逐級寫出邏輯表達式 (2)化簡與變換(3)由表達式列出真值表(4)分析邏輯功能 由真值表可知，當A、B、C三個變量不一致時，電路輸出為“1”，所以這個電路稱為“不一致電路”。2.由3線-8線譯碼74LS138（輸出低電平有效）和4選1數(shù)據(jù)選擇器（74LS153）組成如圖所示的電路，B1、B2和C1、C2為二組二進制數(shù)，試列出真值表，并說明功能。解： 輸出表達式： 真值表 功能說明：由地址碼C2C1選擇B2B1的最小項的反變量輸出3.設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則

14、視為故障狀態(tài)，發(fā)出報警信號，提醒有關人員修理。要求：（1）用門電路實現(xiàn)（2）用3-8線譯碼器實現(xiàn)（3）用4選1數(shù)據(jù)選擇器實現(xiàn)。解：(1)用門電路實現(xiàn)邏輯抽象輸入變量：R、A、G，紅、黃、綠燈；燈亮為1，不亮為0。輸出變量：Z-故障信號，正常工作Z為0，發(fā)生故障Z為1。真值表R A GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010111列出真值表寫出函數(shù)式并化簡經(jīng)卡諾圖化簡得：畫出電路圖(2)用3-8線譯碼器實現(xiàn)標準與或式 化成與非-與非式 設R=A2、A=A1、G=A0 則畫連線圖(3)用4選1數(shù)據(jù)選擇器實現(xiàn)標準與或式 S =1時 4選1 確定輸入

15、變量和地址碼的對應關系令A =A1，G = A0 則： 畫連線圖4.分別用74LS153(4選1數(shù)據(jù)選擇器)和74LS152(8選1)實現(xiàn)函數(shù)F=AB+BC+AC。解：(1)用4選1數(shù)據(jù)選擇器來設計 標準與或式 數(shù)據(jù)選擇器 確定輸入變量和地址碼的對應關系令 A1 = A, A0 = B 則D0 = 0 D1 =D2 = C D3 = 1 畫連線圖(2)用8選1數(shù)據(jù)選擇器來實現(xiàn)標準與或式8選1數(shù)據(jù)選擇器：確定輸入變量和地址碼的對應關系令A=A2，B=A1，C=A0 D3=D5=D6=D7=1D0=D1=D2=D4=0 畫圖第四章 觸發(fā)器一、本章知識點1、 掌握觸發(fā)器的邏輯功能（其中JK觸發(fā)器邏輯

16、功能最強）2、 掌握觸發(fā)器的特性方程3、 觸發(fā)器的相互轉換方法（JK、D轉換成其它類型觸發(fā)器）4、 掌握JK、D觸發(fā)器的動作特點（主從、邊沿、維持阻塞觸發(fā)器）5、掌握由JK、D觸發(fā)器等構成的電路分析及工作波形繪制二、練習題舉例分析：1、JK觸發(fā)器的觸發(fā)信號和輸入信號如圖所示。試畫出Q1端的輸出波形。（所有觸發(fā)器的初態(tài)為0）解：2、用主從的D觸發(fā)器和邊沿觸發(fā)的JK觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號和輸入信號，試畫出Q1、Q2的輸出波形。（所有觸發(fā)器的初態(tài)為0）第五章 時序邏輯電路一、本章知識點1、 時序邏輯電路通常由組合電路和存儲電路兩部分組成，而存儲電路是必不可少的。2、 時序邏輯電路邏輯

17、功能特點：任一時刻的輸出信號不僅取決于當時的輸入信號，且取決于電路原來的狀態(tài)。3、 米利、穆爾型（Mealy Moore）時序邏輯電路的概念。4、 熟練掌握根據(jù)單片集成計數(shù)器的功能表構成N進制計數(shù)器的方法(置0法、置數(shù)法、74LS160、74LS161、74LS162，注意同步、異步的區(qū)別)5、 熟練掌握用JK、D觸發(fā)器構成的同步時序邏輯電路的分析方法6、 熟練掌握用JK、D觸發(fā)器設計同步計數(shù)器的方法二、練習題舉例（一）分析：1、分別用置數(shù)法和置0法將十進制計數(shù)器74LS160接成九進制計數(shù)器。解：置數(shù)法 置0法2、由4位同步二進制計數(shù)器74LS162組成的可變進制計數(shù)器如圖所示。試分析當控制

18、變量A為1和0時電路各為幾進制計數(shù)器，并畫出狀態(tài)轉換圖。A=1時，電路為十四進制計數(shù)器；A=0時，電路為十進制計數(shù)器A=1時, 狀態(tài)轉換圖A=0時,狀態(tài)轉換圖3、分析圖示的時序電路，寫出驅動方程、輸出方程、狀態(tài)方程，畫出電路的狀態(tài)圖，檢查電路能否自啟動，說明電路的功能。解：驅動方程： 輸出方程：狀態(tài)方程：自行計算狀態(tài)表；電路的狀態(tài)圖：A=0時作二進制加法計數(shù)，A=1時作二進制減法計數(shù)。電路能自啟動。4、用JK觸發(fā)器按8421碼設計一個同步六進制加法計數(shù)器，以000為起始狀態(tài)編碼。（思考：按8421碼設計一個同步六進制減法計數(shù)器，或設計一個同步循環(huán)碼八進制計數(shù)器，其狀態(tài)S0、S1、S2、S3、S

19、4、S5、S6、S7的編碼分別為000、001、011、010、110、111、101、100。）（可參考P277 例）解：自行畫出原始狀態(tài)圖、狀態(tài)圖得狀態(tài)轉換卡諾圖卡諾圖分解，并化簡得到電路的狀態(tài)方程：輸出方程為：3）將狀態(tài)方程變換為JK觸發(fā)器特性方程的標準形式：4）將上式與JK觸發(fā)器的特性方程對照，則各個觸發(fā)器的驅動方程為： 電路圖略第六章 脈沖波形的產(chǎn)生和整形一、本章知識點1、用CMOS門構成的施密特電路的分析與計算。2、微分型和積分型二種單穩(wěn)態(tài)電路的比較，前者波形好但抗干擾差，后者波形差但抗干擾好。3、晶體振蕩器的振蕩頻率等于晶體的固有頻率。4、占空比的定義。5、用施密特電路構成的多諧

20、振蕩器的分析。6、555定時器構成的施密特電路的分析與計算。7、555定時器構成的單穩(wěn)態(tài)電路的分析與計算。8、555定時器構成的多諧振蕩器的分析與計算。二、例題1、在施密特電路，單穩(wěn)態(tài)電路和多諧振蕩器三種電路中，沒有穩(wěn)態(tài)的電路是 ，有一個穩(wěn)態(tài)的電路是 ，有二個穩(wěn)態(tài)的電路是 ，工作過程中不需要外觸發(fā)信號的電路是 。解：依次為：多諧振蕩器，單穩(wěn)態(tài)電路，施密特電路及多諧振蕩器。2、某多諧振蕩器輸出信號頻率為1KHZ，已知q=0.4，求輸出信號低電平的寬度。解：3、圖示施密特電路中，已知R1=10K，R2=20K，G1和G2是CMOS反相器，VDD=10V。求：（1）VT+、VT-及VT（2）畫出V0

21、波形解：VT=5V4、下圖是延遲報警器。當開關S斷開后，經(jīng)一定的延遲時間后揚聲器發(fā)聲。試求延遲時間的具體數(shù)值和揚聲器發(fā)出聲音的頻率。圖中G1是CMOS反相器，輸出的高、低電平分別為12V和0V。解：左邊定時器接成了施密特電路，右邊定時器接成了振蕩器。當開關斷開后電容C充電，充至時反相器G1輸出高電平，振蕩器開始振蕩。故延遲時間為揚聲器發(fā)出聲音頻率為：注：該題有如下幾種演變情況，請思考如何分析。1、左邊定時器接成單穩(wěn)態(tài)電路，右邊不變。2、左邊定時器接成低頻振蕩器，右邊定時器接成高頻振蕩器。第七章 半導體存儲器1、存儲器的分類及每種類型的特點 掩模ROM：信息出廠時已固化在里面,用戶無法更改。 R

22、OM PROM：信息由用戶寫入，只能寫一次，不能改寫。存儲器 EPROM：信息由用戶寫入，可用光擦除后重寫。Flash Memory：同E2PROM E2PROM：信息由用戶寫入，可用電擦除后重寫。 RAM SRAM：靠觸發(fā)器存儲信息，不需刷新。 DRAM：利用MOS管柵電容存儲信息，需要刷新。2、掌握存儲器電路的結構框圖，對框內具體情況有一個大概的了解3、了解存儲器相關名詞術語，如地址數(shù)、字數(shù)、字長、數(shù)據(jù)線及容量等4、掌握存儲器容量擴展方法。5、掌握用ROM構成組合邏輯函數(shù)的方法及ROM構成的組合電路的分析。二、例題1、已知某存儲器標有1K×4字樣，回答下列問題：（1）該存儲器有幾

23、條地址線？10條地址線。（2）該存儲器能存儲多少個字？1024個字。（3）每個字長是幾位？4位（4）該存儲器有幾條數(shù)據(jù)線？4條（5）該存儲器的容量是多少位？4096位2、ROM由哪幾部分組成？各部分的作用是什么？答：ROM由地址譯碼器、存儲矩陣及輸出緩沖器三部分組成。地址譯碼器的作用是將輸入地址碼譯成相應的控制信號，該控制信號從存儲矩陣中把對應單元的信息送到輸出。存儲矩陣的作用是存儲二進制信息。輸出緩沖器作用有二個。一是提高負載能力，二是實現(xiàn)對輸出的三態(tài)控制。3、在PROM、EPROM、E2PROM及Flash Memory四種存儲器中，可用光改寫的是哪種？答：是EPROM4、哪些類型的ROM

24、可用來設計組合電路？組合電路的輸入變量及輸出變量如何安排？答：EPROM、E2PROM及Flash Memory都可以用來設計組合電路。輸出變量安排在ROM的地址端，輸出變量安排在數(shù)據(jù)端。5、根據(jù)存儲數(shù)據(jù)原理的不同，RAM可分為哪幾種？它們存儲數(shù)據(jù)的原理分別是什么？答：可分為靜態(tài)RAM和動態(tài)RAM兩種。靜態(tài)RAM靠觸發(fā)器存儲數(shù)據(jù)。動態(tài)RAM是利用MOS管柵極電容存儲電荷的原理制成的。6、試用4片2114和譯碼器組成4K×4的RAM，其中2114是1K×4的RAM。7、圖示電路是用ROM組成的邏輯電路，分析其功能。A B CS Z0 0 00 0 10 1 00 1 11 0

25、 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1解： S=m1+m2+m4+m7Z=m3+m5+m6+m7該電路是全加器第八章 可編程邏輯器件一、本章知識點PLD，PAL，GAL，F(xiàn)PGA，CPLD（P445下）的中文含義是什么。 PAL編程的組合電路、時序電路分析 用PAL設計組合電路、時序電路二、例題1分析下圖由PAL構成的組合邏輯電路，輸入A1,A0; B1,B0;輸出Y3,Y2,Y1,Y0; 試分析電路,畫出真值表，總結電路功能。自行計算真值表；功能：分析下圖由PAL構成的時序邏輯電路，寫出電路的驅動方程、狀態(tài)方程，畫出電路的（Q3Q2Q1）狀態(tài)轉換圖。自行計算狀態(tài)表。狀態(tài)圖見下 功能: M=0六進制計數(shù)器; M=1三進制計數(shù)器用圖示PAL設計下列邏輯