嵌入式最小系統(tǒng)設(shè)計方案

1、S3C2410最小系統(tǒng)設(shè)計姓名：班級：0學號： 課程：AS3C2410最小系統(tǒng)設(shè)計【摘要】介紹了以嵌入式芯片 S3C2410為核心的最小嵌入式系統(tǒng)構(gòu)建方法，給出了 S3C2410的電源電路、晶振電路、復位電路等硬件組成，還介紹了自制的小型LCD程序設(shè)計?！綼bstract A method of building minimum embedded system based on S3C2410 is introduced, and power supply circuits, crystals circuit s and the reset circuits hardware composit

2、ion, also introduced homemade small TFT-LCD programming 。一、基于 S3C2410的TFT-LCD 小應(yīng)用系統(tǒng)設(shè)計1. S3C2410的基本電路設(shè)計1.1電源電路設(shè)計M12引腳RTCVDD是RTC模塊的1.8V電壓，用電池VDDOP引腳是I/O 端口 3.3V 電壓；I/O端口電壓；還有一系列VSS引腳需要接到電源地上。S3C2410工作時內(nèi)核需要 1.8V電壓，I/O端口和外設(shè)需要 3.3V電壓。 VDDi/VDDiarm 引腳是供S3C2410內(nèi)核的1.8V電壓；VDDalive引腳是功能復位 和端口狀態(tài)寄存器電壓。供電保證系統(tǒng)掉電后

3、保持實時時鐘。VDDMOP引腳是存儲器電源電路圖如下：VDD5VVout-C1GND1»+C2100P4圖.5V轉(zhuǎn)到3.3V圖.3.3V轉(zhuǎn)到1.8V1.2晶振電路設(shè)計S3C2410內(nèi)部有時鐘管理模塊，有2個鎖相環(huán)，其中MPLL能夠產(chǎn)生CPU主頻FCLK、AHB總線外設(shè)時鐘 PCLK; UPLL產(chǎn)生USB模塊時鐘。0M3、0M2 都接地時，主時鐘源和USB模塊時鐘源都由外接晶振產(chǎn)生。在XTIpll和XTOpll 之間連接主晶振，可以選擇12MHz晶振，通過內(nèi)部寄存器的設(shè)置產(chǎn)生不同頻率的FCLK、HCLK和PCLK ;在XTIrtc和XTOrtc上需要接32.768kHz的晶振供RTC模

4、塊使用，同時在MPLLCAP和UPLLCAP也要外接5pF的環(huán)路濾波電容。 晶振電路圖如下：15pFC2R1IMXTIpllXTOpll15pF15pFI丄嚴 C4 32.768_XTOrtc一1.3復位電路設(shè)計S3C2410的J12引腳為nreset復位引腳，nreset上給4個FLCK時間的低 電平后就可以復位，可設(shè)計如下圖所示的復位電路，該復位電路的工作原理為： 在系統(tǒng)上電時，通過電阻R108向電容C162充電，當C162兩端的電壓未達到高 電平的門限電壓時，reset端輸出為高電平，系統(tǒng)處于復位狀態(tài)；當 C162兩端的 電壓達到高電平的門限電壓時，reset輸出端為低電平，系統(tǒng)進入正常

5、工作狀態(tài)。 當用戶按下reset時，C162兩端的電荷被泄掉，reset輸出端為高電平，系統(tǒng)進入 復位狀態(tài)。再重復以上的充電過程，系統(tǒng)進入正常工作狀態(tài)。VDD53V1EIKE3D2 IN414CF-4FL34*T*_E>b74FCMSC102iquf/iEv1.4 JTAG調(diào)試接口設(shè)計在JTAG調(diào)試中，利用邊界掃描鏈可以實現(xiàn)對芯片的輸入 /輸出進行觀察和 控制，掃描鏈的控制是通過TAP控制器完成的。TAP總共有5個信號接口 TCK、 TMS、TDI、TDO和TRST。其中前4個是輸入信號接口，最后1個是輸出信號 接口。2. TFT-LCD驅(qū)區(qū)動電路設(shè)計TFT-LCD驅(qū)動電路的主體部分由多

6、路電壓源、能夠給出正確數(shù)字邏輯信號 的電路以及為了看到顯示畫面而設(shè)計的背光驅(qū)動電路構(gòu)成，另外，不同的液晶顯示器因為內(nèi)部電路的差別還需要一些不同的外圍附屬電路。圖1系統(tǒng)結(jié)構(gòu)框圖1巧也燈：2.1多路電壓產(chǎn)生電路由于液晶屏內(nèi)集成有數(shù)字電路和模擬電路， 需要外部提供數(shù)字電壓和模擬電 壓。另外，為了完成數(shù)據(jù)掃描，需要 TFT輪流開啟/關(guān)閉。當TFT開啟時，數(shù)據(jù) 通過源極驅(qū)動器加載到顯示電極，顯示電極和公共電極間的電壓差再作用于液晶 實現(xiàn)顯示，因此需要控制TFT的開啟電壓VON關(guān)閉電壓VOFF以及加到公共電 極上的電壓VCOM本系統(tǒng)通過DC-DC變換器，用數(shù)字電壓產(chǎn)生多路電壓，即模擬電壓、 柵極開啟電壓和

7、柵極關(guān)斷電壓。本文采用 MAX177眇生模擬電壓AVDD柵極開 啟電壓VON及柵極關(guān)斷電壓VOFF如圖2所示。MAX177內(nèi)部集成有3個DC-DC 變換器，可以為小型 TFT液晶屏提供高效的調(diào)節(jié)電壓。公共電壓（VCOM由圖3 所示的電路產(chǎn)生，其中AD8541是帶寬為1MHz滿幅度輸出的低功耗運算放大器。圖2 DC/DC變換電路all2 r f$tv *tfiri r圖3 VCOM產(chǎn)生電路2.2背光驅(qū)動電路為了能夠看到液晶屏上顯示的畫面，必須為液晶屏提供背光源。LTS350Q1-PE內(nèi)部采用的是LED背光方式，為此選擇了專用的 LED驅(qū)動芯片 MP1521具體電路如圖4所示。MP152侑3組獨立

8、的電流反饋回路，可同時驅(qū) 動3組并聯(lián)的LED現(xiàn)將3個反饋回路短接，用于驅(qū)動6個白色LED背光燈，可 以提供更大的驅(qū)動電流，電路設(shè)計有過流保護功能。圖5中R206為反饋電阻，用于采樣輸出電流。顯示屏的亮度可通過 MP1521第5引腳上的電壓來調(diào)節(jié)，為 了提高應(yīng)用的靈活性，本設(shè)計將該引腳接為固定電平。為了節(jié)省功耗，電路接有 使能控制LCD PWREF高電平時電路工作；低電平時電路關(guān)斷，以便節(jié)省功耗。JL»2LfcD Do erjz的乍斗I *:CD PT FNlJC55r二皿*1聾& mM Ir r - ii pjoj MtKUZE圖4 LED背光驅(qū)動電路2.3灰度電壓產(chǎn)生電路源

9、極驅(qū)動器根據(jù)數(shù)據(jù)信號的大小選擇加到每個點的電壓。 因為加到源極驅(qū)動 器的數(shù)據(jù)為18bit，其中RG盼量各為6bit，因而每個點可以有64種灰度的變 化。由于集成度的限制，灰度參考電壓電路需要由外部給出。二、S3C2410 LCD控制器的設(shè)置方法S3C2410LCDS制器用來傳輸圖像數(shù)據(jù)并產(chǎn)生相應(yīng)的控制信號，該控制器由 REGBAN控制寄存器組）、LCDCDMA（用 DMA） VIDPCS視頻信號處理單元）、 LPC3600和TIMEGEN時序信號產(chǎn)生單元）組成。其中REGBAN包含17個可編程寄 存器和幾個256X 16的調(diào)色板存儲器，用來配置LCD控制器，并設(shè)置相應(yīng)的參數(shù)； 而LCDCDM提

10、供了視頻信號的快速傳輸通道，自動通過系統(tǒng)總線從系統(tǒng)幀緩存中 取出視頻數(shù)據(jù)，并傳輸?shù)揭曨l信號處理單元；VIDPCS將專用DMA中取出的信號進行整形并提高驅(qū)動能力等處理后，輸出到外部數(shù)據(jù)端口VD23:0; TIMEGEN和LPC3600負責產(chǎn)生LCD屏所需要的控制時序。S3C2410 LCD空制器可以產(chǎn)生的用于控制 TFT-LCD的時序信號主要包括VCLK像點時鐘）、VDEN數(shù)據(jù)有效信號）、VSYNC垂直同步信號）、HSYNC水平同 步信號）、LEND行結(jié)束信號）及LCD_PWRE液晶屏使能信號）。VCLK言號是LCD 控制器和LCD驅(qū)動器的像素時鐘信號，LCD控制器在VCLK言號的上升沿處將數(shù) 據(jù)送出，在VCLK言號的下降沿處被LCD控制器采樣；VSYN（信號是垂直同步信 號（也稱幀同步信號），用來指示新的一幀圖像的開始；hsynCJ號是水平同步信 號（或行同步信號），用來給出新的一行掃描信號的開始；VDEN言號是數(shù)據(jù)使能信號；LEND信號是行掃描結(jié)束信號，LCD驅(qū)動器在每掃描一行像素后給出該信號； LCD_PWREN號用來控制LCD控制器的開或關(guān)，以便降低功耗，它需要 LCD控制 器硬件設(shè)計的支持。參考文獻：1 于明，范書瑞，曾祥燁