淺析控制LED大屏幕電路設(shè)計原理的分析

1、淺析控制LED大屏幕電路設(shè)計原理的分析在綜合分析LED大屏幕顯示系統(tǒng)設(shè)計中 控制電路的諸多設(shè)計方案的基礎(chǔ)上， 分別給出了 以單片機、可編程邏輯器件和嵌入式計算機技術(shù)為控制核心的不同設(shè)計方案的實現(xiàn)方法，對這幾種方案的特點進行了比較，并介紹了應(yīng)用情況。LED點陣是公共信息的一種重要顯示終端，其中大屏幕LED點陣顯示屏在許多場合得以應(yīng)用。大 屏幕顯示技術(shù)比中小 屏幕顯示難度更大，因為其 屏幕大，LED點數(shù)多， 而又要在 極短時間內(nèi)刷新每個點，這就要求其掃描速率必須非常高，此外，大屏幕作為信息發(fā)布的重要媒介，對其穩(wěn)定性、可靠性以及可擴展性要求都很高，只有設(shè)計合理的 控制電路才能滿足上述要求。本文著重討

2、論LED大屏幕設(shè)計中控制電路的幾種設(shè)計方法，針對不同的設(shè)計要求 給出了不同的解決方案。1 LED大屏幕系統(tǒng)的工作原理典型的LED大屏幕顯示系統(tǒng)主要由信號 控制系統(tǒng)、掃描和驅(qū)動電路以及 LED陣列組成， 系統(tǒng)結(jié)構(gòu)如圖1所示。目前大多數(shù)LED顯示屏的屏幕設(shè)計采用的是模塊化的結(jié)構(gòu)， 它的基本 單元是LED顯示單元模塊，屏幕大小和形狀可靈活改變，顯示屏的安裝和維護也十分方便。信號控制電路打描控制電路=1驅(qū)動控制電將圖1系統(tǒng)原理框圖信號控制系統(tǒng)是微機系統(tǒng)、單片機系統(tǒng)、微機z單片機主從控制系統(tǒng)、可編程邏輯器件控制系統(tǒng)、紅外遙控系統(tǒng)、傳呼接收與控制系統(tǒng)等等。信號控制系統(tǒng)的任務(wù)是生成或接收LED顯示所需的數(shù)字

3、信號，并控制整個LED顯示系統(tǒng)的各個部件按一定的分工和時序協(xié)調(diào)工 作。行驅(qū)動電路多為三極管陣列，給LED提供大電流。列驅(qū)動由串入并出移位寄存器和鎖存器（或帶鎖存功能的移位寄存器）構(gòu)成。待顯示數(shù)據(jù)就緒后，控制系統(tǒng)首先將第一行數(shù)據(jù)送入移位寄存器并鎖存，然后由行掃描電路選通LED陣列的第一行，點亮一段時間后，再以同樣方法顯示后續(xù)行，直至完成一幀的 顯示內(nèi)容，如此循環(huán)往復(fù)。根據(jù)視覺暫留的原理，能夠?qū)崿F(xiàn)24f/s的顯示才能夠讓肉眼沒有明顯的停頓感，相當(dāng)于響應(yīng)時間要達到，40ms以下。當(dāng)LED顯示屏面積很大時，傳輸?shù)臄?shù)據(jù)量也非常大，從而增加了顯示系統(tǒng)的響應(yīng)時間引起閃爍，為提高視覺效果，可以分區(qū)并行顯示。在

4、高速動態(tài)顯示時，LED的發(fā)光亮度與掃描周期內(nèi)的發(fā)光時間成正比，所以通過調(diào)制LED的發(fā)光時間與掃描周期的比值 （即占空比）可以實現(xiàn)灰度顯示。2 LED大屏幕控制電路的設(shè)計控制電路的設(shè)計是大屏幕系統(tǒng)設(shè)計的核心，控制電路設(shè)計包括信號控制系統(tǒng)、掃描電路和驅(qū)動電路的設(shè)計，控制電路的設(shè)計一般由數(shù)據(jù)存儲器、數(shù)據(jù)緩存器、計數(shù)器、同步控制器 、讀寫控制器、主從控制器、地址控制器、幀存儲器、數(shù)據(jù)選擇器、灰度調(diào)制器、移位寄存器等構(gòu)成。目前來說，LED顯示屏控制電路設(shè)計廣泛采用兩類器件作為其控制核心來實現(xiàn)， 一類是單片機控制系統(tǒng)，另一類是可編程邏輯器件。2.1基于單片機的控制電路設(shè)計方案基于單片機的控制電路主要有兩種

5、方案，一種是一片單片機作為主控器件控制和協(xié)調(diào)大屏幕整個顯示系統(tǒng)的顯示，一種是多片單片機構(gòu)成多處理器，其中一片作為主CPU其它作為子CPU一起控制大屏幕的顯示。圖2是采用單片CPU設(shè)計的控制電路機構(gòu)示意圖，用89C52單片機作為控制核心。單片機接收從PC機或其他信息源發(fā)送來的顯示數(shù)據(jù)，存儲在Flash中，同時用RAM6264作為場顯示緩存區(qū)，以實現(xiàn)不同顯示播出方式。89C52控制切換開關(guān) C1,C3和C2,C4同時對幀存儲器A,B交替進行數(shù)據(jù)的讀寫操作， 將讀出的數(shù)據(jù)進行并行5串行轉(zhuǎn)換送給 顯示屏進行顯示刷新。其中，自動地址生成器由 4個計數(shù)器串聯(lián)構(gòu)成，并配以振蕩電路提供計數(shù)時鐘，對于一個 亦N

6、個像素的單色屏，當(dāng)刷新 頻率為60Hz時，計數(shù) 頻率為 亦NX 60Hz對于多灰度級 彩色大屏幕，數(shù)據(jù)送到顯示屏之前要進行灰度調(diào)制重現(xiàn)圖像的色彩，對數(shù)據(jù)的處理速度要求更高，采用單片機控制可能在速度上無法滿足要求。II數(shù)據(jù) 存儲器場顯小 餵沖器看門御電幣1 j,幀存儲器AC3|i地址LED器顯示屏趙址hk幀存儲器R圖2單片CPU控制電路結(jié)構(gòu)示意圖由于目前很多單片機的I/O 口具備了 15mA以上的驅(qū)動能力且價格比較便宜，因此在大屏幕的設(shè)計中也采用多處理器方案。系統(tǒng)的基本特點是： 一個顯示組中有多個處理器，包括一個主CPU和多個子CPU其結(jié)構(gòu)示意圖如圖 3所示。主CPU的任務(wù)是通過數(shù)據(jù)采集或與外

7、界通信等獲取顯示信息，再傳輸給子CPU主 CPU還負(fù)責(zé)行掃描和發(fā)送顯示同步信息等。子CPU接收主CPU的數(shù)據(jù)信息并存放到內(nèi)部 RAM中，再根據(jù)主CPU發(fā)出的控制信息選擇適當(dāng)?shù)?列輸出口進行列掃描。假設(shè)每個子CPU可用作輸出口的最多引腳數(shù)為m,而每塊LED矩陣的列數(shù)為n,則每塊芯片所能驅(qū)動的LED塊最大數(shù)為m/n這樣，每個單片機負(fù)責(zé)一塊或幾塊 >LED 塊，靈活性強，便于擴展，同時減輕了主CPU的負(fù)擔(dān)，提高了點陣的刷新 頻率。行打描（經(jīng)驅(qū)動）外界信息等AIk0顯示屏* L1 4： j列掃描1J IJ列打描L主CPU子cpi子（:卩1子TXD KX1JRXDRXJ)圖3多CPU控制電路結(jié)構(gòu)示

8、意圖在多畫面顯示的大屏幕設(shè)計中，這種方案較為理想，對不同的顯示畫面采用單獨的子 CPU進行列掃描，再通過主 CPUS行統(tǒng)一的行掃描，雖然控制電路使用的元件較多，但電路 結(jié)構(gòu)簡單，易于實現(xiàn)。2.2基于CPLD/FPGA的控制電路設(shè)計方案頻圖像信號頻率高：數(shù)據(jù)量大，要求實時處理，加之LED大屏幕電路的數(shù)字邏輯相當(dāng)復(fù) 雜，采用CPLD/FPGA設(shè)計控制電路，可以簡化系統(tǒng)結(jié)構(gòu)，便于調(diào)試。圖4是CPLD/FPGA設(shè)計控制電路的原理圖。采用CPLD/FPGA器件對其中的同步控制、主從控制、讀寫控制和灰度 調(diào)制等大量電路進行了集成，使圖像數(shù)據(jù)處理更為快速， 圖像更加穩(wěn)定，而且系統(tǒng)結(jié)構(gòu)緊湊，工作可靠性有所提高

9、。圖4CPLD/FPGA控制電路原理圖圖4中虛線以外的其它功能模塊均有CPLD/FPGA編程實現(xiàn)，將復(fù)雜的硬件電路設(shè)計通過軟件編程來取代。與圖2的單片機控制電路對比來看，電路結(jié)構(gòu)明顯更簡潔，電路的面積減小及可靠性增強，調(diào)試也更為簡單，由于CPLD/FPGA以并行處理多個進程，比起單片機對任務(wù)的順序處理效率更高，點陣的刷新頻率也隨之提高。此外，可編程邏輯器件的片內(nèi)資源越來越豐富，許多器件內(nèi)部都集成了 RAM塊，以Altera公司推出的高性價比 FPGA颶風(fēng)EP1C6為例，它的內(nèi)部就集成了 20塊RAM模塊，每塊容量 為4Kbit,這些RAM塊可通過軟件設(shè)置成單端口RAM.,雙端口 RAM,FIF

10、O等，滿足系統(tǒng)對數(shù)據(jù)處理的需要。比如在設(shè)計灰度調(diào)制器時，色彩再現(xiàn)的灰度等級越高，在保持相同的刷新頻率 的情況下，對數(shù)據(jù)的處理速度越高，此時，可以將FPGA的內(nèi)部RAM塊設(shè)置成一個雙端口 RAM. 作為灰度調(diào)制的緩沖區(qū)，在讀取幀存儲器中的數(shù)據(jù)的同時，將上次讀取的數(shù)據(jù)進行灰度調(diào)制， 二者交替進行，加快了數(shù)據(jù)的處理速率。在顯示系統(tǒng)集成度和穩(wěn)定性要求較高：圖像灰度級較多的大屏幕設(shè)計中，采用可編程邏輯器件設(shè)計控制電路更方便。另有一些控制電路的設(shè)計方案綜合運用了單片機技術(shù)和EDA技術(shù)，利用單片機實現(xiàn)數(shù)據(jù)的處理、存儲和通信功能，CPLD/FPGA現(xiàn)數(shù)據(jù)的灰度調(diào)制、掃描顯示等功能。這種方案對單片機和CPLD/

11、FPGA資源要求都不是很高，電路設(shè)計也相對較容易，既保證了顯示效果， 又節(jié)約了設(shè)計成本。2.3嵌入式系統(tǒng)在大屏幕設(shè)計中的應(yīng)用由于嵌入式計算機技術(shù)具有單片機無法比擬的優(yōu)點：指令執(zhí)行速度比普通單片機高一個數(shù)量級，支持大容量的存儲空間：寬范圍的存儲器接口類型，高位寬的數(shù)據(jù)總線， 多種外設(shè)通信接口，特別是嵌入式操作系統(tǒng)的使用可以更為有效的管理系統(tǒng)資源的分配，通過其高效的調(diào)度算法，使得整個應(yīng)用程序的設(shè)計可以采用多任務(wù)的方式實現(xiàn)，極大地提高了系統(tǒng)的運行速度和可靠性。基于Linux的嵌入式系統(tǒng)的控制電路設(shè)計如圖5所示。圖5基于Linux的嵌入式系統(tǒng)控制電路原理圖2.4大屏幕顯示的驅(qū)動方案LED大屏幕的驅(qū)動方

12、案主要有三種#串行控制驅(qū)動方式：并行控制驅(qū)動方式以及應(yīng)用高度集成專用 芯片驅(qū)動。串行控制驅(qū)動方式是將顯示的數(shù)據(jù)通過串行方式送入點陣驅(qū)動電路， 其特點是線路連接簡單，調(diào)試方便，單元的可靠性也較高，串行控制驅(qū)動方式可選用的 芯片有：MC4094,74LS595,9094等，行驅(qū)動要求功率較大，一般采用大功率三極管來驅(qū)動，行掃 描可用三-八譯碼器等控制，由于串入并出 芯片可級聯(lián)，為LED單元的級聯(lián)提供了支持。并行控制驅(qū)動方式將顯示的數(shù)據(jù)通過并行方式送入點驅(qū)動電路，其優(yōu)點是數(shù)據(jù)的刷新速率快。 并行驅(qū)動方式可選 74LS374這類的鎖存芯片，采用首尾相連的方式將控制：驅(qū)動一 并形成。并行驅(qū)動方案控制方便，系統(tǒng)投入成本低。高度集成的專用驅(qū)動芯片例如ZQL9701 集行：列控制及一些外圍驅(qū)動電路于一身，使單元的控制：驅(qū)動更為簡單，系統(tǒng)的穩(wěn)定性更為可靠，采用ZQL9701將使系統(tǒng)的顯示灰度達到256級，但系統(tǒng)成本