組合邏輯電路1

1、4 組合邏輯電路4.1 組合邏輯電路的分析 寫出如圖題4.1.1所示電路對(duì)應(yīng)的真值表。解：（1）根據(jù)圖題（a）所示的邏輯圖，寫出其邏輯表達(dá)式，并進(jìn)行化簡(jiǎn)和變換得根據(jù)上述邏輯表達(dá)式列出真值表如表題解（a）所示。（2） 根據(jù)圖題（b）所示的邏輯圖，寫出邏輯表達(dá)式，并進(jìn)行化簡(jiǎn)和變換得1根據(jù)上述邏輯表達(dá)式列出真值表，如表題解（b）所示。4.1.2 組合邏輯電路及輸入波形（A、B）如圖題所示，試寫出輸出端的邏輯表達(dá)式并畫出輸出波形。解：由邏輯電路寫出邏輯表達(dá)式 首先將輸入波形分段，然后逐段畫出輸出波形。當(dāng)A、B信號(hào)相同時(shí)，輸出為1，不同時(shí)，輸出為0，得到輸出波形，如圖題解所示。 試分析圖題所示邏輯電路的

2、功能。解：組合邏輯電路的分析步驟是，首先由邏輯電路寫出邏輯表達(dá)式，然后根據(jù)邏輯表達(dá)式列出真值表，再由真值表判斷邏輯功能。由邏輯電路寫出邏輯表達(dá)式 列出真值表，如表題解所示。由真值表可知，輸入奇數(shù)個(gè)1（或0），輸出L=1，輸入偶數(shù)個(gè)1（或0），輸出L=0.該電路為奇校電路。 邏輯電路如圖題所示，試分析其邏輯功能。解：根據(jù)組合邏輯電路的分析步驟（1） 由邏輯電路寫出輸出與輸入的邏輯表達(dá)式(2) 列出真值表，如表題解所示。由真值表可知，當(dāng)AB， L1=1， L2=L3=0； 當(dāng)AB， L3=1， L1=L2=0； 當(dāng)A=B， L2=1，L1=L3=0。該邏輯電路為1位數(shù)值比較器。4.1.6 試分析圖

3、題所示邏輯電路的功能。解：根據(jù)組合邏輯電路的分析步驟，首先寫出邏輯表達(dá)式 根據(jù)邏輯表達(dá)式列真值表，如表題解所示。該電路為1位數(shù)全加器。A、B為被加數(shù)及加數(shù)，為低位進(jìn)位，S為和，CO為高位進(jìn)位。4.1.7 分析圖題所示邏輯電路的功能。解：由邏輯電路寫出表達(dá)式列出真值表，如表題解所示。由邏輯表達(dá)式和真值表可判斷該電路是2位數(shù)全加器。A1A0、B1B0分別為2位被加數(shù)及加數(shù)，S1、S0為和，C0為A0、B0相加向高位的進(jìn)位，C1為A1、B1及C0相加向更高位的進(jìn)位。4.1.8 分析圖題所示邏輯電路的功能。解：按照組合邏輯電路的分析步驟進(jìn)行。（1） 根據(jù)邏輯電路可寫出各輸出端的邏輯表達(dá)式，并直接進(jìn)行化

4、簡(jiǎn)和變換。（2） 列寫真值表，如表題解所示。（3） 確定邏輯功能。分析真值表可知，當(dāng)ABCD所表示的二進(jìn)制數(shù)小于或等于9時(shí)，輸出L4L3L2L1為對(duì)應(yīng)輸入的十進(jìn)制數(shù)9的補(bǔ)碼。例如，對(duì)十進(jìn)制數(shù)8求9的補(bǔ)碼為98=1。同時(shí)標(biāo)志位F輸出為0。當(dāng)輸入的二進(jìn)制數(shù)大于9時(shí)，輸出與輸入已不是上述的邏輯關(guān)系，并且標(biāo)志位F輸出為1，說(shuō)明此事電路輸出的是偽碼。這個(gè)電路邏輯功能是計(jì)算十進(jìn)制數(shù)9的補(bǔ)碼。4.2 組合邏輯電路的設(shè)計(jì) 試用2輸入與非門設(shè)計(jì)一個(gè)3輸入的組合邏輯電路。當(dāng)輸入的二進(jìn)制碼小于3時(shí)，輸出為0；輸入大于等于3時(shí)，輸出為1。解：根據(jù)組合邏輯的設(shè)計(jì)過(guò)程，首先確定輸入、輸出變量、列出真值表，由卡諾圖化簡(jiǎn)得到

5、與或式，然后根據(jù)要求對(duì)表達(dá)式進(jìn)行變換，畫出邏輯圖。（1） 設(shè)輸入變量為A、B、C，輸出變量為L(zhǎng)，根據(jù)題意列真值表，如表題解所示。（2） 由卡諾圖化簡(jiǎn)，如圖題解（a）所示，經(jīng)過(guò)變換得到邏輯表達(dá)式為 （3） 用2輸入與非門實(shí)現(xiàn)上述邏輯表達(dá)式，如圖題解（c）所示。 試設(shè)計(jì)一個(gè)4位的奇偶校驗(yàn)器，即當(dāng)4位數(shù)種有奇數(shù)個(gè)1時(shí)輸出為0，否則輸出為1.可以采用各種邏輯功能的門電路來(lái)實(shí)現(xiàn)。解：（1）按照組合邏輯電路的設(shè)計(jì)步驟，設(shè)4個(gè)輸入為A、B、C、D，輸出為L(zhǎng)。當(dāng)ABCD中有奇數(shù)個(gè)1，輸出L=0；當(dāng)ABCD有偶數(shù)個(gè)1或沒(méi)有1，輸出為L(zhǎng)=1，由此列出真值表，如表題解。（2） 由真值表畫出卡諾圖，如圖題解（a）所示

6、。（3） 由卡諾圖寫出邏輯表達(dá)式，并進(jìn)行變換得（4） 由邏輯表達(dá)式可見(jiàn)，用異或門可以簡(jiǎn)化邏輯電路，因此，由異或門和非門構(gòu)成的邏輯電路，如圖題解（b）所示。 試設(shè)計(jì)一可逆的4位碼轉(zhuǎn)換電路。當(dāng)控制信號(hào)C=1時(shí)，它將8421碼轉(zhuǎn)換為格雷碼；C=0時(shí)，它將格雷碼轉(zhuǎn)換為8421碼。可以采用任何門電路來(lái)實(shí)現(xiàn)。解：（1）設(shè)X3、X2、X1、X0分別為4個(gè)輸入信號(hào)，Y3、Y2、Y1、Y0分別為4個(gè)輸出信號(hào)，根據(jù)題意列出真值表，如表題解所示。當(dāng)C=1時(shí)，輸入X3X2X1X0作為8421碼，對(duì)應(yīng)的輸出g3g2g1g0為格雷碼；當(dāng)C=0時(shí)，輸入X3X2X1X00則作為格雷碼，對(duì)應(yīng)的輸出b3b2b1b0為8421碼。

7、注意，此事X3X2X1X0作為格雷碼的排列順序不是按照它所對(duì)應(yīng)的十進(jìn)制數(shù)遞增順序，而是按照8421碼的遞增順序排列。（2）分別畫出C=1和C=0時(shí)各輸出函數(shù)的卡諾圖，如圖題解（a）所示。 （3）由卡諾圖可求得各輸出邏輯表達(dá)式。若同時(shí)考慮C變量，當(dāng)C=1時(shí)，有 當(dāng)C=0時(shí)，有 將上述兩組方程合并，得到總的輸出邏輯表達(dá)式展開(kāi)且重新組合，得由此可畫出與非門和異或門實(shí)現(xiàn)的邏輯電路，如圖題解（b）所示。4.2.5 試設(shè)計(jì)一組合邏輯電路，能夠?qū)斎氲?位二進(jìn)制數(shù)進(jìn)行求反加1的運(yùn)算。可以采用任何門電路來(lái)實(shí)現(xiàn)。解：（1）設(shè)輸入變量為A、B、C、D，輸出變量L3、L2、L1、L0，由題意列真值表，如表題解所示。

8、(2) 由真值表畫卡諾圖，如圖題解（a）所示。(3) 由卡諾圖可求得各輸出邏輯表達(dá)式。根據(jù)上述表達(dá)式用或門和異或門實(shí)現(xiàn)邏輯電路，如圖題解（b）所示。4.2.6 某足球評(píng)委會(huì)由一位教練和三位球迷組成，對(duì)裁判員的判罰進(jìn)行表決。當(dāng)滿足以下條件時(shí)表示同意：有三人或三人以上同意，或者有兩人同時(shí)同意，但其中一人是教練。試用2輸入與非門設(shè)計(jì)該表決電路。解：（1）設(shè)一位教練和三位球迷分別用A和B、C、D表示，并且這些輸入變量為1時(shí)表示同意，為0表示不同意。輸出L表示表決結(jié)果，L為1時(shí)表示同意判罰，為0表示不同意。由此列出真值表，如表題解所示。（2）由真值表畫卡諾圖，如圖題解（a）所示。由卡諾圖化簡(jiǎn)得 L=AB

9、+AC+AD+BCD由于規(guī)定只能用2輸入與非門，將上式變換為兩變量的與非-與非運(yùn)算式（1） 根據(jù)L的邏輯表達(dá)式，畫出由2輸入與非門組成的邏輯電路，如圖題解（b）所示。4.2.7 設(shè)計(jì)一2位二進(jìn)制數(shù)相加得邏輯電路，可以用任何門電路實(shí)現(xiàn)。提示：A1、A0和B1、B0分別為被加數(shù)和加數(shù)，S1、S0為相加的和，C1為進(jìn)位位。解：設(shè)A1、A0和B1、B0分別為2位數(shù)加法的被加數(shù)和加數(shù)。S1、S0為2位數(shù)加法的和，C1為向更高位的進(jìn)位。由此列出真值表，如表題解所示。由真值表可得卡諾圖，如圖題解（a）所示。由卡諾圖可得S1、S0、C1的簡(jiǎn)化邏輯表達(dá)式由邏輯表達(dá)式可以畫出邏輯圖，如圖題解（b）所示。 某雷達(dá)站

10、有三部雷達(dá)A、B、C，其中A和B功率消耗相等，C的功率是A的2倍。這些雷達(dá)由2臺(tái)發(fā)電機(jī)X和Y供電，發(fā)電機(jī)X的最大輸出功率等于雷達(dá)A的功率消耗，發(fā)電機(jī)Y的最大功率等于雷達(dá)X的3倍。要求設(shè)計(jì)一個(gè)邏輯電路，能夠根據(jù)雷達(dá)的起動(dòng)和關(guān)閉信號(hào)，以最節(jié)約得方式起、停發(fā)動(dòng)機(jī)。解：設(shè)雷達(dá)A、B、C起動(dòng)為1，關(guān)閉為0，發(fā)電機(jī)X、Y起動(dòng)為1，停止為0。由題意可知，當(dāng)A或B工作時(shí)，只需要X發(fā)電；A、B、C同時(shí)工作時(shí)，需要X和Y同時(shí)發(fā)電；其他情況只需要Y發(fā)電。由此列出真值表，如表題解所示。由真值表可畫出卡諾圖，如圖題解（a）所示。由卡諾圖可得簡(jiǎn)化邏輯表達(dá)式由邏輯表達(dá)式，可畫出與、或、非門構(gòu)成的邏輯電路，如圖題解（b）所示

11、。有一水箱由大、小兩臺(tái)水泵ML和MS供水，如圖P3.4所示。水箱中設(shè)置了3個(gè)水位檢測(cè)元件A、B、C。水面低于檢測(cè)元件時(shí)，檢測(cè)元件給出高電平；水面高于檢測(cè)元件時(shí)，檢測(cè)元件給出低電平?，F(xiàn)要求當(dāng)水位超過(guò)C時(shí)水泵停止工作；水位低于C點(diǎn)而高于B點(diǎn)時(shí)MS單獨(dú)工作；水位低于B點(diǎn)而高于A點(diǎn)時(shí)ML單獨(dú)工作；水位低于A點(diǎn)時(shí)ML和MS同時(shí)工作。試用門電路設(shè)計(jì)一個(gè)控制兩臺(tái)水泵的邏輯電路，要求電路盡量簡(jiǎn)單。真值表中的為約束項(xiàng)，利用卡諾圖圖3.4(a)化簡(jiǎn)后得到邏輯圖如圖A3.4(b)4.4 若干典型的組合邏輯集成電路 優(yōu)先編碼器CD4532的輸入端I1=I2=I3=1，其余輸入端均為0，試確定其輸出Y2Y1Y0。解：優(yōu)

12、先編碼器CD4532除數(shù)據(jù)輸入端Ii外，還有輸入使能端EI，由于EI=0，根據(jù)其功能表可知，使能端EI沒(méi)有加有效信號(hào)，所以，Y2Y1Y0=000。 試用與非門設(shè)計(jì)一4輸入的優(yōu)先編碼器，要求輸入、輸出及工作狀態(tài)標(biāo)志均為高電平有效。列出真值表，畫出邏輯圖。解：設(shè)輸入I0、I1、I2、I3，輸出及工作狀態(tài)標(biāo)志分別為Y0、Y1和GS，根據(jù)題意列出真值表，如表題解所示。由真值表可以得出該優(yōu)先編碼器的邏輯表達(dá)式，并寫出與非與非表達(dá)式由與非門構(gòu)成的邏輯電路如圖題解所示。（1） 優(yōu)先編碼器74HC147的功能表如表題所示，試用74HC147和適當(dāng)?shù)拈T構(gòu)成輸出為8421BCD碼，并具有編碼輸出標(biāo)志的編碼器。解：

13、由表題可知，輸出是8421BCD碼的反碼，因此只要在74HC147的輸出端增加反相器就可以獲得題中所要求的輸出碼。在輸入端均為高電平時(shí)工作狀態(tài)標(biāo)志GS位0，而有低電平信號(hào)輸入時(shí)GS為1，可由與非門實(shí)現(xiàn)此功能。74HC147為9個(gè)輸入端，此題需要10個(gè)輸入端，因此接在與非門的輸入端，當(dāng)時(shí)，L3L0為0，GS為1。題中所要求的編碼器的邏輯電路如圖題解4.4.3所示。為了使74HC138譯碼器的第10腳輸出為低電平，試標(biāo)出各輸入端應(yīng)置的邏輯電平。解：首先查74HC138的引腳圖，了解各個(gè)引腳的含義。根據(jù)題意，74HC138的引腳圖如圖題解所示。當(dāng)A2、A0、E3接高電平，、接低電平，電源輸入端16號(hào)

14、腳解5V，接地端8號(hào)腳接地時(shí)，第10號(hào)腳輸出為低電平。用譯碼器74HC138和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)函數(shù)。解：用74HC138實(shí)現(xiàn)邏輯函數(shù)，需要將函數(shù)式變換為最小項(xiàng)之和的形式在譯碼器輸出端用一個(gè)與非門，即可實(shí)現(xiàn)要求得邏輯函數(shù)。注意A接最高位A2端，C接最低位A0，邏輯圖如圖題解所示。 試用一片74HC138實(shí)現(xiàn)函數(shù)。解：該題是用3輸入的74HC138譯碼器實(shí)現(xiàn)4變量的邏輯函數(shù)，需要將其中3個(gè)變量接在輸入端，另一個(gè)變量有可能接在使能輸入端。首先將函數(shù)式變換為最小項(xiàng)之和的形式，然后變換為3變量的最小項(xiàng)的形式。上述表達(dá)式中，最小項(xiàng)種的變量A均為1，因此，可以將A接在使能端E3上，在譯碼器輸出端用一個(gè)與非門

15、，即可實(shí)現(xiàn)要求得邏輯函數(shù)，如圖題解所示。 2線4線譯碼器74x139的輸入為高電平有效，使能輸入及輸出均為低電平有效。試用74x139構(gòu)成4線16線譯碼器。解：該題目是將2線4線譯碼器擴(kuò)展為4線16線譯碼器。設(shè)輸入為A3A2A1A0，輸出為。每片74x139中含有兩個(gè)2線4線譯碼器，所以需要3片74x139構(gòu)成4線16線譯碼器，譯碼器（0）的兩個(gè)地址輸入端分別接高2位A3、A2，產(chǎn)生4個(gè)低有效信號(hào)分別控制譯碼器（1）到（4）的兩個(gè)地址輸入端分別并接在一起，作為2位A1、A0的輸入端，這樣就構(gòu)成4線16線譯碼器，如圖題解所示。4.4.9 應(yīng)用74HC138和其他邏輯門設(shè)計(jì)一地址譯碼器，要求地址范

16、圍是00H1FH。解：十六進(jìn)制數(shù)00H1FH即為二進(jìn)制數(shù)000000111111，共64個(gè)地址，每片74HC138有8個(gè)輸出端，因此需要8片74HC138構(gòu)成64個(gè)輸出的地址譯碼器，共6條地址線，其中3條接74HC138的輸入端，A5、A4、A3作為片選信號(hào)，通過(guò)反相器或直接與使能端、連接，片（1）的，片（2）的，片（3）的，片（4）的，片（5）的，片（6）的，片（7）的，片（8）的，邏輯電路如圖題解所示。4.4.10 指出題種對(duì)應(yīng)十六進(jìn)制地址碼07H、0EH、13H、2CH、3BH的輸入。解：十六進(jìn)制地址碼07H、0EH、13H、2CH、3BH所對(duì)應(yīng)的二進(jìn)制碼分別為07H的輸入A5A4A3A

17、2A1A0=0001110EH的輸入A5A4A3A2A1A0=00111013H的輸入A5A4A3A2A1A0=0100112CH的輸入A5A4A3A2A1A0=1011003BH的輸入A5A4A3A2A1A0=111011 七段顯示譯碼電路如圖題4.4.14（a）所示，對(duì)應(yīng)圖題4.4.14（b）所示輸入波形，試確定顯示器顯示的字符序列是什么？解：當(dāng)LE=0時(shí)，圖題（a）所示譯碼器能正常工作。所顯示的字符即為A3A2A1A0所表示的十進(jìn)制數(shù)，顯示的字符序列為0、1、6、9、4。當(dāng)LE由0跳變1時(shí)，數(shù)字4被鎖存，所以持續(xù)顯示4。證明：首先寫出邏輯表達(dá)式，再將已知條件代入后化簡(jiǎn)即可證明。由圖題的邏

18、輯電路可得如下邏輯表達(dá)式當(dāng)時(shí)，上式為證畢。 應(yīng)用圖題4.4.16所示的電路產(chǎn)生的邏輯函數(shù)F=S1+S0。 設(shè)計(jì)一4選1數(shù)據(jù)選擇器。數(shù)據(jù)輸入是I0、I1、I2、I3，數(shù)據(jù)輸出是Y，4個(gè)控制信號(hào)為S0、S1、S2、S3。要求只有當(dāng)Si=1時(shí)，Ii與Y接通，且由另一控制信號(hào)E作為該選擇器的使能信號(hào)。（1）畫出反相器、兩輸入與門和或門實(shí)現(xiàn)的邏輯電路。（2）選擇一合適得三態(tài)門作為輸出級(jí)。解：根據(jù)題意列出該數(shù)據(jù)選擇器的功能表，。如表題解所示。由功能表寫出Y的邏輯表達(dá)式用非門和2輸入與門、或門實(shí)現(xiàn)該數(shù)據(jù)選擇器，并用三態(tài)門作輸出級(jí)，電路如圖題解所示。4.4.19 試用4選1數(shù)據(jù)選擇器74HC153產(chǎn)生的邏輯函

19、數(shù)L（A，B，C）=m（1,2,6,7,）。解：此題是用具有兩個(gè)地址輸入的數(shù)據(jù)選擇器實(shí)現(xiàn)三變量邏輯表達(dá)式，將兩個(gè)變量接入地址輸入端，另一個(gè)變量接入數(shù)據(jù)輸入端。74HC153的功能表如主教材種表所示。根據(jù)表達(dá)式列出真值表，如表題解4.4.19所示。將變量A、B分別接入地址選擇輸入端S1、S0，變量C將被分配在數(shù)據(jù)輸入端。從表中可以看出輸出L與變量C之間的關(guān)系，當(dāng)AB=00時(shí)，L=C，因此數(shù)據(jù)端I0接C；當(dāng)AB=01時(shí)，接；當(dāng)AB為00和11時(shí)，L分別為0和1，數(shù)據(jù)輸入端I2和I3分別接0和1。由此可得邏輯函數(shù)產(chǎn)生器，如圖題解4.4.19所示。應(yīng)用74HC151實(shí)現(xiàn)如下邏輯函數(shù)：解：用74HC15

20、1實(shí)現(xiàn)邏輯函數(shù)，首先要將邏輯函數(shù)化成最小項(xiàng)的形式，根據(jù)最小項(xiàng)表達(dá)式確定數(shù)據(jù)輸入端Di的取值，并注意變量的高、低位與地址輸入端的連接順序。（1） 將邏輯函數(shù)寫成如下形式 L=m4+m5+m1與數(shù)據(jù)選擇器集成電路芯片74LS151的標(biāo)準(zhǔn)表達(dá)式比較將L與Y比較可得 D0=D2=D3=D6=D7=0 D1=D4=D5=1將A、B、C分別與地址輸入端S2、S1、S0連接，即可得到電路，如圖題解（a）所示。（2） 將邏輯函數(shù)表達(dá)式展開(kāi)成最小項(xiàng)形式可得 D0=D3=D5=D6=0 D1=D2=D4=D7=1同理，將A、B、C分別與地址輸入端S2、S1、S0；連接，即可得到電路，如圖題解（b）所示。 應(yīng)用已介

21、紹過(guò)的中規(guī)模組合邏輯電路設(shè)計(jì)一個(gè)數(shù)據(jù)傳輸電路，其功能是在4位通道選擇信號(hào)的控制下，能將16個(gè)輸入數(shù)據(jù)中的任何一個(gè)傳送到16個(gè)輸出端中相對(duì)應(yīng)的一個(gè)輸出端，其示意圖如圖題所示。解：應(yīng)用書(shū)中介紹過(guò)的中規(guī)模組合邏輯電路，8選1數(shù)據(jù)選擇器74HC151和3線8線譯碼器74HC138（此處作數(shù)據(jù)分配器用）各兩片組成數(shù)據(jù)傳輸電路，如圖題解所示，其中74HC138的數(shù)據(jù)輸入端和數(shù)據(jù)輸出端均為低有效，經(jīng)過(guò)兩次求反，在輸出端得到原數(shù)據(jù)。當(dāng)S3=0時(shí)，（1）組得74HC151和74HC138工作，將輸入的數(shù)據(jù)I0I7中的任意一個(gè)傳輸?shù)?個(gè)輸出端中對(duì)應(yīng)的一個(gè)。（2）組得74HC151和74HC138不工作。當(dāng)S3=1

22、時(shí)，（2）組得74HC151和74HC138工作，將輸入的數(shù)據(jù)I8I15從輸出端對(duì)應(yīng)輸出，（1）組得74HC151和74HC138不工作。 試用三個(gè)3輸入端與門、一個(gè)或門和非門實(shí)現(xiàn)“AB”的比較電路，A和B均為2位二進(jìn)制數(shù)。解：先根據(jù)題意寫出FAB的邏輯表達(dá)式。由主教材中的表寫出2位數(shù)值比較器“AB”的邏輯表達(dá)式要求與門的輸入端不能超過(guò)3個(gè)，因此對(duì)上述表達(dá)式進(jìn)行化簡(jiǎn)，將后面兩項(xiàng)的四個(gè)變量相與，變?yōu)槊宽?xiàng)最多只有三個(gè)變量相與的與或表達(dá)式。根據(jù)上述表達(dá)式，可用三個(gè)3輸入端與門、一個(gè)或門和兩個(gè)非門實(shí)現(xiàn)語(yǔ)句“AB”，如圖題解所示。 試設(shè)計(jì)一個(gè)8位相同數(shù)值比較器，當(dāng)兩數(shù)相等時(shí)，輸出L=1，否則L=0。解：

23、8位相同數(shù)值比較器要求對(duì)應(yīng)的2位數(shù)相等。首先設(shè)計(jì)兩個(gè)1位二進(jìn)制數(shù)相等的比較器，設(shè)兩個(gè)1位二進(jìn)制數(shù)為Ai、Bi，輸出為L(zhǎng)i，則列出1位二進(jìn)制數(shù)相等的真值表，如表題解所示。由真值表寫出邏輯表達(dá)式 如果兩個(gè)8位二進(jìn)制數(shù)相等，則它們對(duì)應(yīng)的每1位應(yīng)相等。設(shè)8位比較器的輸出為L(zhǎng)，則由邏輯表達(dá)式可得邏輯圖，如圖題解所示。 試用數(shù)值比較器74HC85設(shè)計(jì)一個(gè)8421BCD碼有效性測(cè)試電路，當(dāng)輸入為8421BCD碼時(shí)，輸出為1，否則為0。解：BCD碼的范圍是00001001，即所有有效的BCD碼均小于1010。用74HC85構(gòu)成的測(cè)試電路如圖題解所示，當(dāng)輸入的8421BCD碼小于1010時(shí)，F(xiàn)AB輸出為1，否則為0。4.4.27 試用數(shù)值比較器74HC85和必要的邏輯門設(shè)計(jì)一個(gè)余3碼時(shí)，輸出為1，否則為0。解：余3碼的范圍是00111100。因此需要兩片74HC85和一個(gè)或非門構(gòu)成測(cè)試電路，如圖題解所示，當(dāng)輸入數(shù)碼在00111100范圍內(nèi)，片（1）的FAB和片（2）的FAB均為0，或非門的輸出L為1；超出此范圍L為0。4.4.28 試用反相器和與或非門設(shè)計(jì)1位二進(jìn)制全加器。解：1位全加器的真值表，如表題解所示。為了求出Si和的邏輯表達(dá)式，首先分別畫出Si和的卡諾