計算機(jī)組成原理期末試卷答案

1、本科生期末試卷一答案一、選擇題 1. D 2. B 3. C 4. B 5. C 6. C 7. A、D 8. C 9. A 10. A二、填空題1、A.程序 B.地址 C.馮·諾依曼 2、A.浮點(diǎn) B.指數(shù) C.對階3、A. 瞬時啟動 B.存儲器 C.固態(tài)盤 4、A.軟件 B.操作控制 C.靈活性5、A.總線帶寬 B.傳輸速率 C.264MB / S三、解：（1）定點(diǎn)原碼整數(shù)表示： 最大正數(shù)：數(shù)值 = （231 1）100 111 111 111 111 111 111 111 111 111 1111 1 111 111 111 111 111 111 111 111 111 1

2、111最小負(fù)數(shù)： 數(shù)值 = -（231 1）10 （2）定點(diǎn)原碼小數(shù)表示： 最大正數(shù)值 = （1 2-31 ）10 最小負(fù)數(shù)值 = -（1 2-31 ）10四、解：信息總量： q = 64位 ×4 =256位，順序存儲器和交叉存儲器讀出4個字的時間分別是： t2 = m T = 4×200ns =8×10 7 (s) t1 = T + (m 1) = 200 + 3×50 = 3.5 ×10 7 (s)順序存儲器帶寬是： W1 = q / t2 = 32 ×107 （位/ S） 交叉存儲器帶寬是：W2 = q / t1 = 73 &#

3、215;107 （位/ S）五、解：（1）操作碼字段為6位，可指定 26 = 64種操作，即64條指令。（2）單字長（32）二地址指令。（3）一個操作數(shù)在源寄存器（共16個），另一個操作數(shù)在存儲器中（由變址寄存器內(nèi)容 + 偏移量決定），所以是RS型指令。（4）這種指令結(jié)構(gòu)用于訪問存儲器。六、解：（1）假設(shè)判別測試字段中每一位為一個判別標(biāo)志，那么由于有4個轉(zhuǎn)移條件， 故該字段為4位（如采用字段譯碼只需3位），下地址字段為9位，因此控制存儲器容量為512個單元，微命令字段是（48 4 - 9）= 35 位。（2）對應(yīng)上述微指令格式的微程序控制器邏輯框圖如B1.2如下：其中微地址寄存器對應(yīng)下地址字段

4、，P字段即為判別測試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器OP碼，各狀態(tài)條件以及判別測試字段所給的判別標(biāo)志（某一位為1），轉(zhuǎn)移邏輯輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。 圖B1.2七、解：PCI總線結(jié)構(gòu)框圖如圖B1.3所示：PCI總線有三種橋，即HOST / PCI橋（簡稱HOST橋），PCI / PCI橋，PCI / LAGACY橋。在PCI總線體系結(jié)構(gòu)中，橋起著重要作用：它連接兩條總線，使總線間相互通信。橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同樣的

5、一份地址表。 利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。 圖.B1.3八、解：數(shù)據(jù)采集接口方案設(shè)計如圖B1.4所示?，F(xiàn)結(jié)合兩種工作方式說明上述部件的工作。定期巡檢方式主機(jī)定期以輸出指令DOA、設(shè)備碼；（或傳送指令）送出控制字到A寄存器，其中用四位分別指定選中的緩沖寄存器（四個B寄存器分別與四個采集器相應(yīng)）。然后，主機(jī)以輸入指令DIA、設(shè)備碼；（或傳送指令）取走數(shù)據(jù)。中斷方式比較結(jié)果形成狀態(tài)字A' ，共8位，每二位表示一個采集器狀態(tài)：00 正常 ，01 過低 ，10 過高。有任一處不正常（A' 中有一位以上為“1”）都將通過中斷請求邏輯（內(nèi)含請求觸發(fā)器、屏蔽觸發(fā)器）發(fā)出中斷請求。中斷響應(yīng)

6、后，服務(wù)程序以DIA、設(shè)備碼；或傳送指令）取走狀態(tài)字。可判明有幾處采集數(shù)據(jù)越限、是過高或過低，從而轉(zhuǎn)入相應(yīng)處理。九 十 圖B1.4本科生期末試卷二答案一選擇題1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C二 填空題1、A.高速性 B.先行 C.陣列。 2、A.內(nèi)容 B.行地址表 C.頁表和段表。3、A.指令周期 B.布爾代數(shù)C.門電路、觸發(fā)器或可編程邏輯。4、A.存儲密度 B.存儲容量C.平均存取時間。5、A.組成結(jié)構(gòu) B.選擇 C.多路。三 解：（1）x > 0 , y > 0 , 則x + y > 0 X補(bǔ)+ Y 補(bǔ)

7、= x + y = X + Y 補(bǔ) （mod 2）（2） x > 0 , y < 0 , 則x + y > 0 或x + y < 0 因?yàn)?X補(bǔ)= x , Y 補(bǔ) = 2 + y所以X補(bǔ)+ Y 補(bǔ) = x + 2 + y = 2 + （x + y）當(dāng)x+y>0時，2+(x+y)>2，進(jìn)位2必丟失，又因(x+y)>0,所以X補(bǔ)+ Y 補(bǔ) =x+y= X + Y 補(bǔ) （mod 2）當(dāng)x+y<0時，2+(x+y)<2，又因(x+y)<0,所以X補(bǔ)+ Y 補(bǔ) =x+y= X + Y 補(bǔ) （mod 2）（3）x < 0 , y >

8、0 , 則x + y > 0 或x + y < 0這種情況和第2種情況一樣，把x和y的位置對調(diào)即（4）x < 0 , y < 0 , 則x + y < 0 因?yàn)?X補(bǔ)= 2 + x , Y 補(bǔ) = 2 + y所以X補(bǔ)+ Y 補(bǔ) = 2 + x + 2 + y = 2 + （2 + x + y）上式第二部分一定是小于2大于1 的數(shù)，進(jìn)位2必丟失，又因（x+y）<0所以X補(bǔ)+ Y 補(bǔ) = 2 + （x + y）= X + Y 補(bǔ) （mod 2）四解：64條指令需占用操作碼字段（OP）6位，源寄存器和目標(biāo)寄存器各4位，尋址模式（X）2位，形式地址（D）16位，其指

9、令格式如下： 31 26 25 22 21 18 17 16 15 0OP目標(biāo) 源X D尋址模式定義如下：X= 0 0 寄存器尋址 操作數(shù)由源寄存器號和目標(biāo)寄存器號指定X= 0 1 直接尋址 有效地址 E= (D)X= 1 0 變址尋址 有效地址 E= (Rx)D X= 1 1 相對尋址 有效地址 E=（PC）D 其中Rx為變址寄存器（10位），PC為程序計數(shù)器（20位），位移量D可正可負(fù)。該指令格式可以實(shí)現(xiàn)RR型，RS型尋址功能。五、解：（1） 用虛擬地址為1的頁號15作為快表檢索項(xiàng)，查得頁號為15的頁在主存中的起始地址為80000，故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主

10、存實(shí)地址碼為80324。主存實(shí)地址碼 = 96000 + 0128 = 96128虛擬地址3的頁號為48，當(dāng)用48作檢索項(xiàng)在快表中檢索時，沒有檢索到頁號為48的頁面，此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)要將該頁面從外存調(diào)入主存，然后將頁號及其在主存中的起始地址寫入快表。六、解：微命令字段共12位，微指令格式如下：1 2 1 2 1 1 1 1 1 1RRA0RA1wWA0WA1LDSALDSBSB->ALUSB->ALUCLRP字段下址字段各字段意義如下：R 通用寄存器讀命令

11、 W通用寄存器寫命令.RA0RA1讀R0R3的選擇控制。 WA0WA1寫R0R3的選擇控制。八解：設(shè)讀寫一塊信息所需總時間為T，平均找到時間為Ts，平均等待時間為TL，讀寫一塊信息的傳輸時間為Tm，則：T=TsTLTm。假設(shè)磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個字，則數(shù)據(jù)傳輸率=rN個字/秒。又假設(shè)每塊的字?jǐn)?shù)為n，因而一旦讀寫頭定位在該塊始端，就能在Tm（n / rN）秒的時間中傳輸完畢。TL是磁盤旋轉(zhuǎn)半周的時間，TL=（1/2r）秒，由此可得： T=Ts1/2rn/rN 秒LDSA打入SA的控制信號。 LDSB打入SB的控制信號。SB->ALU打開非反向三態(tài)門的控制信號。SB-&g

12、t;ALU打開反向三態(tài)門的控制信號，并使加法器最低位加1。CLR暫存器SB清零信號。 一段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號。（2）ADD、SUB兩條指令的微程序流程圖見圖B2.3所示。七三種系統(tǒng)總線結(jié)構(gòu)如圖B2.4所示，從上到下為單總線，雙總線，三總線： 八解：設(shè)讀寫一塊信息所需總時間為T，平均找到時間為Ts，平均等待時間為TL，讀寫一塊信息的傳輸時間為Tm，則：T=TsTLTm。假設(shè)磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個字，則數(shù)據(jù)傳輸率=rN個字/秒。又假設(shè)每塊的字?jǐn)?shù)為n，因而一旦讀寫頭定位在該塊始端，就能在Tm（n / rN）秒的時間中傳輸完畢。TL是磁盤旋轉(zhuǎn)半周的時間，TL=（1

13、/2r）秒，由此可得： T=Ts1/2rn/rN 秒本科生期末試卷三答案一 選擇題1 B 2 B,C 3 D 4 C 5 A 6 C 7 C 8 C, D 9 B 10 B二填空題1. A.原碼 B.補(bǔ)碼 C.反碼 2. A.指令尋址 B.順序 C.跳躍3. A.存儲器 B.指令周期 C.不相同的 4. A.ISA B.EISA C.VISA 5. A.VGA B.1280×1024 C.24位 三解： x 原 = 1.01111 x 補(bǔ) = 1.10001 所以 ： -x 補(bǔ) = 0.01111 y 原 = 0.11001 y 補(bǔ) = 0.11001 所以 ： -y 補(bǔ) = 1.0

14、0111 x 補(bǔ) 11.10001 x 補(bǔ) 11.10001 + y 補(bǔ) 00.11001 + -y 補(bǔ) 11.00111 x + y 補(bǔ) 00.01010 x - y 補(bǔ) 10.11000 所以： x + y = +0.01010 因?yàn)榉栁幌喈?，結(jié)果發(fā)生溢出四解：由已知條件，機(jī)器字長16位，主存容量128KB / 16= 64K字，因此MAR = 16位，共128條指令，故OP字段占7位。采用單字長和雙字長兩種指令格式，其中單字長指令用于算術(shù)邏輯和I / O類指令，雙字長用于訪問主存的指令。OP R1 R2 15 9 5 4 3 2 1 0 15 9 8 6 5 3 2 0OP X R2

15、D 尋址方式由尋址模式X定義如下： X = 000 直接尋址 E = D（64K） X = 001 立即數(shù) D = 操作數(shù) X = 010 相對尋址 E = PC + D PC = 16位 X = 011 基值尋址 E = Rb + D ，Rb =16 位 X = 100 間接尋址 E = （D）X = 101 變址尋址 E = RX + D ，RX = 10位五解：可采用多體交叉存取方案，即將主存分成8個相互獨(dú)立、容量相同的模塊M0，M1，M2，M7，每個模塊32M×32位。它各自具備一套地址寄存器、數(shù)據(jù)緩沖寄存器，各自以同等的方式與CPU傳遞信息，其組成結(jié)構(gòu)如圖B3.3：CPU訪

16、問8個存貯模塊，可采用兩種方式：一種是在一個存取周期內(nèi)，同時訪問8個存貯模塊，由存貯器控制器控制它們分時使用總線進(jìn)行信息傳遞。另一種方式是：在存取周期內(nèi)分時訪問每個體，即經(jīng)過1 / 8存取周期就訪問一個模塊。這樣，對每個模塊而言，從CPU給出訪存操作命令直到讀出信息，仍然是一個存取周期時間。而對CPU來說，它可以在一個存取周期內(nèi)連續(xù)訪問8個存貯體，各體的讀寫過程將重疊進(jìn)行。六解：加法指令“ADD X（Ri）”是一條隱含指令，其中一個操作數(shù)來自AC0，另一個操作數(shù)在數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容（Ri）加上指令格式中的X量值決定，可認(rèn)為這是一種變址尋址。因此，指令周期的操作流程圖如圖B3.

17、4，相應(yīng)的微操作控制信號列在框圖外。 圖B3.3圖B3.4圖B3.5七解：分五個階段：請求總線，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（錯誤報告），如圖B3.5所示：八解：該中斷系統(tǒng)可以實(shí)行5重中斷，中斷優(yōu)先級的順序是，優(yōu)先權(quán)1最高，主程序運(yùn)行于最低優(yōu)先權(quán)（優(yōu)先權(quán)為6）。圖B3.2中出現(xiàn)了4重中斷。中斷過程如下：主程序運(yùn)行到T1時刻，響應(yīng)優(yōu)先權(quán)4的中斷源的中斷請求并進(jìn)行中斷服務(wù)；到T3時刻，優(yōu)先權(quán)4的中斷服務(wù)還未結(jié)束，但又出現(xiàn)了優(yōu)先權(quán)3的中斷源的中斷請求；暫停優(yōu)先權(quán)4的中斷服務(wù)，而響應(yīng)優(yōu)先權(quán)3的中斷。到T4時刻，又被優(yōu)先權(quán)2的中斷源所中斷，直到T6時刻，返回優(yōu)先權(quán)3的服務(wù)程序，到T7時

18、刻，又被優(yōu)先權(quán)1的中斷源所中斷，到T8時刻，優(yōu)先權(quán)1的中斷服務(wù)完畢，返回優(yōu)先權(quán)3的服務(wù)程序，直到T10優(yōu)先權(quán)3的中斷服務(wù)結(jié)束，返回優(yōu)先權(quán)4的服務(wù)程序，優(yōu)先權(quán)4的服務(wù)程序到T11結(jié)束，最后返回主程序。圖B3.2中，優(yōu)先權(quán)3的服務(wù)程序被中斷2次。而優(yōu)先權(quán)5的中斷未產(chǎn)生。九十本科生期末試卷四答案一選擇題1. D 2. A 3. A，C 4. B 5. B 6. B 7. B 8. C 9. A 10.C二 填空題1、A .10000億次 B. 神威 C. 3840億 2、A.符號位 B. 數(shù)值域 C. 純小數(shù) 3、A.容量大 B. 速度快 C. 成本低 4、A. Cache B. 浮點(diǎn) C. 存儲

19、5、A.設(shè)備控制器 B. 適配器 C. 主機(jī)三證明：當(dāng) x 0 時，x0 = 0 ， x補(bǔ) = 0.x1x2xn = xi 2-i =x當(dāng) x < 0 時，x0= 1 ，x補(bǔ) = 1.x1x2xn =2+x所以 x= 1.x1x2xn - 2 = -1 + 0.x1x2xn = -1 + xi 2-i 綜合上述兩種情況，可得出：x = -x0 +xi2-i 四 解：X原=1.01111 X補(bǔ)=1.10001 -X補(bǔ)=0.01111 X補(bǔ) 11.10001 + -Y補(bǔ) 11.00111 X-Y補(bǔ) 10.11000 Y原=0.11001 Y補(bǔ)=0.11001 -Y補(bǔ)=1.00111 X補(bǔ) 1

20、1.10001 + Y補(bǔ) 00.11001 X+Y補(bǔ) 00.01010 X+Y=+0.01010因?yàn)榉栁幌喈?，所以結(jié)果發(fā)生溢出。五解： R=Tm/Tc=4；Tc=Tm/4=50ns E=1/R+（1-R）H=1/4+（1-4）×0.98=0.94 Ta=Tc/E=Tc×4-3×0.98= 50×1.06=53ns。六解：為了壓縮指令字的長度，必須設(shè)法把一個微指令周期中的互斥性微命令信號組合在一個小組中，進(jìn)行分組譯碼。經(jīng)分析，（e ,f ,h）和（b, i, j）可分別組成兩個小組或兩個字段，然后進(jìn)行譯碼，可得六個微命令信號，剩下的a, c, d, g

21、四個微命令信號可進(jìn)行直接控制，其整個控制字段組成如下： 01 e 01 b 直接控制 10 f 10 i a c d g 11 h 11 j× × × × × × ×× 4位 2位 2位 七解：在中斷情況下，CPU的優(yōu)先級最低。各設(shè)備優(yōu)先級次序是：A-B-C-D-E-F-G-H-I-CPU執(zhí)行設(shè)備B的中斷服務(wù)程序時IM0IM1IM2=111；執(zhí)行設(shè)備D的中斷服務(wù)程序時IM0IM1IM2=011。每一級的IM標(biāo)志不能對某優(yōu)先級的個別設(shè)備進(jìn)行單獨(dú)屏蔽?？蓪⒔涌谥械腂I（中斷允許）標(biāo)志清“0”，它禁止設(shè)備發(fā)出中斷請求。要

22、使C的中斷請求及時得到響應(yīng)，可將C從第二級取出，單獨(dú)放在第三級上，使第三級的優(yōu)先級最高，即令I(lǐng)M3=0即可 。八解：答案如圖B4.1圖B4.1九十本科生期末試卷五答案一、選擇題 1 B 2. D 3. B 4. B 5. B 6 D 7. A 8. A 9.C 、D 10. A 、B 、C二、填空題。1、.A.高速緩沖 B.速度 C.指令cache與數(shù)據(jù)cache2. 、A.指令條數(shù)少 B.指令長度固定 C.指令格式和尋址方式3.、A.時間 B.空間 C.時間 + 空間并行 4.A.存儲 B.記錄 C.結(jié)構(gòu) 5.、A.時間并行性 B.經(jīng)濟(jì)而實(shí)用 C.高性能。三解 ：命中率 H = Ne / （

23、NC + Nm） = 3800 / (3800 + 200) = 0.95主存慢于cache的倍率 ：r = tm / tc = 250ns / 50ns = 5 訪問效率 ：e = 1 / r + (1 r)H = 1 / 5 + (1 5)×0.95 = 83.3%平均訪問時間 ：ta = tc / e = 50ns / 0.833 = 60ns四解 ：（1）串行進(jìn)位方式：C1 = G1 + P1 C0 其中： G1 = A1 B1 ，P1 = A1B1C2 = G2 + P2 C1 G2 = A2 B2 ，P2 = A2B2 C3 = G3 + P3 C2 G3 = A3 B3

24、 , P3 = A3B3C4 = G4 + P4 C3 G4 = A4 B4 , P4 = A4B4(2) 并行進(jìn)位方式：C1 = G1 + P1 C0 C2 = G2 + P2 G1 + P2 P1 C0C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0其中 G1G4 ，P1P4 表達(dá)式與串行進(jìn)位方式相同。五解：根據(jù)圖B5.1中已知，ROM1的空間地址為0000H3FFFH，ROM2的地址空 間地址為4000H7FFFH，RAM1的地址空間為C000H

25、DFFFH，RAM2的地址空間為E000HFFFFH。 對應(yīng)上述空間，地址碼最高4位A15A12狀態(tài)如下：00000011 ROM101000111 ROM211001101 RAM111101111 RAM2 2 :4譯碼器對A15A14兩位進(jìn)行譯碼，產(chǎn)生四路輸出，其中 ：y0 = 00 對應(yīng)ROM1， y1 = 01對應(yīng)ROM2 ，y3 = 11 對應(yīng) RAM1和RAM2。然后用A13區(qū)分是RAM1（A13 = 0）還是RAM2（A13 = 1），此處采用部分譯碼。由此，兩組端子的連接方法如下：16， 25， 37， 812， 1114， 913 六解： 采用水平微指令格式，且直接控制方式

26、，順序控制字段假設(shè)4位，其中一位判別測試位：AS0 AS1 S1 S2 BS0 BS1 LDR1，LDR2 ，LDR3 P AR1，AR2，AR3 2位 2位 2位 3位 1位 3位 直接控制 順序控當(dāng)P = 0時，直接用AR1AR3形成下一個微地址。當(dāng)P = 1時，對AR3進(jìn)行修改后形成下一個微址。七解 ：有三種方式：鏈?zhǔn)讲樵兎绞?、計?shù)器定時查詢方式、獨(dú)立請求方式。獨(dú)立請求方式結(jié)構(gòu)圖如圖圖B5.2 圖B5.3八解：令中斷向量001010為A設(shè)備，001011為B設(shè)備，001000為C設(shè)備，三個設(shè)備的判優(yōu)識別，邏輯圖如圖B5.3：九十本科生期末試卷六答案一選擇題 1 D 2 B 3 B 4 C

27、 5 D 6 B 7 C 8 A 9 A 10 B二填空題 1. A.符號位S B.基值E C.偏移量 2. A.存儲容量 B.存儲時間 C.存儲周期 3. A.操作 ，特征與功能 B.操作數(shù)的地址 C.二地址，單地址，零地址 4. A.物理 B.功能 C.時 5. A.分辨率 B.顏色 C.不同三（1）浮點(diǎn)乘法規(guī)則：N1 ×N2 =（2j1 ×S1）× （2j2 × S2） = 2（j1+j2） ×（S1×S2）（2）碼求和：j1 + j2 = 0（3） 尾數(shù)相乘：被乘數(shù)S1 =0.1001，令乘數(shù)S2 = 0.1011，尾數(shù)絕對值

28、相乘得積的絕對值，積的符號位 = 00 = 0。按無符號陣乘法器運(yùn)算得：N1 ×N2 = 20×0.01100011 （4）尾數(shù)規(guī)格化、舍入（尾數(shù)四位）N1 ×N2 = （+ 0.01100011）2 = （+0.1100）2×2（-01）2 四解：（1）由于主存地址碼給定18位，所以最大存儲空間為218 = 256K，主存的最大容量為256KB?，F(xiàn)每個模塊條的存儲容量為32KB，所以主存共需256KB / 32KB = 8塊板。 （2） 每個模塊條的存儲容量為32KB，現(xiàn)使用4K×4位的RAM芯片拼成4K×8位 （共8組），用地址碼

29、的低12（A0A11）直接接到芯片地址輸入端，然后用地址的高3位（A14A12）通過3 ：8譯碼器輸出分別接到8組芯片的選片端。共有8×2 = 16個RAM。 （3） 據(jù)前面所得，共需8個模條，每個模條上有16片芯片，故主存共需8×16 =128片RAM芯片。五 解：X原=1.01111 X補(bǔ)=1.10001 -X補(bǔ)=0.01111 X補(bǔ) 11.10001+ -Y補(bǔ) 11.00111 X-Y補(bǔ) 10.11000 Y原=0.11001 Y補(bǔ)=0.11001 -Y補(bǔ)=1.00111 X補(bǔ) 11.10001 + Y補(bǔ) 00.11001 X+Y補(bǔ) 00.01010 X+Y=+0.0

30、1010因?yàn)榉栁幌喈?，所以結(jié)果發(fā)生溢出。六解：（1）各功能部件聯(lián)結(jié)成如圖所示數(shù)據(jù)通路： 移位器 MDR R0 IR R1 PC M R2 C ALU +1 MAR R3 D 圖 B 6.4 （2）此指令為RS型指令，一個操作數(shù)在R1中，另一個操作數(shù)在R2為地址的內(nèi)存單元中，相加結(jié)果放在R1中。送當(dāng)前指令地址到MAR （PC） MAR 送當(dāng)前指令地址到MAR MMDRIR，（PC）+ 1 取當(dāng)前指令到IR， PC + 1，為取下條指令做好準(zhǔn)備譯碼 （R1）C 取R1操作數(shù)C暫存器。（R2）MAR R2中的內(nèi)容是內(nèi)存地址MMDRD 從內(nèi)存取出數(shù)D暫存器（C）+（D）R1 暫存器C和D中的數(shù)相加后

31、送R1圖 B 6.5 七解：有三種方式：鏈?zhǔn)讲樵兎绞?，計?shù)器定時查詢方式，獨(dú)立請求方式。 計數(shù)器定時查詢方式邏輯結(jié)構(gòu)圖如下： 圖 B 6.6八解：（1）因?yàn)?刷新所需帶寬 = 分辨率 × 每個像素點(diǎn)顏色深度 × 刷新速度， 所以1024 × 768 × 3B × 72 / S × 100/50= 324MB / S（2）為達(dá)到這樣高的刷存帶寬，可采用如下技術(shù)措施：使用高速的DRAM芯片組成刷存；刷存采用多體交錯結(jié)構(gòu)；刷存內(nèi)顯示控制器的內(nèi)部總線寬度由32位提高到64位，甚至到128位；刷存采用雙端口存儲器結(jié)構(gòu)，將刷新端口與更新端口分開。

32、九 十本科生期末試卷七答案一、選擇題 1C 2. B 3B 4C 5C 6B 7B 8D 9C 10C二、填空題1.A.尋址方式 B.操作數(shù)有效 C.二地址指令 2.A.并行 B.空間并行 C.時間并行 3.A.指令操作碼 B.時序 C.狀態(tài)條件 4.A.結(jié)構(gòu) B.CPU C.技術(shù) 5.A.機(jī)器周期 B.時鐘周期 C. 2 三、因?yàn)閤補(bǔ) + y補(bǔ) = x + y補(bǔ)，所以 y補(bǔ)= x + y補(bǔ) - x補(bǔ) 又x-y補(bǔ)= x+（-y）補(bǔ) = x補(bǔ) + -y補(bǔ)，所以 -y補(bǔ)= x-y補(bǔ) - x補(bǔ) 將和相加，得y補(bǔ) + -y補(bǔ)= x + y補(bǔ)+ x - y補(bǔ)- x補(bǔ)- x補(bǔ)= x + y + x - y

33、補(bǔ)- x補(bǔ)- x補(bǔ)= x + x補(bǔ)- x補(bǔ)- x補(bǔ) = 0 所以 -y補(bǔ) = -y補(bǔ)四解： 命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96 主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4訪問效率： e=1/r+(1-r0H)=1/4+(1-4)×0.96=89.3%平均訪問時間 Ta=Tc/e=40/0.893=45ns五解：（1）雙字長二地址指令，用于訪問存儲器。（2）操作碼字段OP為6位，可以指定26 = 64種操作。 （3）一個操作數(shù)在源寄存器（共16個），另一個操作數(shù)在存儲器中（由基值寄存器和位

34、移量決定），所以是RS型指令。六解：當(dāng)24個控制信號全部用微指令產(chǎn)生時，可采用字段譯碼法進(jìn)行編碼控制，采用的微指令格式如下（其中目地操作數(shù)字段與打入信號段可結(jié)合并公用，后者加上節(jié)拍脈沖控制即可）。 3位 3位 5位 4位 3位 2位 ××× ××× ××××× ×××× ××× ×× X 目的操作數(shù) 源操作數(shù) 運(yùn)算操作 移動操作 直接控制 判別 下址字段編碼表如下：目的操作數(shù)字段源操作數(shù)字段運(yùn)算操

35、作字段移位門字段直接控制字段001 a, LDR0010 b, LDR1011 c, LDR2100 d, LDR3001 e010 f011 g100 hMS0S1S2S3L, R, S, Ni, j, +1七. 解：可指定16種，實(shí)際給出12種。存儲器讀 / 寫總線周期以猝發(fā)式傳送為基本機(jī)制，一次猝發(fā)式傳送總線周期通常由一個地址周期和一個或幾個數(shù)據(jù)周期組成。存儲器讀 / 寫周期的解釋，取決于PCI總線上的存儲器控制器是否支持存儲器 / cache之間的PCI傳輸協(xié)議。如果支持，則存儲器讀 / 寫一般是通過cache來進(jìn)行；否則，是以數(shù)據(jù)非緩存方式來傳輸。八、解：（1）是調(diào)頻制（FM）； （

36、2）是改進(jìn)調(diào)頻制（MFM）； （3）是調(diào)相制（PE）；（4）是調(diào)頻制（FM）； （5）是不歸零制（NRZ）； （6）是“見1就翻制”（NRZ1）。 九 十 本科生期末試卷八答案一、選擇題1 C 2 B 3 C 4 D 5 C 6 D 7 A 8 A 9 B 10 C二、填空題1.A.簡單指令系統(tǒng) B.通用寄存器 C.指令流水線 2.A.優(yōu)先級 B.公平 C.總線控制權(quán) 3.A.磁光盤 B.相變盤 C.隨機(jī)寫入、擦除或重寫 4.A.存儲保護(hù) B.存儲區(qū)域 C.訪問方式 5.A.總線 B.地址 C.控制 三、證明：當(dāng)1 > x 0時，即x為正小數(shù)，則1 > x 補(bǔ) = x 0因?yàn)檎龜?shù)的

37、補(bǔ)碼等于正數(shù)本身，所以1 > x 0.x1x2xn 0 ， x0 = 0 當(dāng)1 > x > - 1時，即x為負(fù)小數(shù)，根據(jù)補(bǔ)碼定義有：2 > x 補(bǔ) = 2 + x > 1 （mod2）即 2 > x0.x1x2xn > 1 ，xn= 1所以 正數(shù)： 符號位 x0 = 0 負(fù)數(shù)： 符號位 x0 = 1若 1 > x0 ， x0 = 0，則 x 補(bǔ) = 2 x0 + x = x若 - 1 < x < 0， x0 = 1，則 x 補(bǔ) = 2 x0 + x = 2 + x0, 1> x 0 所以有 x 補(bǔ) = 2 x0 + x ，x0

38、= 1 , 0 > x > -1四、解：（1）用虛擬地址為1的頁號15作為快表檢索項(xiàng)，查得頁號為15的頁在主存中的起始地址為80000，故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324。 主存實(shí)地址碼 = 96000 + 0128 = 96128虛擬地址3的頁號為48，當(dāng)用48作檢索項(xiàng)在快表中檢索時，沒有檢索到頁號為48的頁面，此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)要將該頁面從外存調(diào)入主存，然后將頁號及其在主存中的起始地址寫入快表。 五. 解:

39、1）X=00 , D=20H ,有效地址E=20H 2) X=10 , D=44H ,有效地址E=1122H+44H=1166H 3) X=11 , D=22H ,有效地址E=1234H+22H=1256H 4) X=01 , D=21H ,有效地址E=0037H+21H=0058H 5）X=11 , D=23H ,有效地址 E=1234H+23H=1257H六 解：（1）已知微地址寄存器長度為8位，故推知控存容量為256單元。所給條件中微程序有兩處分支轉(zhuǎn)移。如不考慮他分支轉(zhuǎn)移，則需要判別測試位P1 ，P2（直接控制），故順序控制字段共10位，其格式如下,AI表示微地址寄存器： P1 P2 A

40、1,A2 A8 判別字段 下地址字段（2）轉(zhuǎn)移邏輯表達(dá)式如下：A8 = P1·IR6·T4 A7 = P1·IR5·T4 A6 = P2·C0·T4其中T4為節(jié)拍脈沖信號。在P1條件下，當(dāng)IR6 = 1時，T4脈沖到來時微地址寄存器的第8位A8將置“1”，從而將該位由“0”修改為“1”。如果IR6 = 0，則A8的“0”狀態(tài)保持不變，A7，A6 的修改也類似。 根據(jù)轉(zhuǎn)移邏輯表達(dá)式，很容易畫出轉(zhuǎn)移邏輯電路圖，可用觸發(fā)器強(qiáng)制端實(shí)現(xiàn)。圖B8.3七、解：每道記錄信息容量 = 12288字節(jié)，每個記錄面信息容量 = 275×12288

41、字節(jié)，共有4個記錄面，所以磁盤存儲器總?cè)萘繛?：4 ×275×12288字節(jié) = 13516800字節(jié)，最高位密度D1按最小磁道半徑R1計算(R1 = 115mm)：D1 = 12288字節(jié) / 2R1 = 17字節(jié) / mm，最低位密度D2按最大磁道半徑R2計算：R2 = R1 + （275 ÷ 5） = 115 + 55 = 170mm，D2 = 12288字節(jié) / 2R2 = 11.5 字節(jié) / mm(3) 磁盤傳輸率 C = r · N r = 3000 / 60 = 50 周 / 秒 N = 12288字節(jié)（信道信息容量）C = r ·

42、; N = 50 × 12288 = 614400字節(jié) / 秒（4）平均等待時間 = 1/2r = 1 / (2×50) = 10毫秒 （5）磁盤存貯器假定只有一臺，所以可不考慮臺號地址。有4個記錄面，每個記錄面有275個磁道。假定每個扇區(qū)記錄1024個字節(jié)，則需要12288 ÷1024字節(jié) = 12個扇區(qū)。由此可得如下地址格式： 14 6 5 4 3 0柱面（磁道）號 盤面（磁頭）號 扇區(qū)號圖 B 8.4八、解：五個觸發(fā)器的作用：中斷屏蔽觸發(fā)器（Im）：CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。Im標(biāo)志為“0”時，CPU 可受理外界中斷請求。中斷請求觸發(fā)器（IR）：暫

43、存中斷請求線上由設(shè)備發(fā)出的中斷請求信號，IR標(biāo)志為“1”時，表示設(shè)備發(fā)出了中斷請求。允許中斷觸發(fā)器（EI）：用程序指令來置位，控制是否允許某設(shè)備發(fā)出中斷請求。IE為“1” 時，某設(shè)備可以向CPU發(fā)出請求。準(zhǔn)備就緒的標(biāo)志（RD）：一旦設(shè)備做好一次數(shù)據(jù)的接收或發(fā)送，便發(fā)出一個設(shè)備動作完畢信號，使RS標(biāo)志為“1”。工作觸發(fā)器（BS）：設(shè)備“忙”的標(biāo)志。BS=1，表示啟動設(shè)備工作。 九 十 圖B8.3 本科生期末試卷九答案一、選擇題1A 2. B 3. D 4. C 5. B 6. B 7. B 8. B、D 9. B 10. A 二、填空題1A.MMX B.多媒體擴(kuò)展結(jié)構(gòu) C.圖象數(shù)據(jù) 2A.定時協(xié)

44、議 B.同步 C.異步 3A.內(nèi)存 B.CPU C.I / O 4A.10000億 B.神威 C.美國、日本 5A.符號位 B.數(shù)值域 C.純整數(shù) 三. 解： x 補(bǔ) = 0.1011 ， y 補(bǔ) = 1.1011 1/2x 補(bǔ) = 0.01011 ， 1/2y 補(bǔ) = 1.11011 1/4x 補(bǔ) = 0.001011 ，1/4 y 補(bǔ) = 1.111011 - x 補(bǔ) = 1.0101 ， - y 補(bǔ) =0.0101 x 補(bǔ) = 00.1011 x 補(bǔ) = 00.1011+ - y 補(bǔ) = 00.0101 + y 補(bǔ) = 11.1011 01.0000 00.0110 符號位相異 x y溢

45、出 x+y=0.0110圖 B 9.3四. 解：（1）根據(jù)題意，存儲器總量為64KB，故地址線總需16位。現(xiàn)使用16K×1位的動態(tài)RAM芯片，共需32片。芯片本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整個存儲器，其組成邏輯框圖如圖B9.3，其中使用一片2 ：4譯碼器。（2）根據(jù)已知條件，CPU在1s內(nèi)至少需要訪存一次，所以整個存儲器的平均讀/ 寫周期與單個存儲器片的讀 / 寫周期相差不多，應(yīng)采用異步刷新比較合理。對動態(tài)MOS存儲器來講，兩次刷新的最大時間間隔是2s。RAM芯片讀/ 寫周期為0.5s，假設(shè)16K ×1位的RAM芯片由128 × 1

46、28矩陣存儲元構(gòu)成，刷新時只對128行進(jìn)行異步方式刷新，則刷新間隔為2m / 128 = 15.6s，可取刷新信號周期15s。五. 解：（1）雙字長二地址指令，用于訪問存儲器。（2）操作碼字段OP為6位，可以指定26 = 64種操作。（3）一個操作數(shù)在源寄存器（共16個），另一個操作數(shù)在存儲器中（由基值寄存器和位移量決定），所以是RS型指令。六. 解：a為數(shù)據(jù)緩沖寄存器 DR ，b為指令寄存器 IR ，c為主存地址寄存器，d為程序計數(shù)器PC。主存 M 緩沖寄存器 DR 指令寄存器 IR 操作控制器。(3)存儲器讀 ：M DR ALU AC存儲器寫 ：AC DR M七. 解：設(shè)讀寫一塊信息所需總時間為T，平均找到時間為Ts，平均等待時間為TL，讀寫一塊信息的傳輸時間為Tm，則：T=TsTLTm。假設(shè)磁盤以每秒r的轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個字，則數(shù)據(jù)傳輸率=rN個字/秒。又假設(shè)每塊的字?jǐn)?shù)為n，因而一旦讀寫頭定位在該塊始端，就能在Tm（n / rN）秒的時間中傳輸完畢。TL是磁盤旋轉(zhuǎn)半周的時間，TL=（1/2r）秒，由此可得：T=Ts1/2rn/rN 秒 八. 解：假設(shè)主存工作周期為TM，執(zhí)行一條指令的時間也設(shè)為TM 。則中斷處理過程和各時間段如圖B9.4所示。當(dāng)三個設(shè)備同時發(fā)出中斷請求時，依次處理設(shè)備A、B