計(jì)算機(jī)組成與結(jié)構(gòu)試題及答案

1、.(0013) 計(jì)算機(jī)組成原理復(fù)習(xí)思考題一、單項(xiàng)選擇題1下列（）屬于應(yīng)用軟件。 操作系統(tǒng) 編譯系統(tǒng) 連接程序 文本處理2計(jì)算機(jī)的字長決定了（）。指令直接尋址能力計(jì)算機(jī)的運(yùn)算精度計(jì)算機(jī)的運(yùn)算速度計(jì)算機(jī)的高低檔次3主板上高速緩沖存儲(chǔ)器CACHE 是設(shè)在（）。主存與 CPU 之間主存與外存之間接口板上CPU 內(nèi)部4進(jìn)位計(jì)數(shù)制中的最大數(shù)是指（）。一個(gè)數(shù)允許使用的最大數(shù)碼一個(gè)數(shù)位允許使用的數(shù)碼個(gè)數(shù)一個(gè)固定的常數(shù)值數(shù)碼在數(shù)據(jù)中的不同位置5相聯(lián)存貯器是按（）進(jìn)行尋址的存貯器。地址方式堆棧方式 內(nèi)容指定方式 地址方式與堆棧方式6總線中地址線的作用是（）。用于選擇存儲(chǔ)器單元 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備用于選擇存

2、儲(chǔ)器單元及用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備 地址信號7某計(jì)算機(jī)字長 32 位，其存儲(chǔ)容量為128KB，若按字編址，那么它的尋址范圍是（）。 064K 016K 08K 032K8基址尋址方式中，操作數(shù)的有效地址等于（）。堆棧指示器內(nèi)容加上位移量 程序計(jì)數(shù)器內(nèi)容加上位移量基值寄存器內(nèi)容加上位移量 變址寄存器內(nèi)容加上位移量9 目前大多數(shù)集成電路生產(chǎn)中，所采用的基本材料為（）。 單晶硅 非晶硅銻化鉬 硫化鎘10 CRT 的分辨率為 1024 1024像素，像素顏色數(shù)為 512，則刷新存儲(chǔ)器容量是（）。 256KB 512KB 2MB 1MB11 CPU 內(nèi)由許多部件組成，其核心部件是（）。 累加寄存器 算

3、術(shù)運(yùn)算部件ALU 部件 多路開關(guān)12用某個(gè)寄存器中操作數(shù)的尋址方式稱為（）尋址。 直接間接寄存器直接 寄存器間接13.二級高速緩沖存儲(chǔ)器CACHE是設(shè)在（）。 主存與 CPU之間 主存與外存之間 接口板上 CPU 內(nèi)部14.主 - 輔存儲(chǔ)器的目的是（）。 解決 CPU 和主存之間的速度匹配問題 擴(kuò)大主存儲(chǔ)器的容量 擴(kuò)大 CPU 中通用寄存器的數(shù)量 既擴(kuò)大主存儲(chǔ)容量又?jǐn)U大CPU 通用寄存器數(shù)量15.在機(jī)器數(shù)（）中，零的表示形式是唯一的。 原碼 補(bǔ)碼 移碼反碼16.為了便于實(shí)現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（）。 通用寄存器 堆棧 存儲(chǔ)器 外存17 DMA 傳送是實(shí)現(xiàn)（）之間信息高速傳送

4、的一種方式?？删庉嫹侗? CPU 與 IO 接口電路 內(nèi)存與外設(shè) CPU 與內(nèi)存 內(nèi)存與內(nèi)存18磁盤轉(zhuǎn)速提高一倍，則（）。 平均等待時(shí)間縮小一半 其存取速度也提高一倍 影響查道時(shí)間 存取速度不變19用補(bǔ)碼表示的定點(diǎn)小數(shù)，其表示范圍為（）。 1X1 1X1 1X1 1X120直接、間接、立即三種尋址方式指令的執(zhí)行速度由快到慢的順序列是（）。 直接、立即、間接直接、間接、立即立即、直接、間接不確定21符號不相同的兩數(shù)相減是（）。 一定會(huì)產(chǎn)生溢出的 可能產(chǎn)生溢出的 一定不產(chǎn)生溢出 以上都不是22某 SRAM芯片，存儲(chǔ)容量為64K× 16 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（）。 64 ，16

5、16 ，16 64，8 16 ，6423閃速存儲(chǔ)器稱為（）。 光盤固態(tài)盤 硬盤 軟盤24指令周期是指（）。 CPU 從主存取出一條指令的時(shí)間 CPU 執(zhí)行一條指令的時(shí)間 CPU 從主存取出一條指令加上CPU 執(zhí)行這條指令的時(shí)間 時(shí)鐘周期時(shí)間；25浮點(diǎn)數(shù)比定點(diǎn)小數(shù)和整數(shù)的使用（）。差不多 更復(fù)雜 更方便更慢26符號相同的兩數(shù)相減是（）。 會(huì)產(chǎn)生溢出的 是不會(huì)產(chǎn)生溢出的 不一定產(chǎn)生溢出 以上都不是27常用的虛擬存儲(chǔ)系統(tǒng)由（）兩級存儲(chǔ)器組成，其中輔存是磁表面存儲(chǔ)器。 cache 主存 主存輔存 cache 輔存 通用寄存器主存28要用 256 ×16 位的存儲(chǔ)器芯片組成4K 字節(jié)存儲(chǔ)器，需

6、要這樣的存儲(chǔ)器芯片數(shù)為（）。 2 4 8 1629磁盤上的磁道是（）。 記錄密度不同的同心圓 記錄密度相同的同心圓 一條阿基米德螺線 兩條阿基米德螺線30系統(tǒng)總線中地址線的功能是（）。 選擇主存單元地址選擇進(jìn)行信息傳輸?shù)脑O(shè)備 選擇外存地址指定主存和 I/O設(shè)備接口電路的地址31在 CPU 中跟蹤指令后繼地址的寄存器是（）。 主存地址寄存器 程序計(jì)數(shù)器 指令寄存器 狀態(tài)條件寄存器32至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是（）。 節(jié)約元件 運(yùn)算速度快 物理器件的性能決定 信息處理方便33貯存器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來（）。 存放數(shù)據(jù)存放程序 存放數(shù)據(jù)和程序存放微程序34磁

7、盤驅(qū)動(dòng)器向盤片磁層記錄時(shí)采用（）方式寫入。 并行串行并串行串并行35 DMA 方式指直接依靠硬件實(shí)現(xiàn)主機(jī)I O 設(shè)備間（）數(shù)據(jù)直接傳送。 軟件 位 成組 塊36運(yùn)算器的主要功能是進(jìn)行（）運(yùn)算。 邏輯 算術(shù) 初等函數(shù) 邏輯與算術(shù)可編輯范本.37用于對某個(gè)操作數(shù)在內(nèi)存的尋址方式稱為（）尋址。直接 間接 寄存器直接 寄存器間接38 DMA方式指直接依靠硬件實(shí)現(xiàn)主機(jī)I O 設(shè)備間（）數(shù)據(jù)直接傳送。軟件 位 成組塊39動(dòng)態(tài) RAM 刷新時(shí)間一般小于或等于（）的時(shí)間內(nèi)進(jìn)行一次。2ns 2 s 2ms 2s40發(fā)生中斷請求的條件是（）。一條指令執(zhí)行結(jié)束 一次 I/O操作結(jié)束機(jī)器內(nèi)部發(fā)生故障 一次 DMA操作

8、結(jié)束41定點(diǎn)原碼運(yùn)算是（）。補(bǔ)碼運(yùn)算僅數(shù)值運(yùn)算 數(shù)值、符號運(yùn)算后鄰接類似二進(jìn)制運(yùn)算42下述 I/O 控制方式，哪種主要由程序?qū)崿F(xiàn)（）。 PPU （外圍處理機(jī)） 中斷方式 DMA方式 通道方式二、填空題1（65 25 ）10 = （）16 。2設(shè) X 補(bǔ) 1011 ，則 X （真值）為。3（3C 4 ）16 （）2。4廣泛使用的 _ 和_都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器,前者速度快 ,后者速度慢。5一條指令分為和 _ _ 兩部份。6沿磁盤半徑方向單位長度的磁道數(shù)稱為單位長度磁道所能記錄二進(jìn)制信息的位數(shù)叫。7浮點(diǎn)數(shù)的尾數(shù)碼部份，在機(jī)器中多采用表示。8堆棧按結(jié)構(gòu)不同 , 分為 _堆棧和 _堆棧。9 相聯(lián)存儲(chǔ)

9、器是按_訪問的存儲(chǔ)器，在cache中用來存放 _.10 磁盤一般采用磁記錄方式，而磁帶一般采用磁記錄方式。11 布爾代數(shù)有“與” 、三種基本邏輯關(guān)系。12 動(dòng)態(tài) RAM 刷新一般有和 _ 兩種。13 在微程序控制器中一組實(shí)現(xiàn)一定操作功能的微命令的組合構(gòu)成一條而一條機(jī)器指令的功能是由若干條組成。14設(shè) X（真值） -0 1001 ，則 X 補(bǔ)為。15主存與 cache 的地址映射有 _ ，_， _三種方式。16中斷有軟中斷、。.17 AR 寄存器存放的是 _， MDR 寄存器用來存放 _。18完成一條指令一般分為周期和周期。19半導(dǎo)體 SRAM靠_存貯信息，半導(dǎo)體 DRAM則是靠 _存貯信息。2

10、0重寫型光盤分 _和 _兩種。21中斷向量地址是 _地址。22.機(jī)器周期基本上是根據(jù)確定。23堆棧的棧底是，堆棧的棧頂。24一個(gè) 16 位的浮點(diǎn)數(shù)，階碼用 6位表示，尾數(shù)用 10位（含一位符號位）表示，階的基數(shù)為 2 ，階碼用補(bǔ)碼表示，尾數(shù)用原碼表示，則其浮點(diǎn)數(shù)表示的最大值為最小正值為。25微程序控制器是一種控制器?？删庉嫹侗?三、簡答題1 兩數(shù)的浮點(diǎn)數(shù)相加減后，為什么用階碼判別溢出？2 寫出浮點(diǎn)數(shù)加減運(yùn)算步驟。3 簡述補(bǔ)碼加減運(yùn)算溢出的三種檢測方法。4 在寄存器寄存器型，寄存器存儲(chǔ)器型和存儲(chǔ)器存儲(chǔ)器型三類指令中，哪類指令的執(zhí)行時(shí)間最長？哪類指令的執(zhí)行時(shí)間最短？為什么？5 簡述主存儲(chǔ)器中動(dòng)態(tài)和

11、靜態(tài)存儲(chǔ)器的異同。6 簡述微程序與硬布線控制的計(jì)算機(jī)異同。7 指令和數(shù)據(jù)均以二進(jìn)制代碼形式放在主存中，請問CPU 如何區(qū)別它們是指令還是數(shù)據(jù)？8 簡述補(bǔ)碼運(yùn)算與原碼運(yùn)算的不同。9 簡述激光打印機(jī)工作原理。10 簡述中斷處理步驟。11 操作數(shù)的編址方式有哪些？12 簡述 DMA 方式和程序中斷方式區(qū)別13 一個(gè)計(jì)算機(jī)系統(tǒng)中的總線，大致分為哪幾類。14 簡述計(jì)算機(jī) CPU 流水線工作原理及流水線阻塞原因，并舉三個(gè)因素分析。15 外圍設(shè)備的 I/O 控制分哪幾類？。16 簡述硬盤頭盤組件密封原因。17 CPU 內(nèi)部有哪些部件組成？其功能是什么？18 簡述 CRT 對一屏字符（字符顯示窗口8 

12、5; 15, 字符點(diǎn)陣 7 × 8 ，一屏字符為 80 × 25 個(gè)字）工作原理。19 簡述堆棧的作用。20 DRAM 存儲(chǔ)器采用何種方式刷新？有哪幾種常用的刷新方式？四、計(jì)算題1已知 x = -0.01111y = +0.11001用補(bǔ)碼計(jì)算 x 補(bǔ) ， -x 補(bǔ)， y 補(bǔ)， -y 補(bǔ)， x+y, x-y 。2求十進(jìn)制數(shù) -113 的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用8 位二進(jìn)制表示，并設(shè)最高位為符號位，真值為7 位）。3機(jī)器數(shù)字長為 8 位（含 1 位符號位），當(dāng) X= -100 （十進(jìn)制） 時(shí)，其對應(yīng)的二進(jìn)制表示，寫出 (X)原 表示及 (X) 補(bǔ) 表示。4某

13、硬盤內(nèi)有 10 片盤片，每盤片有2 個(gè)記錄面，每個(gè)記錄面有6000磁道，每道分為32 個(gè)扇區(qū)，每扇區(qū) 512 字節(jié)，磁盤轉(zhuǎn)速5400轉(zhuǎn) / 分，求硬盤內(nèi)有多少個(gè)存儲(chǔ)面，有多少個(gè)柱面，硬盤的存儲(chǔ)容量是多少，數(shù)據(jù)傳輸率是多少。5設(shè)計(jì)算機(jī)的存儲(chǔ)器為64 × 64位，直接地址映像的 cache容量為2 字，每塊 4 字，問： cache 地址的標(biāo)志字段、塊號和塊內(nèi)地址字段分別有多少位？ cache 中可裝入多少塊數(shù)據(jù)？6設(shè)有一個(gè)具有 20位地址和32 位字長的存儲(chǔ)器，問： (1) 該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？(2) 如果存儲(chǔ)器由256k × 8位的 SRAM芯片組成，需多少片？

14、 (3) 需多少位地址作芯片選擇？7用 16K ×16 位的 SRAM 芯片構(gòu)成 64K× 32 位的存儲(chǔ)器。要求畫出該存儲(chǔ)器的組成邏輯框圖。8計(jì)算機(jī)系統(tǒng)的內(nèi)存儲(chǔ)器由cache 和主存構(gòu)成， cache 的存取周期為 50 納秒，主存的存取周期為 400 納秒。已知在一段給定的時(shí)間內(nèi)， CPU 訪問了 cache 的 1 、3 、 5 、 7 、 3 、 4 、 6 塊，訪問了主存 1003 、1004 、1005 地址。問： (1) cache 的命中率是多少？ (2) CPU 訪問內(nèi)存的可編輯范本.平均時(shí)間是多少納秒？9 某機(jī)字長16 位，定位表示，尾數(shù)15 位，數(shù)符1

15、 位，問：(1) 定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？(2) 定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？10已知某機(jī)采用微程序控制方式，其存儲(chǔ)器容量為512 × 64 （位），微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4 個(gè)，微指令采用水平型格式，后繼微指令地址采用斷定方式。畫出微指令采用水平型格式，微指令中的三個(gè)字段分別應(yīng)多少位？畫出對應(yīng)這種微指令格式的微程序控制器邏輯框圖。11機(jī)器數(shù)字長為 8 位（含 1 位符號位），若機(jī)器數(shù)為 FF （十六進(jìn)制），當(dāng)它分別表示原碼、補(bǔ)碼、反碼和移碼時(shí)，等價(jià)的十進(jìn)制整數(shù)分別是多少？12某機(jī)器有 5 級中斷 L

16、0 L4, 中斷響應(yīng)次序 L0最高， L4 最低，現(xiàn)改為中斷處理次序從高到低為 L0 、L3 、L4 、L1 、L2 ，問： (1) 各級中斷處理程序的中斷級屏蔽值如何設(shè)置。(2)5 級中斷同時(shí)發(fā)出中斷請求，按更改后次序畫出進(jìn)入各級中斷處理程序的過程示意圖。(0013)計(jì)算機(jī)組成原理復(fù)習(xí)思考題答案一單項(xiàng)選擇題12345 678910 11 12 13 14 15 16 17 18 19 20 21 2223 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 二填空題二填空題答案： 1 ； 41.012 ； -0.1013； 111

17、100.014； SRAM ，DRAM 5；操作碼，地址碼6；道密度 ,位密度7 ；補(bǔ)碼8 ；寄存器，存儲(chǔ)器9 ；內(nèi)容，部分主存內(nèi)容10 ；隨機(jī)，順序11；或 ,非 12 ；集中、分布刷新13 ；微指令 14 ；1.011115 ； 直接相聯(lián)、組相聯(lián)、全相聯(lián)16；內(nèi)中斷 ,外中斷17 ；地址、數(shù)據(jù)18 ；取指令、執(zhí)行 19；觸發(fā)器 mos 電容 20 ；磁光型、相變型21 ；中斷服務(wù)程序入口22 ；微操作時(shí)間 23 ； 棧底不變， 棧頂可變 24 ； +2 32 ×（ 1-2 -10 ）、+2 42 25 ；軟件三 簡答題見教材。四 計(jì)算題1. 解： X 補(bǔ) =1.10001-X補(bǔ)

18、=0.01111Y 補(bǔ) =0.11001-Y 補(bǔ) =1.00111X+Y=+0.01010X-Y結(jié)果發(fā)生溢出2原碼 11110001反碼10001110補(bǔ)碼 10001111移碼 000011113 11111111， 100000014存儲(chǔ)面 =20個(gè)記錄面柱面 =6000硬盤的存儲(chǔ)容量=32*6000*32*512B可編輯范本.數(shù)據(jù)傳輸率 =(5400/60)*(32*512)B/s55 位,9位,2 位 512 塊。64MB 16 片 （ 3 ）2 位地址線作芯片片選選擇7所需芯片總數(shù)（ 64K × 32 ）÷（ 16K ×16）= 8片 因此存儲(chǔ)器可分為4

19、 個(gè)模塊，每個(gè)模塊16K × 32位，各模塊通過 A15 、 A14 進(jìn)行 2 ： 4譯碼。8 (1)0.7； (2)190ns9. (1)+2 15 -1 、 -1 ； (2) +(1-2 -15 )、 -2 -15 。10. (1)51 、 4 、 9 位 ； (2) 見教材。11 原碼 -127 、補(bǔ)碼-1 、 反碼 0 和移碼 +112 見教材。試卷 A一、填空題：（每空 1 分，共 15 分）1 、原碼一位乘法中，符號位與數(shù)值位（），運(yùn)算結(jié)果的符號位等于（）。2 、碼值 80H ：若表示真值0 ，則為（）碼；若表示真值128 ，則為（）碼。3 、微指令格式分為（）型微指令和

20、（）型微指令，其中，前者的并行操作能力比后者強(qiáng)。4、在多級存儲(chǔ)體系中， Cache 存儲(chǔ)器的主要功能是（）。5、在下列常用術(shù)語后面，寫出相應(yīng)的中文名稱：VLSI(), RISC( ), DMA(), DRAM()。6、為了實(shí)現(xiàn) CPU 對主存儲(chǔ)器的讀寫訪問， 它們之間的連線按功能劃分應(yīng)當(dāng)包括（ ），（）（）。7 、從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和演變看，近代計(jì)算機(jī)是以（）為中心的系統(tǒng)結(jié)構(gòu)。二、單項(xiàng)選擇題： （每題 2 分，共 40 分）可編輯范本.1 、寄存器間接尋址方式中，操作數(shù)處于（）中。A、通用寄存器B、主存C、程序計(jì)數(shù)器D 、堆棧2、 CPU 是指（）。A、運(yùn)算器B 、控制器C、運(yùn)算器和控制器

21、D 、運(yùn)算器、控制器和主存3、若一臺計(jì)算機(jī)的字長為2 個(gè)字節(jié)，則表明該機(jī)器（）。A、能處理的數(shù)值最大為2 位十進(jìn)制數(shù)。B 、能處理的數(shù)值最多由2 位二進(jìn)制數(shù)組成。C、在 CPU 中能夠作為一個(gè)整體加以處理的二進(jìn)制代碼為16 位。D 、在 CPU 中運(yùn)算的結(jié)果最大為 2 的 16次方4、在浮點(diǎn)數(shù)編碼表示中， （ ）在機(jī)器數(shù)中不出現(xiàn)，是隱含的。A、基數(shù)B、尾數(shù)C、符號D 、階碼5、控制器的功能是（）。A、產(chǎn)生時(shí)序信號B 、從主存取出一條指令C 、完成指令操作碼譯碼D 、從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號，以解釋執(zhí)行該指令。6 、虛擬存儲(chǔ)器可以實(shí)現(xiàn)（）。A、提高主存儲(chǔ)器的存

22、取速度B 、擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度C、提高外存儲(chǔ)器的存取周期D 、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間7 、 32 個(gè)漢字的機(jī)內(nèi)碼需要（）。A、 8 字節(jié)B、64 字節(jié)C、32 字節(jié)D、16 字節(jié)可編輯范本.8 、相聯(lián)存儲(chǔ)器是按（）進(jìn)行尋址的存儲(chǔ)器。A、地址指定方式B 、堆棧指定方式C、內(nèi)容指定方式D 、地址指定方式與堆棧存儲(chǔ)方式結(jié)合9 、狀態(tài)寄存器用來存放（）。A、算術(shù)運(yùn)算結(jié)果B 、邏輯運(yùn)算結(jié)果C、運(yùn)算類型D 、算術(shù)邏輯運(yùn)算指令及測試指令的結(jié)果狀態(tài)10 、在機(jī)器數(shù)（）中，零的表示形式是唯一的。A、原碼B 、補(bǔ)碼C 、補(bǔ)碼和移碼D 、原碼和反碼11 、計(jì)算機(jī)的存儲(chǔ)器采用分級方式是為了

23、（）。A、減少主機(jī)箱的體積B 、解決容量、價(jià)格、速度三者之間的矛盾C、保存大量數(shù)據(jù)方便D 、操作方便12、有關(guān) Cache的說法正確的是（）。A、只能在 CPU 以外B 、CPU 內(nèi)外都可以設(shè)置CacheC、只能在 CPU 以內(nèi)D、若存在 Cache ， CPU 就不能再訪問主存13、在定點(diǎn)二進(jìn)制運(yùn)算中，減法運(yùn)算一般通過（）來實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器B 、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、補(bǔ)碼運(yùn)算的十進(jìn)制加法器D 、補(bǔ)碼運(yùn)算的二進(jìn)制加法器14、堆棧常用于（）。A、數(shù)據(jù)移位B 、程序轉(zhuǎn)移C 、保護(hù)程序現(xiàn)場D 、輸入、輸出15、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從內(nèi)到外依次為（）。A、硬件系統(tǒng)、系統(tǒng)軟件、應(yīng)用軟

24、件B 、系統(tǒng)軟件、硬件系統(tǒng)、應(yīng)用軟件C、系統(tǒng)軟件、應(yīng)用軟件、硬件系統(tǒng)D 、應(yīng)用軟件、硬件系統(tǒng)、系統(tǒng)軟件可編輯范本.16 、一個(gè)指令周期通常由（）組成。A、若干個(gè)節(jié)拍B 、若干個(gè)時(shí)鐘周期C、若干個(gè)工作脈沖D 、若干個(gè)機(jī)器周期17、在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是（）。A、程序計(jì)數(shù)器B 、累加計(jì)數(shù)器C 、中斷計(jì)數(shù)器D 、程序狀態(tài)字18、某虛擬存儲(chǔ)器采用頁式內(nèi)存管理，使用LRU 頁面替換算法，考慮下面的頁面訪問地址流（每次訪問在一個(gè)時(shí)間單位中完成），1、8、1、7、8、2、7、2、 1、8、3、8、2、1、3、 1、7、1、3 、 7 。假定內(nèi)存容量為 4 個(gè)頁面，開始時(shí)為空的，則頁面失效次

25、數(shù)是（）。A、 4B 、 5C 、 6D 、719 、某一 SRAM芯片，其容量是1024 × 8 位，除電源和接地端外， 該芯片引腳的最小數(shù)目是（）。A、 20B 、22C、 25D、 3020 、下面尾數(shù)（1 位符號位）的表示中，不是規(guī)格化尾數(shù)的是（）。A、 010011101（原碼）B 、110011110（原碼）C、 010111111（補(bǔ)碼）D 、 110111001（補(bǔ)碼）三、簡答題：（每題 5 分，共 10分）1 、 Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？2 、 DRAM存儲(chǔ)器為什么要刷新？有哪幾種常用的刷新方法？四、綜合題：（共 35 分）1 、（本

26、題 7 分）某機(jī)采用微程序控制器，其微程序控制器有18 種微操作命令（采用直接控制法，即水平型微指令） ，有 8 個(gè)轉(zhuǎn)移控制狀態(tài)（采用譯碼形式），微指令格式中的下址字段7 位。該機(jī)機(jī)器指令系統(tǒng)采用4 位定長操作碼，平均每條指令由7 條微指令組成。問：（ 1 ）該微指令的格式中，操作控制字段和判別測試字段各有幾位？控存的容量是多少（字?jǐn)?shù)×字長）？（ 4 分）（2 ）該機(jī)指令系統(tǒng)共有多少條指令？需要多少容量的控存？上述的控存是否合適？（3 分）可編輯范本.操作控制字段判別測試字段下址字段2 、（本題 12 分）設(shè)浮點(diǎn)數(shù)的格式為：階碼 4 位，包含一位符號位，尾數(shù) 5 位，包含一位符號位，

27、階碼和尾數(shù)均用補(bǔ)碼表示，排列順序?yàn)椋弘A符（ 1 位）階碼（ 3 位）數(shù)符（ 1 位）尾數(shù)（ 4 位）則按上述浮點(diǎn)數(shù)的格式：（1）若（ X ） 10=22/64，（ Y）10= 2.75 ，則求 X 和 Y 的規(guī)格化浮點(diǎn)數(shù)表示形式。 （6 分）（2）求 X+Y 浮（要求用補(bǔ)碼計(jì)算，列出計(jì)算步驟）（ 6分）3 、（本題共 16 分）某機(jī)字長 8 位， CPU 地址總線 16位，數(shù)據(jù)總線 8 位，存儲(chǔ)器按字節(jié)編址，CPU 的控制信號線有：MREQ# （存儲(chǔ)器訪問請求，低電平有效） ， R/W# （讀寫控制，低電平為寫信號，高電平為讀信號） 。試問：（1）若該機(jī)主存采用 16K ×1 位的

28、DRAM 芯片（內(nèi)部為128× 128 陣列）構(gòu)成最大主存空間，則共需多少個(gè)芯片？若采用異步刷新方式，單元刷新周期為2ms ，則刷新信號的周期為多少時(shí)間？刷新用的行地址為幾位？（6 分）（2）若為該機(jī)配備 2K × 8 位的 Cache ，每塊 8字節(jié)，采用 2路組相聯(lián)映像，試寫出對主存地址各個(gè)字段的劃分（標(biāo)出各個(gè)字段的位數(shù)）；若主存地址為3280H，則該地址可映像到 Cache 的哪一組？（ 4 分）（ 3 ）若用 4 個(gè) 8K ×4 位的 SRAM 芯片和 2 個(gè) 4K ×8 位的 SRAM 芯片形成 24K × 8 位的連續(xù) RAM存儲(chǔ)區(qū)

29、域，起始地址為0000H，假設(shè) SRAM芯片有 CS# （片選，低電平有效）和WE# （寫使能，可編輯范本.低電平有效） 信號控制端。 試畫出 SRAM 與 CPU 的連接圖， 在圖上標(biāo)清楚地址譯碼連接， 數(shù)據(jù)線、地址線、控制線連接。 （ 6 分）試卷 B一、單項(xiàng)選擇題： （每題1 分，共 20 分）1 、目前我們所說的個(gè)人臺式商用機(jī)屬于。A、巨型機(jī)B 、中型機(jī)C 、小型機(jī)D 、微型機(jī)2 、下列數(shù)中最大的數(shù)是。A、（ 10011001） 2B 、（227 ）8C、（98 ）16D、（152 ）103 、在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是。A、 BCD 碼B、 16 進(jìn)制C、 格雷碼D、

30、 ASC 碼4 、在下列機(jī)器數(shù)中，零的表示形式是唯一的。A、原碼B 、補(bǔ)碼C 、反碼D 、原碼和反碼5 、設(shè) X 補(bǔ) =1.x1x2x3x4,當(dāng)滿足時(shí)， X > -1/2成立。A、 x1必須為1 ，x2x3x4至少有一個(gè)為1B、 x1必須為1 ， x2x3x4任意C、 x1必須為0 ， x2x3x4至少有一個(gè)為1D 、 x1必須為0 ， x2x3x4任意6 、假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是。A、 11001011B 、 11010110C 、 11000001D 、 110010017 、在 CPU 中，跟蹤后繼指令地址的寄存器是。A、指令寄存器B 、

31、程序計(jì)數(shù)器C 、地址寄存器D 、狀態(tài)條件寄存器8 、 EPROM 是指。A、讀寫存儲(chǔ)器B 、只讀存儲(chǔ)器C、可編程的只讀存儲(chǔ)器D 、光擦除可編程的只讀存儲(chǔ)器9 、堆棧尋址方式中，設(shè)A 為累加器， SP 為堆棧指示器， MSP 為 SP 指示的棧頂單元。如果進(jìn)棧操作的動(dòng)作順序是（A） MSP ， (SP)1 SP 。那么出棧操作的動(dòng)作順序應(yīng)為。A、 (MSP) A， (SP)+1 SPB 、 (MSP) A，（SP） 1 SPC、(SP1)SP，(MSP) AD 、 (SP)+1 SP， (MSP) A10 、下面尾數(shù)（ 1 位符號位）的表示中，不是規(guī)格化的尾數(shù)的是。A、 010011101（原碼

32、）B 、 110011110（原碼）C、 010111111（補(bǔ)碼）D 、 110111001（補(bǔ)碼）11 、在主存和 CPU之間增加 cache存儲(chǔ)器的目的是。A、增加內(nèi)存容量B 、提高內(nèi)存可靠性C、解決 CPU 和主存之間的速度匹配問題D 、增加內(nèi)存容量，同時(shí)加快存取速度12 、 CPU 主要包括。A、控制器B 、控制器、運(yùn)算器、 cacheC、運(yùn)算器和主存D 、控制器、ALU 和主存13 、設(shè)變址寄存器為X，形式地址為D ，（ X ）表示寄存器 X 的內(nèi)容，變址尋址方式的有效地址為。A、 EA=(X)+DB 、 EA=(X)+(D)C 、EA=(X)+D)D 、 EA=(X)+(D)14

33、 、信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為?？删庉嫹侗?A、串行傳輸B 、并行傳輸C、并串行傳輸D 、分時(shí)傳輸15、下述 I/O 控制方式中，主要由程序?qū)崿F(xiàn)的是。A、 PPU( 外圍處理機(jī) )方式B 、中斷方式C、DMA 方式D 、通道方式16、系統(tǒng)總線中地址線的功能是。A、用于選擇主存單元地址B 、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址D 、用于指定主存和 I/O設(shè)備接口電路的地址17、 CRT 的分辨率額為1024 × 1024 ，顏色深度為8 位，則刷新存儲(chǔ)器的存儲(chǔ)容量是。A、 2MBB 、1MBC、 8MBD 、 1024B18、設(shè)寄存器位數(shù)為 8位，機(jī)器數(shù)采用

34、補(bǔ)碼形式（含一位符號位）。對應(yīng)于十進(jìn)制數(shù)-27 ，寄存器內(nèi)為。A、 27HB、9BHC 、E5HD、5AH19、根據(jù)國標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用存儲(chǔ)。A、一個(gè)字節(jié)B 、二個(gè)字節(jié)C 、三個(gè)字節(jié)D 、四個(gè)字節(jié)20、某一 SRAM 芯片，其容量為512 ×8 位，考慮電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為。A、 23B 、25C、50D、19二、填空題：（每空 1 分，共20 分）1、設(shè) X= 0.1011 ，則 X 補(bǔ)為。2、漢字的、是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。3、數(shù)控機(jī)床是計(jì)算機(jī)在方面的應(yīng)用，郵局把信件自動(dòng)分揀是在計(jì)算機(jī)方面的應(yīng)用。4、計(jì)算機(jī)軟件一般

35、分為和兩大類。5、 RISC 的中文含義是；CISC 的中文含義是。6、對動(dòng)態(tài)存儲(chǔ)器的刷新有兩種方式，它們是和。7、機(jī)器字長 16位，表示浮點(diǎn)數(shù)時(shí)，階碼6 位（階符1 位），尾數(shù) 10位（數(shù)符1 位），則浮點(diǎn)補(bǔ)碼表示時(shí)，最大浮點(diǎn)數(shù)是，絕對值最小的非0 的正數(shù)是。8、在存儲(chǔ)系統(tǒng)的Cache 與主存層次結(jié)構(gòu)中，常會(huì)發(fā)生數(shù)據(jù)替換問題，此時(shí)我們較常使用的替換算法有和等。9、一條指令實(shí)際上包括兩種信息即和。10 、按照總線仲裁電路的位置不同，可分為仲裁和仲裁。三、簡答題：（每題 5 分，共 15分）1、 CPU 中有哪些主要寄存器？簡述這些寄存器的功能。2、 RISC 機(jī)器具有什么優(yōu)點(diǎn)，試簡單論述。3

36、、計(jì)算機(jī)存儲(chǔ)系統(tǒng)分那幾個(gè)層次？每一層次主要采用什么存儲(chǔ)介質(zhì)？其存儲(chǔ)容量和存取速度的相對值如何變化？四、綜合題：（共 45 分）1 、求十進(jìn)制數(shù)123 的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用8 位二進(jìn)制表示，并設(shè)最高位為符號位，真值為7 位）。（本題 8 分）2 、基址寄存器的內(nèi)容為3000H，變址寄存器的內(nèi)容為02B0H，指令的地址碼為002BH ，程序計(jì)數(shù)器（存放當(dāng)前正在執(zhí)行的指令的地址）的內(nèi)容為4500H，且存儲(chǔ)器內(nèi)存放的內(nèi)容如下：可編輯范本.地址內(nèi)容002BH3500H302BH3500H32B0H5600H32DBH2800H3500H2600H452BH2500H（ 1 ）、若

37、采用基址尋址方式，則取出的操作數(shù)是什么？（ 2 ）、若采用變址尋址（考慮基址）方式，取出的操作數(shù)是什么？（ 3 ）、若采用立即尋址方式，取出的操作數(shù)是什么？（ 4 ）、若采用存儲(chǔ)器間接尋址（不考慮基址）方式，取出的操作數(shù)是什么？（5）、若相對尋址用于轉(zhuǎn)移指令，則轉(zhuǎn)移地址是多少？（本題10 分）3、現(xiàn)有 SRAM 芯片容量為 2K × 4 位，試用此芯片組成8K ×8 位的存儲(chǔ)器，（ 1 ）、共需要多少這樣的芯片？（ 2 ）、要訪問此存儲(chǔ)器至少需要多少條地址線？其中片內(nèi)尋址需幾條？（本題6分）4、某雙面磁盤，每面有220 道，已知磁盤轉(zhuǎn)速r = 3000轉(zhuǎn)/ 分。數(shù)據(jù)傳輸率為

38、 175000B/s。求磁盤總?cè)萘?。（本題 6分）5、設(shè)浮點(diǎn)數(shù) x=2 011 × 0.101100 ， y=2 010 × ( 0.011010)（1）、計(jì)算 x+y ；（階碼與尾數(shù)均用補(bǔ)碼運(yùn)算）。（2）、計(jì)算 x × y；（階碼用補(bǔ)碼運(yùn)算，尾數(shù)用原碼一位乘）。（本題 15 分）自測試卷 A 參考答案一、填空題（每空 1 分，共 15 分）1、分開計(jì)算，相乘兩數(shù)符號位的異或值。2 、移，補(bǔ)3 、水平，垂直4、匹配 CPU 和主存之間的速度5、超大規(guī)模集成電路，精簡指令系統(tǒng)計(jì)算機(jī)，直接存儲(chǔ)器存取（訪問），動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器。6、地址總線，數(shù)據(jù)總線，讀寫控制線7 、

39、存儲(chǔ)器二、單項(xiàng)選擇題（每題 2分，共 40分）1 、 b2 、 c3 、 c4 、a5 、 d6 、 b7 、b8 、 c9 、d10 、 c11 、 b12 、 b13 、d14 、 c15 、 a16 、 d17 、 d18 、 c19 、 a 20 、 d三、簡答題（每題5 分，共 10 分）1 、映像方式有直接映像，全相聯(lián)映像，組相聯(lián)映像三種。直接映像是每個(gè)主存塊只能放到一個(gè)唯一對應(yīng)的 Cache 塊中，實(shí)現(xiàn)簡單但 Cache 利用率低；全相聯(lián)映像是每個(gè)主存塊可以放到任何一個(gè)Cache塊中，最靈活但實(shí)現(xiàn)的成本代價(jià)最大；組相聯(lián)映像時(shí)每個(gè)主存塊唯一對應(yīng)一個(gè)cache組，但可放到組內(nèi)任何一個(gè)

40、塊中，是前兩種方式的折中。2 、 DRAM存儲(chǔ)器采用電容存放信息，由于電容漏電，保存信息經(jīng)過一段時(shí)間會(huì)丟失，故用刷新保證信息不丟失。常用的刷新方法有集中式刷新和分布式刷新。四、綜合題（共35 分）1 、（本題 7 分）可編輯范本.（1）、操作控制字段18位，判別測試字段3 位，控存容量是128 ×28 ；（2）、共 16條指令，需112 條微指令，控存合適，能滿足需要。2 、（本題共12 分）（1）、 X 和 Y 的表示為：X階碼： 1111尾數(shù)： 01011Y 階碼： 0010尾數(shù)： 10101（ 2 ）、對階： Ex Ey=11.101保留 Ey ，X 尾數(shù)右移 3 位。、尾數(shù)加： 得：11.0110011、規(guī)格化：已經(jīng)是、舍入：尾數(shù)：11.0110、判溢出：無溢出，故結(jié)果為：階碼0010尾數(shù) 10110值： 0.1010× 223、（本題共16 分）（ 1 ）共需 32 個(gè)芯片，刷新信號周期約為15.6 s，刷新行地址 7 位；（ 2 ）主存字塊標(biāo)記6 位，組地址7 位，塊內(nèi)地址 3位。地址3280H