第4章存儲系統(tǒng)

1、CS&T Information CourseBeyond Technology計算機組成原理計算機組成原理大連東軟信息學院精品課程大連東軟信息學院精品課程CS&T Information Course第第4章章 存儲系統(tǒng)存儲系統(tǒng)CS&T Information Course本章線索本章線索CS&T Information Course存儲系統(tǒng)的位置和作用？存儲系統(tǒng)的位置和作用？ 位置 作用：存儲程序和數(shù)據(jù)。CS&T Information Course4.1存儲系統(tǒng)概述存儲系統(tǒng)概述存儲器的分類存儲器的分類 市面上常見的存儲器件有哪些？CS&T

2、Information Course4.1存儲系統(tǒng)概述存儲系統(tǒng)概述存儲器的分類存儲器的分類 CS&T Information Course4.1存儲系統(tǒng)概述存儲系統(tǒng)概述存儲系統(tǒng)的主要性能指標存儲系統(tǒng)的主要性能指標 主存儲器的主要性能指標容量和速度表示容量的表示容量的常用符號？常用符號？CS&T Information Course4.1存儲系統(tǒng)概述存儲系統(tǒng)概述存儲系統(tǒng)的主要性能指標存儲系統(tǒng)的主要性能指標 輔助存儲器的主要性能指標CS&T Information Course4.1存儲系統(tǒng)概述存儲系統(tǒng)概述存儲系統(tǒng)的層次結(jié)構(gòu)存儲系統(tǒng)的層次結(jié)構(gòu) 存儲系統(tǒng)的發(fā)展趨勢？ 大容量、

3、低成本、高速度輔存輔存主存主存/cache/cacheCS&T Information Course4.1存儲系統(tǒng)概述存儲系統(tǒng)概述存儲系統(tǒng)的層次結(jié)構(gòu)存儲系統(tǒng)的層次結(jié)構(gòu) 二級存儲結(jié)構(gòu) 三級存儲結(jié)構(gòu)CS&T Information Course4.2主存儲器系統(tǒng)主存儲器系統(tǒng)半導體半導體只讀只讀存儲器存儲器 掩模式只讀存儲器（ROM） 可編程只讀存儲器PROM（Programmable ROM） 可擦除可編程只讀存儲器EPROM（Erasible PROM） 電可擦可編程只讀存儲器E2PROM（ Electrically EPROM） 閃速存儲器（Flash Memory）CS&am

4、p;T Information Course4.2主存儲器系統(tǒng)主存儲器系統(tǒng)半導體隨機半導體隨機讀寫讀寫存儲器存儲器 靜態(tài)隨機讀寫存儲器靜態(tài)隨機讀寫存儲器 六管靜態(tài)存儲元六管靜態(tài)存儲元CS&T Information Course4.2主存儲器系統(tǒng)主存儲器系統(tǒng)半導體隨機讀寫存儲器半導體隨機讀寫存儲器 靜態(tài)隨機讀寫存儲器靜態(tài)隨機讀寫存儲器 靜態(tài)隨機讀寫存儲芯片舉例靜態(tài)隨機讀寫存儲芯片舉例HM6264CS&T Information Course4.2主存儲器系統(tǒng)主存儲器系統(tǒng)半導體隨機讀寫存儲器半導體隨機讀寫存儲器 動態(tài)隨機讀寫存儲器動態(tài)隨機讀寫存儲器 四管動態(tài)存儲元四管動態(tài)存儲元

5、單管動態(tài)存儲元單管動態(tài)存儲元CS&T Information Course4.2主存儲器系統(tǒng)主存儲器系統(tǒng)半導體隨機讀寫存儲器半導體隨機讀寫存儲器 靜態(tài)隨機讀取存儲器靜態(tài)隨機讀取存儲器SRAM（Static RAM） 優(yōu)點：不需要刷新，簡化了外部電路。優(yōu)點：不需要刷新，簡化了外部電路。 缺點：包含管子數(shù)目多，功耗較大。缺點：包含管子數(shù)目多，功耗較大。 動態(tài)隨機讀取存儲器動態(tài)隨機讀取存儲器DRAM（Dynamic RAM） 優(yōu)點：優(yōu)點： 集成度高，功耗低，適于構(gòu)成大容量的存集成度高，功耗低，適于構(gòu)成大容量的存儲器。儲器。 缺點：需增加刷新電路。缺點：需增加刷新電路。CS&T Inf

6、ormation Course4.2主存儲器系統(tǒng)主存儲器系統(tǒng)微型計算機中的半導體微型計算機中的半導體存儲器實例存儲器實例 基本輸入輸出系統(tǒng)（BIOSBasic Input/Output System）：ROM實例 內(nèi)存條：RAM實例 筆記本電腦密碼存儲芯片SDRAM內(nèi)存條CS&T Information Course4.3輔助存儲系統(tǒng)輔助存儲系統(tǒng)磁介質(zhì)存儲器磁介質(zhì)存儲器 特點：存儲容量大，位成本低，信息保存時間長，特點：存儲容量大，位成本低，信息保存時間長，讀出時不需要再生。讀出時不需要再生。 磁盤存儲器磁盤存儲器 特點：可隨機存取，訪問速度快。特點：可隨機存取，訪問速度快。 磁帶存儲

7、器磁帶存儲器 特點：只能順序存取，訪問速度慢，主要用于脫機特點：只能順序存取，訪問速度慢，主要用于脫機存儲存儲。CS&T Information Course4.3輔助存儲系統(tǒng)輔助存儲系統(tǒng)磁介質(zhì)存儲器磁介質(zhì)存儲器 磁介質(zhì)存儲元的存儲原理CS&T Information Course4.3輔助存儲系統(tǒng)輔助存儲系統(tǒng)磁介質(zhì)存儲器磁介質(zhì)存儲器 硬磁盤的工作原理CS&T Information Course4.3輔助存儲系統(tǒng)輔助存儲系統(tǒng)光介質(zhì)存儲器光介質(zhì)存儲器 特點：記錄密度大，存儲容量大，沒有磨損，特點：記錄密度大，存儲容量大，沒有磨損，可長期保存信息，誤碼率低可長期保存信息，

8、誤碼率低。 只讀型（只讀型（CD-ROM）光盤：形變型記錄方式）光盤：形變型記錄方式 追記型（追記型（CD-R）光盤：形變型記錄方式）光盤：形變型記錄方式 可改寫型光盤：磁光型、相變型記錄方式可改寫型光盤：磁光型、相變型記錄方式CS&T Information Course4.3輔助存儲系統(tǒng)輔助存儲系統(tǒng)電子介質(zhì)存儲器電子介質(zhì)存儲器 特點：體積小、可靠性高、非易失性存儲器。特點：體積小、可靠性高、非易失性存儲器。 USB閃存盤閃存盤 以閃存芯片為存儲介質(zhì)以閃存芯片為存儲介質(zhì) 無需驅(qū)動器無需驅(qū)動器 由由USB端口、主控芯片、端口、主控芯片、FLASH閃存、閃存、PCB底板底板和外殼構(gòu)成和外

9、殼構(gòu)成CS&T Information Course存儲系統(tǒng)概述小結(jié)存儲系統(tǒng)概述小結(jié) 存儲系統(tǒng)的層次結(jié)構(gòu)存儲系統(tǒng)的層次結(jié)構(gòu) 存儲系統(tǒng)分類存儲系統(tǒng)分類CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器與主存儲器與CPU的連接的連接 主存與CPU之間的硬連接CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器與主存儲器與CPU的連接的連接 主存與CPU之間的硬連接 三組連線 地址總線（AB） 數(shù)據(jù)總線（DB） 控制總線（CB） 兩個寄存器 存儲器地址寄存器（MAR）：接受指令地

10、址或操作數(shù)地址 存儲器數(shù)據(jù)寄存器（MDR）：向主存寫入數(shù)據(jù)或從主存讀出數(shù)據(jù)的緩沖部件CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器與主存儲器與CPU的連接的連接 CPU對主存的基本操作 讀操作：是指從CPU送來的地址所指定的存儲單元中取出信息，再送給CPU，操作過程為： AddressMARAB CPU將地址信號送至地址總線 Read CPU發(fā)讀命令 Wait for MFC 等待存儲器工作完成信號 DataDBMDR 讀出信息經(jīng)數(shù)據(jù)總線送至CP 寫操作：將要寫入的信息存入CPU所指定的存儲單元中，操作過程為： AddressMAR

11、AB CPU將地址信號送至地址總線 DataMDRDB CPU將要寫入的數(shù)據(jù)送至數(shù)據(jù)總線 Write CPU發(fā)寫信號 Wait for MFC 等待存儲器工作完成信號CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的擴展主存儲器的擴展 例1：主存儲器的總?cè)萘繛?16K8（位），而選用的存儲器芯片為 16K2 （位） 步驟： 選擇擴展方式：位擴展 選擇芯片個數(shù)：4片 地址線選擇：A0A13（來自CPU） 片選信號選擇：CS（來自CPU） 數(shù)據(jù)信號選擇：D0D7（來自CPU）CS&T Information Course4.4主存

12、儲器的擴展與組織主存儲器的擴展與組織主存儲器的擴展主存儲器的擴展0 0CS片選信號低電平有效四個芯片同時工作數(shù)據(jù)同時進入數(shù)據(jù)同時進入四個芯片的統(tǒng)四個芯片的統(tǒng)一地址一地址訪問四個芯片訪問四個芯片的同一地址的同一地址同時訪問四個芯片的D1，D0位，即一次讀寫8位，完成位擴展CS&T Information Course28位擴展 要點： （1）芯片的地址線A、讀寫控制信號WE#、片選信號CS#分別連在一起； （2）芯片的數(shù)據(jù)線D分別對應于所搭建的存儲器的高若干位和低若干位。CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的擴展主存

13、儲器的擴展 例2：主存儲器的總?cè)萘繛?64K8（位），而選用的存儲器芯片為 HM6264 步驟： 選擇擴展方式：字擴展 選擇芯片個數(shù)：8片 地址線選擇：A0A12（來自CPU） 片選信號選擇：A13A15（來自CPU）1. 數(shù)據(jù)信號選擇：D0D7（來自CPU）CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的擴展主存儲器的擴展3-8譯碼器譯碼器0 00 01 1Y4=0Y4=0片選信號片選信號CS低電平低電平有效，該片有效，該片內(nèi)容可訪問內(nèi)容可訪問其余片其余片CS引腳引腳為高電平，不為高電平，不工作工作CS&T Informa

14、tion Course31字擴展字擴展 要點： （1）芯片的數(shù)據(jù)線D、讀寫控制信號WE#分別連在一起; （2）存儲器地址線A的低若干位連接各芯片的地址線; （3）存儲器地址線A的高若干位作用于各芯片的片選信號CS#。CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的擴展主存儲器的擴展 例3：主存儲器的總?cè)萘繛?64K8（位），而選用的存儲器芯片為16K2（位）， 步驟： 選擇擴展方式：字位同時擴展 選擇芯片個數(shù)：16片 地址線選擇：A0A13（來自CPU） 片選信號選擇：A14A15（來自CPU）1. 數(shù)據(jù)信號選擇：D0D1（來自CP

15、U）CS&T Information Course216KCS0AWECS13A12A0AWECS0AWECS0AWE15A14A0AWE13A12A13A12A13A12A13A12A2:4譯碼器216K216K216K1D0D1D0D1D0D1D0D216KCS0AWECS13A12A0AWECS0AWECS0AWE13A12A13A12A13A12A216K216K216K1D0D1D0D1D0D1D0D216KCS0AWECS13A12A0AWECS0AWECS0AWE13A12A13A12A13A12A216K216K216K1D0D1D0D1D0D1D0D216KCS0AW

16、ECS13A12A0AWECS0AWECS0AWE13A12A13A12A13A12A216K216K216K1D0D1D0D1D0D1D0D0D1D2D3D4D5D6D7D0123YYYY12345678910111213141516低電平時，低電平時，一組內(nèi)的四一組內(nèi)的四個芯片并行個芯片并行有效有效0 01 10 0只選中該組芯片0 00 00 00 0根據(jù)地址線及片選信號使一組根據(jù)地址線及片選信號使一組芯片同一地址內(nèi)容被并行訪問芯片同一地址內(nèi)容被并行訪問位的擴展位的擴展字擴展，擴展出字擴展，擴展出4組組CS&T Information Course343、字位擴展 需擴展的存儲器

17、容量為M N位 , 已有芯片的容量為L K位 (LM,K存儲器存儲器容量時怎么辦？容量時怎么辦？CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的組織主存儲器的組織 例5：CPU的尋址能力為 64K8（位），而選用的存儲器芯片為 HM6264，假設CPU地址總線為16位，用4個芯片進行擴展，要求地址范圍為4000HBFFFH 方案一：使用部分地址信號方案一：使用部分地址信號 方案二：使用全部地址信號方案二：使用全部地址信號對上述問題的解決：如下例，對上述問題的解決：如下例，CPU尋址能力尋址能力主存儲器總主存儲器總?cè)萘?，意味著容量，?/p>

18、味著CPU的地址線足夠多，的地址線足夠多，CPU可訪問地址大于可訪問地址大于內(nèi)存容量內(nèi)存容量64K=2的的16次方，次方，CPU地址總線地址總線16根根8K*8位位4*8K=32K，主，主存容量存容量32K216=64K32KCS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的組織主存儲器的組織 方案一結(jié)構(gòu)圖8K88K88K88K8CPU138A15A14A13WEA12 A0D7D074LS138CBAY7Y6.Y1Y0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A

19、11A0WED7D0一個芯片容一個芯片容量為量為8K*位，位，需要用需要用13根根地址線地址線剩余剩余3根全根全部參與譯部參與譯碼碼138譯碼器，共能譯出譯碼器，共能譯出8種結(jié)果，但主存總?cè)萘糠N結(jié)果，但主存總?cè)萘啃∮谛∮贑PU尋址能力，因此根據(jù)存儲器的擴展方尋址能力，因此根據(jù)存儲器的擴展方式看到，只需要選擇其中四個芯片，因此譯碼式看到，只需要選擇其中四個芯片，因此譯碼輸出只用輸出只用4條線，其余空閑條線，其余空閑為什么選取這四條線片選？為什么選取這四條線片選？題目要求：地址范圍為題目要求：地址范圍為4000HBFFFH，分四片，因此，分四片，因此，四個起始地址的高四位分別為：四個起始地址的高四

20、位分別為：010，011，100，101，因，因此選擇此選擇Y2Y5輸出片選，其余空閑輸出片選，其余空閑CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的組織主存儲器的組織 方案一地址分配根據(jù)地址要求確定根據(jù)地址要求確定的片選信號的片選信號地址要求，地址要求，分四片分四片CS&T Information Course 上述這種方式，當CPU尋址范圍大于內(nèi)存范圍，仍采用全譯碼，剩余地址線全部參與譯碼，譯碼后的線路有空閑線。 思考1：是否是地址和物理位置唯一對應？ 是，但譯碼過后有空閑線 思考2：另行設計一種全譯碼組織方式，使得C

21、PU地址線全用，并且譯碼過后也沒有空閑線CS&T Information Course全譯碼方案二 只要是全譯碼方式，CPU地址線沒有空閑，最終一個地址對應一個物理單元。 方案二，使得譯碼過后的線也沒有空閑。 思考：如何實現(xiàn)？由于內(nèi)存共由于內(nèi)存共4個芯片，因此，用個芯片，因此，用2條線進行片選，產(chǎn)生條線進行片選，產(chǎn)生4個輸個輸出，這樣就沒有空閑線路。另外根據(jù)地址要求，將剩余的出，這樣就沒有空閑線路。另外根據(jù)地址要求，將剩余的CPU空閑線與譯碼電路相結(jié)合空閑線與譯碼電路相結(jié)合CS&T Information Course全譯碼方案二地址線與地址范圍對應關系芯片芯片片內(nèi)地址片內(nèi)地址

22、譯碼輸出譯碼輸出地址范圍地址范圍A15A14A13A12A0101000000000000001111111111111Y1=04000H5FFFH201100000000000001111111111111Y2=06000H7FFFH310000000000000001111111111111Y3=08000H9FFFH410100000000000001111111111111Y4=0A000HBFFFHY Y Y Y譯碼器譯碼器據(jù)此畫真值表，據(jù)此畫真值表，分析得到最終電分析得到最終電路路CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主

23、存儲器的組織主存儲器的組織 方案二地址分配CS&T Information Course地址線與譯碼輸出關系、片選關系真值表A15A14A13譯碼輸出譯碼輸出片選信號片選信號芯片芯片010Y1=001011Y2=002100Y3=003101Y4=004A15信號為信號為1時，取非之后，時，取非之后，再與譯碼輸出信號相或，得到再與譯碼輸出信號相或，得到低電平片選信號，選中唯一一低電平片選信號，選中唯一一個芯片，且符合地址要求個芯片，且符合地址要求A15信號為信號為0時，與譯碼輸出信號時，與譯碼輸出信號相或，得到低電平片選信號，選相或，得到低電平片選信號，選中唯一一個芯片，且符合地址要中

24、唯一一個芯片，且符合地址要求求CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的組織主存儲器的組織 方案二結(jié)構(gòu)圖8K88K88K88K8CPU138A15A14A13WEA12 A0D7D0BAY3Y2Y1Y0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0+代入：代入：A15，A14，A13為為100時時100選中該芯片，該芯片的地址從選中該芯片，該芯片的地址從4000H開始開始5FFF結(jié)束。符合結(jié)束。符合題目要求題目要求存儲器的四個芯片都以此方

25、式組織，從而達到對地址的要求，4000HBFFFH，并且地址與物理單元一一對應CS&T Information Course全譯碼 方案一：所有地址線均參與譯碼，譯碼后有空閑線 方案二：部分根地址線參與譯碼，剩余地址線也不能不空閑，并符合地址范圍要求，需要參與到2根地址線組成的譯碼電路中。譯碼后也沒有空閑線CS&T Information Course部分譯碼方式 當實際使用的存儲空間比CPU可訪問的最大存儲空間小，而且對其地址范圍沒有嚴格要求的情況下可采用部分譯碼方式，即只采用除片內(nèi)尋址外的高位地址的一部分來產(chǎn)生譯碼信號。 即：當CPU尋址能力大于實際存儲空間時，可采用全譯碼

26、，即CPU線全用（方案1、2等） 如果對地址范圍沒有嚴格要求，也可以采用部分譯碼CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的組織主存儲器的組織 例7： CPU的最大尋址能力為64K8位，存儲器芯片容量為8K8位，用4個芯片進行擴展Y Y Y Y Y Y Y Y8K88K88K88K8CPU138A15A14A13WEA12 A0D7D074LS138BAY3Y2Y1Y0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0GSA12 A11A0WED7D0CPU地址地址線線1位空閑

27、位空閑CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的組織主存儲器的組織 芯片的地址范圍 1號芯片地址重疊區(qū)Y Y Y Y Y Y Y Y Y Y Y Y Y Y思考：什么叫地址重疊？思考：什么叫地址重疊？多個地址對應同一個物理單元，叫做地址重疊多個地址對應同一個物理單元，叫做地址重疊例如：對于例如：對于1號片中地址的訪問，號片中地址的訪問，0100000000000000和和110000000000000都訪問都訪問1號片的第號片的第1個地址個地址單元，其他地址單元也一樣，都有單元，其他地址單元也一樣，都有2個地址對應，說明個地址

28、對應，說明1號片的地址重疊區(qū)有號片的地址重疊區(qū)有2個個CS&T Information Course4.4主存儲器的擴展與組織主存儲器的擴展與組織主存儲器的組織主存儲器的組織 例6：主存儲器的總?cè)萘繛?64K8（位），而選用的存儲器芯片為 HM6264，假設CPU地址總線為20位，則各芯片的片內(nèi)地址為（每個芯片有16個地址重疊區(qū)）：Y Y Y Y Y Y Y YA15，A14,A13為參與為參與譯碼片選的地址線譯碼片選的地址線CPU空閑空閑4根線，根線，共共16中組合情況，中組合情況，會造成會造成16個地址個地址重疊區(qū)重疊區(qū)A19A16為為0000A19A16為為1111CS&

29、T Information Course16171819AAAA131415AAA012 AA16171819AAAA131415AAA012 AA思考： 上表中，2號芯片共有多少個地址重疊區(qū)？ 能否寫出這些地址重疊區(qū)？CS&T Information Course部分譯碼小結(jié) CPU可訪問最大空間最大存儲空間 對其地址范圍沒有嚴格要求 只采用除片內(nèi)尋址外的高位地址的一部分來產(chǎn)生譯碼信號（CPU地址線有空閑） 如果CPU地址線有n位空閑，則一個芯片的重疊地址區(qū)有幾個？如果如果CPU地址線有地址線有n位空閑，則位空閑，則1個個芯片的重疊地址區(qū)有芯片的重疊地址區(qū)有2n個，即：個，即：一個物

30、理單元對應一個物理單元對應2n個地址個地址CS&T Information Course全譯碼和部分譯碼隨堂練習 P128頁 18題 全譯碼 P127 頁11題 部分譯碼CS&T Information CourseP28 18題 若某微機系統(tǒng)中有一EPROM芯片，它與CPU的連接如圖4.24所示，求此EPROM的地址空間的范圍。+A13A12A11A14A15CBA74LS138Y6CSEPROMA10A0A10A0組織方式是全譯碼還是部組織方式是全譯碼還是部分譯碼？為什么？分譯碼？為什么？CS&T Information CourseP127 11題 若某計算機系統(tǒng)

31、中的CPU的地址總線數(shù)目為20位，采用如圖4.22所示的兩片128K8位的EPROM構(gòu)成主存儲器，它們的地址線與CPU的連接如圖所示，求 （1）這兩片EPROM分別存在幾個地址重疊區(qū)？ （2）分別寫出兩片EPROM所有的地址重疊區(qū)的范圍。CSCS016 AA016 AA016 AA1718ACS&T Information Course4.4存儲系統(tǒng)的發(fā)展存儲系統(tǒng)的發(fā)展高速緩沖存儲器高速緩沖存儲器 所謂Cache，即高速緩沖存儲器，是位于CPU和主存儲器DRAM之間的規(guī)模較小的但速度很高的存儲器，通常由SRAM組成。 在Cache中保存著主存儲器內(nèi)容的部分副本，CPU在讀寫數(shù)據(jù)時，首先

32、訪問Cache。 命中與命中率 片內(nèi)Cache與片外CacheY Y Y Y Y Y Y Y Y Y Y Y Y YCS&T Information Course4.4存儲系統(tǒng)的發(fā)展存儲系統(tǒng)的發(fā)展虛擬存儲系統(tǒng)虛擬存儲系統(tǒng) 需要運行的程序比主存的容量大，那么要運行該程序，則需要用虛擬存儲器來解決這個問題。 操作系統(tǒng)把主存和輔存這兩級存儲系統(tǒng)管理起來，一個大的作業(yè)在執(zhí)行的時候，其一部分地址空間在主存，一部分地址空間在輔存，當所訪問的信息不在主存中的時候，則由操作系統(tǒng)把它從輔存調(diào)入主存。 虛存的大小由CPU提供的虛擬地址碼決定。 具備了輔助軟硬件的主輔兩級存儲層次才能構(gòu)成一個虛擬存儲器系統(tǒng)。Y Y Y Y Y Y Y Y Y Y Y Y Y YCS&T Infor