電子技術數(shù)字部分(共155頁).ppt

1、電子技術數(shù)字局部電子技術數(shù)字局部前前 進進緒緒 論論模模 擬擬 部部 分分數(shù)數(shù) 字字 部部 分分點擊進入有關局部點擊進入有關局部電電 子子 技技 術術退退 出出第二編第二編 數(shù)字局部數(shù)字局部 返返 回回第十章第十章 數(shù)字電路基礎數(shù)字電路基礎 第十一章第十一章 邏輯代數(shù)邏輯代數(shù) 第十二章第十二章 組合邏輯電路組合邏輯電路 第十三章第十三章 觸發(fā)器觸發(fā)器 第十四章第十四章 時序邏輯電路時序邏輯電路 前前 進進第十五章第十五章 脈沖電路脈沖電路第十六章第十六章 數(shù)模與模數(shù)轉換數(shù)模與模數(shù)轉換退退 出出第十章第十章 數(shù)字電路根底數(shù)字電路根底 數(shù)字信號、計數(shù)制、邏輯關系、根本數(shù)字信號、計數(shù)制、邏輯關系、根

2、本數(shù)字電路數(shù)字電路邏輯門電路邏輯門電路本章主要內容：本章主要內容：返返 回回前前 進進10.1 10.1 數(shù)字電路概述數(shù)字電路概述1 1模擬信號與數(shù)字信號模擬信號與數(shù)字信號 模擬信號是指模擬自然現(xiàn)象如溫度、光照模擬信號是指模擬自然現(xiàn)象如溫度、光照等而得出的電流或電壓，一般是連續(xù)、平滑變等而得出的電流或電壓，一般是連續(xù)、平滑變化的信號，也可能斷續(xù)變化，但任一時刻都有各化的信號，也可能斷續(xù)變化，但任一時刻都有各種可能的取值。種可能的取值。 在時間上和取值上都是斷續(xù)的，只有在時間上和取值上都是斷續(xù)的，只有2 2個取值：個取值：高電平、低電平，分別用數(shù)字高電平、低電平，分別用數(shù)字1 1、0 0表示。表

3、示。2 2數(shù)字電路數(shù)字電路 處理數(shù)字信號的電路叫數(shù)字電路，又叫邏輯處理數(shù)字信號的電路叫數(shù)字電路，又叫邏輯電路。電路。 數(shù)字電路分為：邏輯門電路數(shù)字電路數(shù)字電路分為：邏輯門電路數(shù)字電路根本單元、組合邏輯電路、時序邏輯根本單元、組合邏輯電路、時序邏輯電路等。電路等。 3 3數(shù)字電路特點數(shù)字電路特點 抗干擾性強、性能穩(wěn)定、速度快、精度高、抗干擾性強、性能穩(wěn)定、速度快、精度高、易于集成、本錢低等。易于集成、本錢低等。10.2 10.2 數(shù)制與碼制數(shù)制與碼制 1 1十進制十進制decimal systemdecimal system 由十個根本數(shù)碼由十個根本數(shù)碼0 0、1 1、2 2、3 3、4 4、5

4、 5、6 6、7 7、8 8、9 9，任意數(shù)字均由這十個根本數(shù)碼構成。，任意數(shù)字均由這十個根本數(shù)碼構成。2 2二進制二進制binary systembinary system 由兩個根本數(shù)碼由兩個根本數(shù)碼0 0、1 1 ，任意數(shù)字均由這兩個，任意數(shù)字均由這兩個根本數(shù)碼構成。根本數(shù)碼構成。 逢十進一、借一當十。逢十進一、借一當十。 逢二進一、借一當二。逢二進一、借一當二。 4 4十進制與二進制的互換十進制與二進制的互換 1 1二進制轉換為十進制數(shù)碼乘權相加二進制轉換為十進制數(shù)碼乘權相加 整數(shù)整數(shù)轉換：轉換：小數(shù)小數(shù)轉換：轉換：(0.0101)2(0.0101)20 02-1=12-1=12-2+

5、02-2+02-3+12-3+12-42-4(0.3125)10(0.3125)10混合轉換整數(shù)局部和小數(shù)局部分別轉換混合轉換整數(shù)局部和小數(shù)局部分別轉換 (1011)(1011)2 21 12 20 0+0+02 21 1+1+12 22 2+1+12 23 3(11)(11)1010 (1011.0101)(1011.0101)2 2(11.3125)(11.3125)1010 2 2十進制轉換為二進制十進制轉換為二進制十進制整數(shù)轉為二進制整數(shù)十進制整數(shù)轉為二進制整數(shù) 111110 10 101110112 2 十進制小數(shù)轉為二進制小數(shù)十進制小數(shù)轉為二進制小數(shù) 乘乘2 2取整、積為取整、積為

6、0 0止、高位排列止、高位排列 除除2 2取余、商為取余、商為0 0止、低位排列止、低位排列 0.110.1110 10 0.750.752 2 注意，有乘不盡的情況。如注意，有乘不盡的情況。如0.30.310100.0100110.0100112 2 混合轉換：整數(shù)局部和小數(shù)局部分別轉換。混合轉換：整數(shù)局部和小數(shù)局部分別轉換。 5 5其他進制數(shù)其他進制數(shù) 1 1八進制八進制octaloctal 八個根本數(shù)碼：八個根本數(shù)碼：0 0、1717， 逢八進一、借一當八。逢八進一、借一當八。 136513658 87577571010 168816881010323032308 8 2 2十六進制十六

7、進制hexadecimalhexadecimal 十六個根本數(shù)碼：十六個根本數(shù)碼：0 0、1 91 9、A A、B B、C C、D D、E E、F F， 逢十六進一、借一當十六。逢十六進一、借一當十六。 八進制數(shù)與十進制數(shù)之間的轉換類似于二進制。八進制數(shù)與十進制數(shù)之間的轉換類似于二進制。 十六進制數(shù)與十進制數(shù)之間的轉換類似于二進制。十六進制數(shù)與十進制數(shù)之間的轉換類似于二進制。 1369ADF1369ADF161620355807203558071010 9669229669221010BC10ABC10A1616十六進制數(shù)與二進制之間轉換方法十六進制數(shù)與二進制之間轉換方法 ： 十六進制轉為二進

8、制十六進制轉為二進制將每位十六進制數(shù)均寫將每位十六進制數(shù)均寫成成4 4為二進制數(shù)缺乏為二進制數(shù)缺乏4 4位那么在前面補位那么在前面補0 0。 二進制轉為十六進制二進制轉為十六進制從低位開始，每從低位開始，每4 4位位二進制數(shù)變成二進制數(shù)變成1 1位十六進制數(shù)高位缺乏位十六進制數(shù)高位缺乏4 4位那么按位那么按實際大小轉換。實際大小轉換。 2 2518A518A1616A3B90A3B901621626 6碼制碼制 1 1二進制代碼二進制代碼binary codebinary code 將某種符號數(shù)字、字母、數(shù)學符號等用一串將某種符號數(shù)字、字母、數(shù)學符號等用一串按一定規(guī)律排列的二進制數(shù)碼表示，這些

9、二進制數(shù)碼按一定規(guī)律排列的二進制數(shù)碼表示，這些二進制數(shù)碼稱為二進制代碼。稱為二進制代碼。 2 2幾種幾種BCDBCD碼碼二進制代碼的十進制數(shù)碼二進制代碼的十進制數(shù)碼 用用4 4位二進制碼表示十個十進制數(shù)碼。位二進制碼表示十個十進制數(shù)碼。 數(shù)碼數(shù)碼 8421碼碼 5421碼碼 余余3碼碼 格雷碼格雷碼 0 0000 0000 0011 0000 1 0001 0001 0110 0001 2 0010 0010 0101 0010 3 0011 0011 0110 0100 4 0100 0100 0111 0101 5 0101 0101 1000 0110 6 0110 0110 1001

10、0111 7 0111 0111 1010 1000 8 1000 1011 1011 1001 9 1001 1100 1100 1010 權權 8421 5421 3 3ASCIIASCII代碼代碼ASCAmerican Standard ASCAmerican Standard Code for Information Interchange Code for Information Interchange 美國標準美國標準信息交換碼信息交換碼 用用8 8位二進制數(shù)來表示位二進制數(shù)來表示256256個計算機常用符號的代碼。個計算機常用符號的代碼。000111100001111000000

11、01000000010000111010001110101000000010000000010011000100110$00100100$001001000011101000111010011011101 011011101 ？0011111100111111111100101111001011110001111100011111011011110110111000001110000011100001111000011110101111101011000110000000110000100110001100110001200110010200110010A01000001A01000001B0

12、1000010B01000010C01000011C01000011a01100001a01100001b01100010b01100010c01100011c011000110001100000011000000101010001010111001100 11001100 4 4補碼補碼 補碼的位數(shù)二進制數(shù)碼個數(shù)由具體系統(tǒng)來規(guī)定。補碼的位數(shù)二進制數(shù)碼個數(shù)由具體系統(tǒng)來規(guī)定。 下面以下面以C C語言規(guī)定為例說明。語言規(guī)定為例說明。 整數(shù)整數(shù)int int 數(shù)數(shù)integerinteger用用1616位二進制補碼位二進制補碼表示。其最高位是符號位表示。其最高位是符號位整數(shù)為整數(shù)為0 0、負數(shù)為、負

13、數(shù)為1 1。 正數(shù)的補碼正數(shù)的補碼二進制形式的原碼十進制數(shù)二進制形式的原碼十進制數(shù)化為二進制數(shù)。如化為二進制數(shù)。如2912729127： 負數(shù)的補碼負數(shù)的補碼絕對值的二進制形式，按位取反絕對值的二進制形式，按位取反加加1 1。如。如-29127-29127： 絕對值形式，按位取反，絕對值形式，按位取反， 再加再加10.3 10.3 邏輯關系及邏輯門邏輯關系及邏輯門 1 1根本邏輯關系根本邏輯關系 只有三種根本邏輯關系。只有三種根本邏輯關系。 1 1與邏輯和與門與邏輯和與門 只有決定事件的全部條件都具備成立時，只有決定事件的全部條件都具備成立時，事件才會發(fā)生，否那么時間就不會發(fā)生。事件才會發(fā)生，

14、否那么時間就不會發(fā)生。 即條件全為即條件全為1 1時，事件為時，事件為1 1，否那么只要有一，否那么只要有一個或一個以上條件為個或一個以上條件為0 0，事件為，事件為0 0。與邏輯關系與邏輯關系 將條件看作輸入信號，事件結果看作輸出信號，將條件看作輸入信號，事件結果看作輸出信號，那么與邏輯關系用如下電路那么與邏輯關系用如下電路與門電路來實現(xiàn)。與門電路來實現(xiàn)。 與邏輯電路與門及與邏輯符號與邏輯電路與門及與邏輯符號 輸入輸出之間全部的對輸入輸出之間全部的對應取值。應取值。全全1 1為為1 1，否那么為，否那么為0: 0: 與邏輯真值表與邏輯真值表 輸輸 入入 信信 號號 輸出信號輸出信號 A B

15、C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1Y Y = = A AB BC C = = ABC ABC 與邏輯表達式與邏輯表達式 2 2或邏輯和或門或邏輯和或門 決定事件的全部條件中只要有一個或一個以上決定事件的全部條件中只要有一個或一個以上條件具備成立時，事件就會發(fā)生，否那么條件具備成立時，事件就會發(fā)生，否那么條件全部不具備事件就不會發(fā)生。條件全部不具備事件就不會發(fā)生。 即只要有一個或一個以上條件為即只要有一個或一個以上條件為1 1時，事件為時，事件為1 1，否那么條件為全否那么條件為全0 0，事件為，

16、事件為0 0。 與邏輯關系與邏輯關系 或邏輯電路或門及或邏輯符號或邏輯電路或門及或邏輯符號 全全0 0為為0 0，否那么為，否那么為1 1。 或邏輯真值表或邏輯真值表 輸輸 入入 信信 號號 輸出信號輸出信號 A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1Y Y = = A A+ +B B+ +C C或邏輯表達式或邏輯表達式 3 3非邏輯和非門非邏輯和非門 否認邏輯，條件滿足時間不發(fā)生，條件不滿足否認邏輯，條件滿足時間不發(fā)生，條件不滿足事件成立。事件成立。 Y = A Y = A A Y 0 1 1

17、 02 2復合邏輯關系復合邏輯關系 利用三種根本邏輯，可以組合成多種其他邏利用三種根本邏輯，可以組合成多種其他邏輯輯稱為復合邏輯。稱為復合邏輯。 1 1與非邏輯與非邏輯 幾個變量先進行與運算，再進行非運算。幾個變量先進行與運算，再進行非運算。 全全1 1為為0 0，否那么為，否那么為1: 1: 輸輸 入入 信信 號號 輸出信號輸出信號 A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0Y Y = = ABC ABC 2 2或非邏輯或非邏輯 幾個變量先進行或運算，再進行非運算。幾個變量先進行或運算，再進行

18、非運算。 輸輸 入入 信信 號號 輸出信號輸出信號 A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0全全1 1為為0 0，否那么為，否那么為1: 1: Y Y = = ABC ABC 3 3異或邏輯異或邏輯 兩個變量進行如下圖運算：兩個變量進行如下圖運算： 2 2輸入、輸入、1 1輸出電路。輸出電路。輸入相同，輸出為輸入相同，輸出為0 0，輸入相反，輸出為輸入相反，輸出為1 1 Y Y = = ABAB = = ABAB + + AB AB A B Y A B Y 0 0 0 0 0 0 0 1 1

19、0 1 1 1 0 1 1 0 1 1 1 0 1 1 04 4與或非邏輯與或非邏輯 兩組或多組輸入變量先分別相與，與的結兩組或多組輸入變量先分別相與，與的結果再相或，最后再非。果再相或，最后再非。 Y Y = = AB+CD AB+CD 5 5不同邏輯符號比照不同邏輯符號比照 曾用符號通用符號國際符號 與 或 非 與非 或非 異或第十一章第十一章 邏輯代數(shù)邏輯代數(shù) 邏輯代數(shù)根本定律、邏輯函數(shù)化簡邏輯代數(shù)根本定律、邏輯函數(shù)化簡 本章主要內容：本章主要內容：返返 回回前前 進進11.1 11.1 邏輯函數(shù)邏輯函數(shù) 1 1邏輯變量邏輯變量 取值只能是取值只能是1 1或或0 0的兩值變量叫邏輯變量。

20、的兩值變量叫邏輯變量。分為輸入變量表示邏輯條件的量和輸出變量分為輸入變量表示邏輯條件的量和輸出變量表示邏輯結果的量。邏輯變量一般用大寫字表示邏輯結果的量。邏輯變量一般用大寫字目表示，輸入變量常用目表示，輸入變量常用A A、B B、C C、D D、E E等表示，等表示，輸出變量常用輸出變量常用Y Y、L L、Z Z表示。表示。 2 2邏輯函數(shù)邏輯函數(shù) 邏輯函數(shù)即輸入變量和輸出變量之間的邏輯關系邏輯函數(shù)即輸入變量和輸出變量之間的邏輯關系. . 不同的邏輯關系叫做不同的邏輯函數(shù)。不同的邏輯關系叫做不同的邏輯函數(shù)。3 3邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法 1 1邏輯式邏輯式 2 2真值表真值表 3

21、3邏輯圖：用各種邏輯符號聯(lián)接而成的電路圖。邏輯圖：用各種邏輯符號聯(lián)接而成的電路圖。 4 4卡諾圖：卡諾美所創(chuàng)造的方格圖?？ㄖZ圖：卡諾美所創(chuàng)造的方格圖。 4 4函數(shù)各種表示方法之間的轉換函數(shù)各種表示方法之間的轉換 1 1表達式表達式 真值表真值表 方法方法將輸入全部取值代入表達式，求出輸出，將輸入全部取值代入表達式，求出輸出，填入表格。填入表格。 2 2真值表真值表 表達式表達式 方法方法輸出為輸出為1 1的全部輸入量的組合與項相或。的全部輸入量的組合與項相或。 輸入組合與項寫法輸入組合與項寫法輸入為輸入為1 1，寫成原變量形式；，寫成原變量形式；輸入為輸入為0 0，寫成反非變量形式。然后將這些

22、單變量，寫成反非變量形式。然后將這些單變量相與。相與。 3 3邏輯圖邏輯圖 表達式表達式 方法方法自輸入端開始，依次寫出每個門的輸出。自輸入端開始，依次寫出每個門的輸出。 4 4表達式表達式 邏輯圖邏輯圖 方法方法根據(jù)表達式的邏輯關系，選擇相應的門，根據(jù)表達式的邏輯關系，選擇相應的門，再將他們聯(lián)接成電路。再將他們聯(lián)接成電路。 11.2 11.2 邏輯代數(shù)邏輯代數(shù) 1 1根本規(guī)律根本規(guī)律 1 10101律律 A0=0A0=0A+1=1A+1=1A+0=AA+0=AA1=AA1=A2 2重疊律重疊律 AA=AAA=AA+A=A A+A=A （3 3）互補律）互補律 AA=0AA=0A+A=1 A+

23、A=1 （4 4）非非律非非律 A=AA=A5 5交換律交換律 AB=BAAB=BAA+B=B+A A+B=B+A 6 6結合律結合律 A ABCBC= =ABABC CA+(B+C)=(A+B)+CA+(B+C)=(A+B)+C7 7分配律分配律 A(B+C)=A B+A CA(B+C)=A B+A C(A+B)(A+C)=A+BC (A+B)(A+C)=A+BC 8 8吸收律吸收律 A + A B = AA + A B = AA (A + B )= AA (A + B )= A（9 9）反演律（摩根定律）反演律（摩根定律） A A B = AB = A + + B BA A + + B =

24、 AB = A B B2 2常用公式常用公式 （3 3）A B + A C + B C = A B + A CA B + A C + B C = A B + A C（1 1）A B + A B = AA B + A B = A （2 2）A + A B = A + BA + A B = A + B （4 4）A B + A C + B C D = A B + A CA B + A C + B C D = A B + A C 3 3根本規(guī)那么根本規(guī)那么 1 1代入規(guī)那么：將邏輯等式中某一變量用任意函代入規(guī)那么：將邏輯等式中某一變量用任意函 數(shù)式替代，等式仍成立。數(shù)式替代，等式仍成立。 2 2反演

25、規(guī)那么：對于任一函數(shù)式反演規(guī)那么：對于任一函數(shù)式Y Y，將其中的與號，將其中的與號 換成或號、或號換成與號，原變量換成非變換成或號、或號換成與號，原變量換成非變 量、非變量換成原變量，量、非變量換成原變量，1 1換成換成0 0、0 0換成換成1 1。由。由 此得到的是原函數(shù)的反函數(shù)非函數(shù)此得到的是原函數(shù)的反函數(shù)非函數(shù) 3 3對偶規(guī)那么：將函數(shù)對偶規(guī)那么：將函數(shù)Y Y中的與號換成或號、或號中的與號換成或號、或號 換成與號，換成與號，1 1換成換成0 0、0 0換成換成1 1。由此得到的是。由此得到的是 原函數(shù)式的對偶式對偶函數(shù)原函數(shù)式的對偶式對偶函數(shù) 1 1邏輯式的代數(shù)法化簡邏輯式的代數(shù)法化簡

26、利用邏輯代數(shù)重的定律、公式進行化簡。最多使用利用邏輯代數(shù)重的定律、公式進行化簡。最多使用的是利用的是利用A+A=1A+A=1將兩項合并為一項。必要是利用摩根將兩項合并為一項。必要是利用摩根定律將長非號變成短非號。有時利用定律將長非號變成短非號。有時利用A+A=AA+A=A補項。補項。 2 2邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法 將邏輯式轉變?yōu)榭ㄖZ圖，然后進行化簡，最后再轉將邏輯式轉變?yōu)榭ㄖZ圖，然后進行化簡，最后再轉變成簡單的邏輯式。變成簡單的邏輯式。 11.3 11.3 邏輯函數(shù)化簡邏輯函數(shù)化簡 1 1邏輯函數(shù)的最小項邏輯函數(shù)的最小項 在多變量函數(shù)的某項中，所有變量以原變量或非變在多變

27、量函數(shù)的某項中，所有變量以原變量或非變量的形式出現(xiàn)，且僅出現(xiàn)一次，那么該項稱為邏輯函量的形式出現(xiàn)，且僅出現(xiàn)一次，那么該項稱為邏輯函數(shù)的最小項。數(shù)的最小項。 n n變量函數(shù)有變量函數(shù)有2 2n n個最小項。個最小項。 最小項四種表示方式以三變量函數(shù)最小項為例：最小項四種表示方式以三變量函數(shù)最小項為例： 字母形式字母形式 二進制形式二進制形式 十進制形式十進制形式 編號形式編號形式 A B C 0 0 0 0 mA B C 0 0 0 0 m0 0 A B C 1 0 1 5 m A B C 1 0 1 5 m5 5任意兩個最小項之積等于任意兩個最小項之積等于0 0。全部最小項之和等于。全部最小項

28、之和等于1 1。 任意函數(shù)均可寫成最小項之和的形式。任意函數(shù)均可寫成最小項之和的形式。 如：如： Y = A B C + A B C + A B C Y = A B C + A B C + A B C = 001 + 011 + 110 = 1 + 3 + 6 = 001 + 011 + 110 = 1 + 3 + 6 = (1 = (1，3 3，6)= m6)= m1 1 + m + m3 3 + m + m6 6非最小項化成最小項非最小項化成最小項 。方法是：。方法是：假設某項缺少假設某項缺少X X、Y Y、Z Z、，就將該項乘上，就將該項乘上(X + X)(Y + Y)(Z + Z)(X

29、 + X)(Y + Y)(Z + Z)，乘，乘開整理即可。開整理即可。2 2卡諾圖卡諾圖 卡諾圖是一種填有函數(shù)最小項的方格圖，卡諾圖是一種填有函數(shù)最小項的方格圖，n n變量卡變量卡諾圖具有諾圖具有2n2n個填有函數(shù)最小項的方格，方格中的最小個填有函數(shù)最小項的方格，方格中的最小項必須滿足相鄰原那么：相鄰方格中的最小項，只有項必須滿足相鄰原那么：相鄰方格中的最小項，只有一個變量互為反變量。一個變量互為反變量。 規(guī)定同一行或同一列兩端方格是相鄰項。規(guī)定同一行或同一列兩端方格是相鄰項。 幾種卡諾圖幾種卡諾圖 ：三變量卡諾圖三變量卡諾圖 四變量卡諾圖四變量卡諾圖 3 3邏輯函數(shù)卡諾圖邏輯函數(shù)卡諾圖 首先

30、將邏輯式寫成最小項形式，然后在卡諾圖中首先將邏輯式寫成最小項形式，然后在卡諾圖中和這些最小項對應方格中填和這些最小項對應方格中填1 1，其余方格中填，其余方格中填0 0或空方或空方格不填。由此得到邏輯函數(shù)的卡諾圖表示形式。格不填。由此得到邏輯函數(shù)的卡諾圖表示形式。 4 4邏輯函數(shù)的卡諾圖化簡邏輯函數(shù)的卡諾圖化簡 將邏輯式化成最小項形式；將邏輯式化成最小項形式； 化出其卡諾圖；化出其卡諾圖； 畫圈圈畫圈圈2n2n個相鄰個相鄰1 1方格；方格； 所有所有1 1方格必須分別用不同的圈圈住，包括單個方格必須分別用不同的圈圈住，包括單個獨立的獨立的1 1方格。；方格。； 每個圈盡可能大，圈中可包括已用過

31、的每個圈盡可能大，圈中可包括已用過的1 1方格，方格，但至少要有但至少要有1 1個新的個新的1 1方格；方格； 每個圈代表化簡后的每個圈代表化簡后的1 1項，其中要消去該圈中數(shù)項，其中要消去該圈中數(shù)值發(fā)生變化的變量值發(fā)生變化的變量2n2n個相鄰個相鄰1 1方格圈要消去方格圈要消去n n個變個變量，剩余變量相乘即為該化簡項；量，剩余變量相乘即為該化簡項； 諸化簡項相加既是化簡后的表達式。諸化簡項相加既是化簡后的表達式。 卡諾圖化簡舉例卡諾圖化簡舉例 例例1 Y1 Y（A A，B B，C C）= A B C + A B C + A B C + A B C = A B C + A B C + A B

32、 C + A B C 卡諾圖如右，化簡結果為：卡諾圖如右，化簡結果為：Y = AB + BC + AC例例2 Y2 YA,B,C,DA,B,C,D= = 0,1,2,3,5,7,8,9,10,11,13,150,1,2,3,5,7,8,9,10,11,13,15 卡諾圖如右，化簡結果為：卡諾圖如右，化簡結果為：Y = B + D5 5具有無關項函數(shù)的化簡具有無關項函數(shù)的化簡 在函數(shù)中，有些項可有可無，并不影響函數(shù)值，稱在函數(shù)中，有些項可有可無，并不影響函數(shù)值，稱他們?yōu)闊o關項。他們?yōu)闊o關項。 在卡諾圖中，用符號在卡諾圖中，用符號表示無關項。化簡時，將表示無關項?；啎r，將它們當作它們當作1 1方

33、格對待，可使結果更為簡單。方格對待，可使結果更為簡單。 例例2 Y(A,B,C,D)=(32 Y(A,B,C,D)=(3，5 5，7),7),無關項無關項d d(10,11,12,13,14,15) (10,11,12,13,14,15) 利用無關項利用無關項 Y = B D + C D 不利用無關項不利用無關項 Y = A B D + B C D 第十二章第十二章 組合邏輯電路組合邏輯電路 組合邏輯電路的分析、設計組合邏輯電路的分析、設計 本章主要內容：本章主要內容：返返 回回前前 進進12.1 12.1 組合邏輯電路的設計組合邏輯電路的設計1 1設計步驟設計步驟 1 1根據(jù)邏輯要求列出真值

34、表；根據(jù)邏輯要求列出真值表； 2 2由真值表寫出表達式；由真值表寫出表達式； 3 3化簡表達式一般用卡諾圖法化簡；化簡表達式一般用卡諾圖法化簡； 4 4得到邏輯圖。得到邏輯圖。2 2設計舉例設計舉例 某產品有某產品有A A、B B、C C、D D四種指標，其中四種指標，其中A A為主指標。當包含為主指標。當包含A A在內的三項指標合格時，產品屬正品，否那么為廢品。設計在內的三項指標合格時，產品屬正品，否那么為廢品。設計產品質量檢驗器用與非門實現(xiàn)產品質量檢驗器用與非門實現(xiàn). . 用用Y Y表示產品。表示產品。A A、B B、C C、D D為為1 1時表示合格，為時表示合格，為0 0表示不合格。表

35、示不合格。 真值表如右：真值表如右： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1用卡諾圖化簡用卡諾圖化簡 Y = ABD + ACD + ABC Y = ABD + ACD + ABC 化成與非形式：化成與非形式： Y = ABD ACD ABCY = ABD ACD ABC作邏輯電路圖：作邏輯電路圖：

36、 12.2 12.2 編碼器和譯碼器編碼器和譯碼器1 1編碼器編碼器CoderCoder 將數(shù)字、字母、符號等轉換為二進制代碼的電路。將數(shù)字、字母、符號等轉換為二進制代碼的電路。本節(jié)以十進制數(shù)碼本節(jié)以十進制數(shù)碼84218421編碼器為例。編碼器為例。 電路構成設想：電路由十個輸入端分別代表十個電路構成設想：電路由十個輸入端分別代表十個十進制數(shù)碼、四個輸出端分別到表四位十進制數(shù)碼、四個輸出端分別到表四位84218421碼碼構成。正常工作時，只能有一個輸入端輸入信號構成。正常工作時，只能有一個輸入端輸入信號低電平，其余輸入端均無信號均為高電平，低電平，其余輸入端均無信號均為高電平，每次輸入都對應一

37、組輸出代碼。每次輸入都對應一組輸出代碼。 設輸入端為設輸入端為S0,S1,S2,S3,S4,S5,S6,S7,S8,S9 ,S0,S1,S2,S3,S4,S5,S6,S7,S8,S9 ,輸出端為輸出端為D,C,B,AD,C,B,A，控制標志端，控制標志端S(S=1S(S=1編碼、編碼、S=0S=0不編不編碼碼) )，那么真值表如下：，那么真值表如下： S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 D C B A S 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1

38、 0 0 0 1 1 2 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 3 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 4 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 5 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 6 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 7 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 8 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 9 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 求出表達式后，得到如下電路：求出表達式后，得到如下電路： 集成編碼

39、器以集成編碼器以7414774147為例為例 1 1、2 2、3 3、4 4、1111、1212、1313為數(shù)碼輸入端低電平有為數(shù)碼輸入端低電平有效，效，6 6、7 7、9 9腳為編碼輸出腳為編碼輸出端。端。5 5、1414、1515為控制端。為控制端。 2 2譯碼器譯碼器EncoderEncoder 將編碼變成原始符號并顯示出來的電路。將編碼變成原始符號并顯示出來的電路。 1 1顯示系統(tǒng)：真空數(shù)碼管、熒光數(shù)碼管、七段數(shù)顯示系統(tǒng)：真空數(shù)碼管、熒光數(shù)碼管、七段數(shù)碼管、點陣顯示等。碼管、點陣顯示等。 2 2七段數(shù)碼管七段數(shù)碼管由由7 7個發(fā)光二極管構成，靠控制各段發(fā)光來顯示數(shù)碼。個發(fā)光二極管構成，

40、靠控制各段發(fā)光來顯示數(shù)碼。7 7個發(fā)光二極管有共陰、共陽兩種解法。個發(fā)光二極管有共陰、共陽兩種解法。3 38421BCD8421BCD碼七段數(shù)碼顯示譯碼器真值表碼七段數(shù)碼顯示譯碼器真值表 4 48421BCD8421BCD碼七段數(shù)碼顯示譯碼器表達式碼七段數(shù)碼顯示譯碼器表達式 5 58421BCD8421BCD碼七段數(shù)碼顯示譯碼器電路圖碼七段數(shù)碼顯示譯碼器電路圖 集成譯碼器以集成譯碼器以7413874138為例為例 C C、B B、A A為編碼輸入端，為編碼輸入端，0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7為為譯碼輸出端根據(jù)譯碼輸出端根據(jù)CBACBA的不的不同，某一輸出端為低

41、電平，同，某一輸出端為低電平，GAGA、GBGB、G1G1為控制端。為控制端。 12.3 12.3 加法器加法器1 1半加器半加器 只考慮加數(shù)，不考慮來自低位進位的一位二進制只考慮加數(shù)，不考慮來自低位進位的一位二進制數(shù)加法電路。數(shù)加法電路。 1 1真值表真值表2 2表達式表達式3 3邏輯圖邏輯圖 F Fi i = A = Ai iBBi i COCOi i = A = Ai i B Bi i 2 2全加器全加器 不僅考慮加數(shù)，還考慮了來自低位的進位。不僅考慮加數(shù)，還考慮了來自低位的進位。 1 1真值表真值表2 2表達式表達式3 3邏輯圖邏輯圖 F Fi i= A= Ai iBBi iCCi i

42、 COCOi i = A = Ai i B Bi i 3 3多位加法器多位加法器 由多個全加器連接而成。由多個全加器連接而成。 以下圖為以下圖為4 4位加法器位加法器4 44位集成加發(fā)器位集成加發(fā)器 利用利用4 4位加法器實現(xiàn)位加法器實現(xiàn)84218421碼和余碼和余3 3碼的互相轉換碼的互相轉換 余余3 3碼比碼比84218421碼多碼多3 3，只要在，只要在84218421碼上加上碼上加上00110011即是余即是余3 3碼。而余碼。而余3 3碼減去碼減去3 3既是既是84218421碼。實際是加碼。實際是加上上-3-3，即加上，即加上-3-3的補碼的補碼11011101。 12.4 12.

43、4 數(shù)據(jù)選擇器數(shù)據(jù)選擇器MUXMUX 數(shù)據(jù)選擇器是多輸入、單輸出電路，即同時數(shù)據(jù)選擇器是多輸入、單輸出電路，即同時有多個數(shù)據(jù)輸入，而電路只選擇其中一個數(shù)據(jù)有多個數(shù)據(jù)輸入，而電路只選擇其中一個數(shù)據(jù)輸出。其中，有輸出。其中，有2n2n個數(shù)據(jù)輸入，選擇控制端應個數(shù)據(jù)輸入，選擇控制端應有有n n個個n n位。數(shù)據(jù)輸出只能有一個。以位。數(shù)據(jù)輸出只能有一個。以8 8選選1 1 MUXMUX為例。為例。 1 1集成集成 8 8選選1 MUX1 MUX 其中，其中，E=0E=0工作、工作、E=1E=1不工作；不工作；D D0 0DD7 7為數(shù)據(jù)輸入為數(shù)據(jù)輸入端、端、CBACBA為選擇控制端。為選擇控制端?；蚧?/p>

44、 Y=mY=m0 0D D0 0+ m+ m1 1D D1 1+ m+ m2 2D D2 2+ m+ m3 3D D3 3+ m+ m4 4D D4 4+ m+ m5 5D D5 5+ m+ m6 6D D6 6 2 28 8選選1MUX1MUX邏輯圖邏輯圖3 3用用MUXMUX構成邏輯函數(shù)構成邏輯函數(shù) 由由Y = Y = miDimiDi看出，適當控制看出，適當控制Di=1Di=1或或0 0，可得到，可得到由假設干最小項組成的邏輯函數(shù)。由假設干最小項組成的邏輯函數(shù)。 例：例：Y = A B + A B + CY = A B + A B + C化成最小項形式化成最小項形式Y=(0,1,3,5,

45、6,7)Y=(0,1,3,5,6,7)使使D D2 2=D=D4 4=0 =0 、D D0 0=D=D1 1=D=D3 3=D=D5 5=D=D6 6=D=D7 7=1 =1 ，則則Y =Y =（0 0，1 1，3 3，5 5，6 6，7 7） 12.5 12.5 數(shù)值比較器數(shù)值比較器 1 1一位數(shù)值比較器一位數(shù)值比較器 1 1真值表真值表輸輸 入入 輸輸 出出 A B FAB FAB FAB 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 12 2表達式表達式 3 3邏輯電路邏輯電路 F FA AB B = A B = A B F FA AB B = A B =

46、A B F FA AB B = A B + A B = A B + A B 2 2集成數(shù)值比較器集成數(shù)值比較器 其中其中，A A3 3A A2 2A A1 1A A0 0、 B B3 3B B2 2B B1 1B B0 0分別為四位二進制數(shù)。分別為四位二進制數(shù)。利用利用2 2個個4 4位比較器可構成位比較器可構成1 1個個8 8位比較器。位比較器。 3 3比較器的擴展比較器的擴展 其中其中， A A7 7A A6 6A A5 5A A4 4A A3 3A A2 2A A1 1A A0 0、 B B7 7B B6 6B B5 5B B4 4B B3 3B B2 2B B1 1B B0 0分分別為

47、八位二進制數(shù)。別為八位二進制數(shù)。第十三章第十三章 觸發(fā)器觸發(fā)器 各種觸發(fā)器電路、符號及邏輯關系各種觸發(fā)器電路、符號及邏輯關系 本章主要內容：本章主要內容：返返 回回前前 進進13.1 13.1 根本根本RSRS觸發(fā)器觸發(fā)器 1 1電路電路 由兩只與非門構成。電路及邏輯符號如圖由兩只與非門構成。電路及邏輯符號如圖 這種電路任一時刻的輸出僅與當時的輸入有關。這種電路任一時刻的輸出僅與當時的輸入有關。 2 2邏輯功能工作情況邏輯功能工作情況 由表達式及電路均可看出，無論觸發(fā)器原由表達式及電路均可看出，無論觸發(fā)器原來處于什么狀態(tài)，現(xiàn)在立即有來處于什么狀態(tài)，現(xiàn)在立即有: : （1）R = 1 ，S =

48、0 Q = 1 ，Q = 0 1態(tài)態(tài) （2）R = 0 ，S = 1 Q = 0 ，Q = 1 0態(tài)態(tài) （3）R = 1 ，S = 1 保持原狀態(tài)不變。保持原狀態(tài)不變。 （4）R = 0 ，S = 0 禁止輸入！邏輯混亂。禁止輸入！邏輯混亂。 3 3工作狀態(tài)表及簡單工作表工作狀態(tài)表及簡單工作表 R S Qn Qn+1 說說 明明 0 1 0 0 置置 0 0 1 1 0 置置 0 1 0 0 1 置置 1 1 0 1 1 置置 1 1 1 0 0 不不 變變 1 1 1 1 不不 變變 0 0 0 禁禁 止止 0 0 1 禁禁 止止 R S 狀狀 態(tài)態(tài) 0 1 0 1 0 1 1 1 不不 變

49、變 1 1 禁禁 止止 4 4工作波形舉例工作波形舉例 5 5電路特點電路特點 電路簡單，但狀態(tài)不易控制，變化無電路簡單，但狀態(tài)不易控制，變化無規(guī)律，還存在狀態(tài)不定情況。規(guī)律，還存在狀態(tài)不定情況。 13.1 13.1 根本根本RSRS觸發(fā)器觸發(fā)器 1 1電路電路 由兩只與非門構成。電路及邏輯符號如圖由兩只與非門構成。電路及邏輯符號如圖 2 2邏輯功能工作情況邏輯功能工作情況 由表達式及電路均可看出，無論觸發(fā)器原由表達式及電路均可看出，無論觸發(fā)器原來處于什么狀態(tài)，現(xiàn)在立即有來處于什么狀態(tài)，現(xiàn)在立即有: : （1）R = 1 ，S = 0 Q = 1 ，Q = 0 1態(tài)態(tài) （2）R = 0 ，S

50、= 1 Q = 0 ，Q = 1 0態(tài)態(tài) （3）R = 1 ，S = 1 保持原狀態(tài)不變。保持原狀態(tài)不變。 （4）R = 0 ，S = 0 禁止輸入！邏輯混亂。禁止輸入！邏輯混亂。 3 3工作狀態(tài)表及簡單工作表工作狀態(tài)表及簡單工作表 R S Qn Qn+1 說說 明明 0 1 0 0 置置 0 0 1 1 0 置置 0 1 0 0 1 置置 1 1 0 1 1 置置 1 1 1 0 0 不不 變變 1 1 1 1 不不 變變 0 0 0 禁禁 止止 0 0 1 禁禁 止止 R S 狀狀 態(tài)態(tài) 0 1 0 1 0 1 1 1 不不 變變 0 0 禁禁 止止 4 4工作波形舉例工作波形舉例 5 5

51、電路特點電路特點 電路簡單，但狀態(tài)不易控制，變化無電路簡單，但狀態(tài)不易控制，變化無規(guī)律，還存在狀態(tài)不定情況。規(guī)律，還存在狀態(tài)不定情況。 13.2 13.2 同步同步RSRS觸發(fā)器觸發(fā)器 1 1電路電路 由兩只與非門構成。電路及邏輯符號如圖由兩只與非門構成。電路及邏輯符號如圖 觸發(fā)器狀態(tài)受時鐘脈沖信號觸發(fā)器狀態(tài)受時鐘脈沖信號CPCP控制，變化有規(guī)律?？刂?，變化有規(guī)律。 2 2邏輯功能工作情況邏輯功能工作情況 （1 1）CP=0CP=0，則，則 Q= Q= 1 Q= Q= 1 ，狀態(tài)，狀態(tài)Q Q不變。不變。 2 2CP=1CP=1，狀態(tài)可能變化。是否變化由，狀態(tài)可能變化。是否變化由R R、S S決

52、定。決定。 Sn Rn Qn Qn+1 說說 明明 0 1 0 0 置置 0 0 1 1 0 置置 0 1 0 0 1 置置 1 1 0 1 1 置置 1 0 0 0 0 不不 變變 0 0 1 1 不不 變變 1 1 0 禁禁 止止 1 1 1 禁禁 止止 R S 狀狀 態(tài)態(tài) 0 1 1 1 0 0 0 0 不不 變變 1 1 禁禁 止止 3 3特征方程特征方程 特征方程：特征方程：Q Qn+1 n+1 = S= Sn n + R + Rn nQ Qn n 約束條件：約束條件：S Sn nR Rn n = 0 = 0 4 4工作波形舉例工作波形舉例 5 5狀態(tài)狀態(tài)空翻空翻 空翻現(xiàn)象應防止?？?/p>

53、翻現(xiàn)象應防止。 6 6電路特點電路特點 電路較簡單，狀態(tài)易控制，變化有規(guī)律，但存電路較簡單，狀態(tài)易控制，變化有規(guī)律，但存在空翻現(xiàn)象及狀態(tài)不定情況。在空翻現(xiàn)象及狀態(tài)不定情況。 13.3 13.3 主從主從RSRS觸發(fā)器觸發(fā)器 1 1電路電路 利用兩個同步利用兩個同步RSRS觸發(fā)器，觸發(fā)器，一個作為主觸發(fā)器，另一一個作為主觸發(fā)器，另一個作為從觸發(fā)器。個作為從觸發(fā)器。 CP=1 CP=1期間，主觸發(fā)器可期間，主觸發(fā)器可以觸發(fā)翻轉，有確定的狀以觸發(fā)翻轉，有確定的狀態(tài)。從觸發(fā)器保持狀態(tài)不態(tài)。從觸發(fā)器保持狀態(tài)不變。從而觸發(fā)器狀態(tài)不變。變。從而觸發(fā)器狀態(tài)不變。不存在空翻問題。不存在空翻問題。 2 2邏輯功能

54、工作情況邏輯功能工作情況 1 1在在CPCP由由0 0到到1 1時刻時刻CPCP后沿，從觸發(fā)器可后沿，從觸發(fā)器可以觸發(fā)翻轉，狀態(tài)由此時主觸發(fā)器狀態(tài)即此時以觸發(fā)翻轉，狀態(tài)由此時主觸發(fā)器狀態(tài)即此時的的R R、S S決定決定, ,邏輯狀態(tài)與同步邏輯狀態(tài)與同步RSRS觸發(fā)器相同。觸發(fā)器相同。 2 2CP=0CP=0期間，主觸發(fā)器保持狀態(tài)不變，從而觸期間，主觸發(fā)器保持狀態(tài)不變，從而觸發(fā)器也保持狀態(tài)不變。也不存在空翻問題。發(fā)器也保持狀態(tài)不變。也不存在空翻問題。 3 3帶預置端主從帶預置端主從RS觸發(fā)器觸發(fā)器 3 3帶預置端主從帶預置端主從RS觸發(fā)器觸發(fā)器 置置0 0端端R Rd d和置和置1 1端端S S

55、d d，用于設置觸發(fā)器的初始狀態(tài)。，用于設置觸發(fā)器的初始狀態(tài)。 （1 1）置置0 0：Rd d = 0 ,S = 0 ,Sd d = 1 = 1 （利用低脈沖預置）（利用低脈沖預置）（2 2）置置1 1：Rd d = 1 ,S = 1 ,Sd d = 0 = 0 （利用低脈沖預置）（利用低脈沖預置） 初始態(tài)置好后，預置端均應保持高電平，否那初始態(tài)置好后，預置端均應保持高電平，否那么觸發(fā)器一直處于預置的么觸發(fā)器一直處于預置的1 1態(tài)或態(tài)或0 0態(tài)而不能觸發(fā)工作。態(tài)而不能觸發(fā)工作。 但仍存在狀態(tài)不定的問題。但仍存在狀態(tài)不定的問題。 13.4 13.4 主從主從JKJK觸發(fā)器觸發(fā)器2 2邏輯功能工作

56、情況邏輯功能工作情況 CP=0 CP=0狀態(tài)不變，狀態(tài)不變，CP=1CP=1狀態(tài)翻轉由此時狀態(tài)翻轉由此時J J、K K決定。電路屬后沿觸發(fā)。決定。電路屬后沿觸發(fā)。 J K 狀狀 態(tài)態(tài) 0 1 0 1 0 1 0 0 不不 變變 1 1 翻翻 轉轉 解決了狀態(tài)不定現(xiàn)象。解決了狀態(tài)不定現(xiàn)象。也有前沿翻轉的也有前沿翻轉的JKJK觸發(fā)器。觸發(fā)器。 3 3工作波形舉例工作波形舉例 也有前沿翻轉的也有前沿翻轉的JKJK觸發(fā)器。觸發(fā)器。 13.5 13.5 主從主從D D觸發(fā)器觸發(fā)器 屬前沿觸發(fā)工作方式。屬前沿觸發(fā)工作方式。 D 狀狀 態(tài)態(tài) 0 0 1 1 13.6 T13.6 T觸發(fā)器觸發(fā)器有前沿、后沿兩

57、種觸發(fā)工作方式。有前沿、后沿兩種觸發(fā)工作方式。 D 狀狀 態(tài)態(tài) 0 不不 變變 1 翻翻 轉轉 13.7 13.7 幾種觸發(fā)器的轉換幾種觸發(fā)器的轉換1 1. . JK JK觸發(fā)器轉成觸發(fā)器轉成D D觸發(fā)器觸發(fā)器 1 1. . JKJK觸發(fā)器轉成觸發(fā)器轉成T T觸發(fā)器觸發(fā)器 第十四章第十四章 時序邏輯電路時序邏輯電路 存放器、計數(shù)器等存放器、計數(shù)器等 本章主要內容：本章主要內容：返返 回回前前 進進14.1 14.1 存放器存放器RegisterRegister 用來存放數(shù)據(jù)。是計算機和其他數(shù)字系統(tǒng)中用用來存放數(shù)據(jù)。是計算機和其他數(shù)字系統(tǒng)中用來存放代碼或數(shù)據(jù)的部件。來存放代碼或數(shù)據(jù)的部件。 這種

58、電路任一時刻的輸出不僅與當時的輸入有這種電路任一時刻的輸出不僅與當時的輸入有關，還與電路的初始狀態(tài)有關。關，還與電路的初始狀態(tài)有關。 觸發(fā)器可存放觸發(fā)器可存放1 1位二進制數(shù)，存放器那么是將多位二進制數(shù)，存放器那么是將多個觸發(fā)器聯(lián)接起來，以存放多位二進制數(shù)據(jù)。因為個觸發(fā)器聯(lián)接起來，以存放多位二進制數(shù)據(jù)。因為計算機等存儲器內部存儲的都是一系列二進制數(shù)計算機等存儲器內部存儲的都是一系列二進制數(shù)實為各種符號如字母、數(shù)字、漢字等的代碼。實為各種符號如字母、數(shù)字、漢字等的代碼。 1 1存放器的分類存放器的分類 根據(jù)工作情況，分為數(shù)碼存放器和移位存放器兩根據(jù)工作情況，分為數(shù)碼存放器和移位存放器兩大類。前者

59、寫入數(shù)據(jù)時多位數(shù)據(jù)同時存入存放器，大類。前者寫入數(shù)據(jù)時多位數(shù)據(jù)同時存入存放器，而后者那么可以一位一位存入，且數(shù)據(jù)可以左右移而后者那么可以一位一位存入，且數(shù)據(jù)可以左右移動。動。 存放器工作時，數(shù)據(jù)可以串行寫入輸入存放器工作時，數(shù)據(jù)可以串行寫入輸入/ /并并行寫入，串行讀出輸出行寫入，串行讀出輸出/ /并行讀出。因此，存放并行讀出。因此，存放器有并行輸入器有并行輸入并行輸出、并行輸入并行輸出、并行輸入串行輸出、串行輸出、串行輸入串行輸入并行輸出、串行輸入并行輸出、串行輸入串行輸出四種等串行輸出四種等工作方式。工作方式。 2 2數(shù)碼存放器數(shù)碼存放器 四位數(shù)碼存放器由四個四位數(shù)碼存放器由四個D D觸發(fā)

60、器構成也可由其他觸發(fā)器構成也可由其他觸發(fā)器構成。觸發(fā)器構成。 待存數(shù)據(jù)自待存數(shù)據(jù)自A3 A2 A1 A0 A3 A2 A1 A0 端寫入，存放控制端的端寫入，存放控制端的高脈沖控制存放器完成存放工作高脈沖控制存放器完成存放工作單拍存放。單拍存放。 新數(shù)據(jù)存放時。無論原存放器中是否存有數(shù)據(jù)，新新數(shù)據(jù)存放時。無論原存放器中是否存有數(shù)據(jù)，新數(shù)據(jù)均將其沖走。數(shù)據(jù)均將其沖走。A3 A2 A1 A0A3 A2 A1 A0撤去后，數(shù)據(jù)仍存儲撤去后，數(shù)據(jù)仍存儲在存放器中，可由在存放器中，可由Q3Q2Q1Q0Q3Q2Q1Q0端讀出所存儲的數(shù)據(jù)。端讀出所存儲的數(shù)據(jù)。 這種工作方式屬于并行輸入這種工作方式屬于并行輸