The Microcomputer Principle_Ch5

1、Dalian University of Technology計算機原理計算機原理電信學(xué)院電信學(xué)院 自動化系自動化系 盧偉盧偉ADD：大黑樓：大黑樓B705 TEL：84706161 Email：計算機原理計算機原理 2022年年2月月26日日16時時52分分25.1 存儲器概述存儲器概述5.2 隨機讀寫存儲器（隨機讀寫存儲器（RAM）5.3 典型的存儲芯片和譯碼芯片典型的存儲芯片和譯碼芯片5.4 存儲器與存儲器與CPU的連接的連接 第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分3存儲器是用來存儲微型計算機工作時使用的信息（程序和數(shù)據(jù)）的存儲器是用來存儲微型

2、計算機工作時使用的信息（程序和數(shù)據(jù)）的部件，正是因為有了存儲器，計算機才有信息記憶功能。越靠近部件，正是因為有了存儲器，計算機才有信息記憶功能。越靠近CPU的存儲器速度越快而容量越小。的存儲器速度越快而容量越小。 CPUCache主存儲器主存儲器輔助存儲器輔助存儲器大容量存儲器大容量存儲器外存儲器外存儲器內(nèi)存儲器內(nèi)存儲器第五章 存儲器系統(tǒng)第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分4一、存儲器分類一、存儲器分類1、按存儲介質(zhì)和作用機理分類、按存儲介質(zhì)和作用機理分類 磁存儲器磁存儲器，主要有磁芯、磁帶、磁盤、磁泡和磁鼓。，主要有磁芯、磁帶、磁盤、磁泡和磁鼓。

3、 光存儲器光存儲器，只讀式，只讀式CD-ROM、可擦寫光盤，還有一種介于磁、可擦寫光盤，還有一種介于磁和光之間的存儲設(shè)備叫磁光盤（和光之間的存儲設(shè)備叫磁光盤（MO盤）。盤）。 半導(dǎo)體存儲器半導(dǎo)體存儲器，當(dāng)前計算機系統(tǒng)的主存主要用半導(dǎo)體存儲器。，當(dāng)前計算機系統(tǒng)的主存主要用半導(dǎo)體存儲器。它由大規(guī)模集成電路制成，體積小、速度快、功耗低。它由大規(guī)模集成電路制成，體積小、速度快、功耗低。2、按存取速度和在計算機系統(tǒng)中的地位分類、按存取速度和在計算機系統(tǒng)中的地位分類 內(nèi)部存儲器內(nèi)部存儲器：速度較快，容量較小，價格較高，用于存儲當(dāng)前：速度較快，容量較小，價格較高，用于存儲當(dāng)前計算機運行所需要的程序和數(shù)據(jù)，可

4、與計算機運行所需要的程序和數(shù)據(jù)，可與CPU直接交換信息，習(xí)慣上直接交換信息，習(xí)慣上稱為主存，又稱內(nèi)存。內(nèi)部存儲器通常和系統(tǒng)總線相連。又可細(xì)分稱為主存，又稱內(nèi)存。內(nèi)部存儲器通常和系統(tǒng)總線相連。又可細(xì)分為：為：第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分5內(nèi)部內(nèi)部CACHE 在在CPU內(nèi)作為一個高速的指令或數(shù)據(jù)緩沖區(qū)。一級內(nèi)作為一個高速的指令或數(shù)據(jù)緩沖區(qū)。一級CACHE，二級，二級CACHE均指內(nèi)部均指內(nèi)部CACHE。外部外部CACHE 通常制作在主板上，比主存儲器的速度快，介于內(nèi)部通常制作在主板上，比主存儲器的速度快，介于內(nèi)部CACHE和和 主存之間的一個緩

5、沖區(qū)。主存之間的一個緩沖區(qū)。主存儲器主存儲器 計算機系統(tǒng)主要使用的空間。要求速度快，體積小，容量大。計算機系統(tǒng)主要使用的空間。要求速度快，體積小，容量大。 一般為半導(dǎo)體存儲器。一般為半導(dǎo)體存儲器。(2)(2)外部存儲器外部存儲器: :通常是通過總線接口電路與系統(tǒng)總線相連。速度通常是通過總線接口電路與系統(tǒng)總線相連。速度較慢，容量較大，價格較低，用于存放計算機當(dāng)前暫時不用的較慢，容量較大，價格較低，用于存放計算機當(dāng)前暫時不用的程序、數(shù)據(jù)或需要永久保持的信息。程序、數(shù)據(jù)或需要永久保持的信息。如磁盤、光盤等。如磁盤、光盤等。第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52

6、分分6二、半導(dǎo)體存儲器二、半導(dǎo)體存儲器1、按器件分類、按器件分類(1)雙極性雙極性TTL電路電路:速度較快速度較快(1050nS),集成度低集成度低,功耗大功耗大,成本高成本高(2)MOS:NMOS和和CMOS兩種，現(xiàn)大量使用兩種，現(xiàn)大量使用CMOS存儲器，存儲速度存儲器，存儲速度可達(dá)幾納秒。特點：集成度高可達(dá)幾納秒。特點：集成度高(單片可達(dá)單片可達(dá)1Gb)、功耗小、成本低、功耗小、成本低(3)電荷耦合器電荷耦合器:速度快、但成本較高速度快、但成本較高2、按存儲功能分類、按存儲功能分類(1)讀寫存儲器讀寫存儲器 隨機讀寫存儲器隨機讀寫存儲器(RAM , Random Access Memory

7、) 可對任一單元進(jìn)行讀寫，是計算機主存儲器?？蓪θ我粏卧M(jìn)行讀寫，是計算機主存儲器。62*系列系列 后進(jìn)先后進(jìn)先出存儲器出存儲器(LIFO Last In First Out):寄存器、堆棧寄存器、堆棧 先進(jìn)先出存儲器先進(jìn)先出存儲器(FIFO First In First Out):寄存器、隊列寄存器、隊列第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分7(2)只讀存儲器只讀存儲器（ROM, Read Only Memory）只能讀（用特殊方法可寫入），掉電信息不丟失，可作為主存只能讀（用特殊方法可寫入），掉電信息不丟失，可作為主存儲器存放系統(tǒng)軟件和數(shù)據(jù)等。儲

8、器存放系統(tǒng)軟件和數(shù)據(jù)等。ROM可分為：可分為：固定固定ROM（掩膜（掩膜ROM）由制造廠家固化內(nèi)容，不可修改由制造廠家固化內(nèi)容，不可修改可編程只讀存儲器可編程只讀存儲器PROM由用戶固化內(nèi)容，但不可修改由用戶固化內(nèi)容，但不可修改紫外線擦除只讀存儲器紫外線擦除只讀存儲器EPROM27*系列：系列：2716、2732、2764， 27040電擦除只讀存儲器電擦除只讀存儲器EEPROM、FLASHEEPROM（28*系列）：系列）：2817、28C64、28C256 FLASH：29F010、29F020第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分8讀寫存儲器讀

9、寫存儲器RAMRAM 半導(dǎo)體半導(dǎo)體 存儲器存儲器只讀存儲器只讀存儲器 ROMROM MOSMOS 靜態(tài)靜態(tài)SRAMSRAM 掩膜掩膜 可編程序可編程序ROMROM PROM PROM 可擦去可編程可擦去可編程ROMROM EPROM EPROM 電可擦去可編程電可擦去可編程ROMROM E E2 2PROMPROM雙極性非易失非易失 NVRAMNVRAM 動態(tài)動態(tài)DRAMDRAM第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分9三、存儲器的性能指標(biāo)三、存儲器的性能指標(biāo)1、存儲器容量、存儲器容量 存儲器容量是指存儲器可以容納的二進(jìn)制信息總量，即存儲信息存儲器容量

10、是指存儲器可以容納的二進(jìn)制信息總量，即存儲信息的總位（的總位（Bit）數(shù)。設(shè)微機的地址線和數(shù)據(jù)線位數(shù)分別是）數(shù)。設(shè)微機的地址線和數(shù)據(jù)線位數(shù)分別是p和和q，則該，則該存儲器芯片的地址單元總數(shù)為存儲器芯片的地址單元總數(shù)為2p，該存儲器芯片的位容量為，該存儲器芯片的位容量為2pq。 例如：存儲器芯片例如：存儲器芯片6116，地址線有，地址線有11根，數(shù)據(jù)線有根，數(shù)據(jù)線有8根則該芯片的根則該芯片的位容量是：位容量位容量是：位容量=211 8 = 2048 8 = 16384位。位。 存儲器通常是以字節(jié)為單位編址的，一個字節(jié)有存儲器通常是以字節(jié)為單位編址的，一個字節(jié)有8位，所以有時也位，所以有時也用字節(jié)

11、容量表示存儲器容量，例如上面講的用字節(jié)容量表示存儲器容量，例如上面講的6116芯片的容量為芯片的容量為2KB，記作記作2K8，其中：，其中：1KB = 1024B(Byte)=1024 8 =8192位位 存儲器容量越大，則存儲的信息越多。目前存儲器芯片的容量越存儲器容量越大，則存儲的信息越多。目前存儲器芯片的容量越來越大，價格在不斷地降低，這主要得益于大規(guī)模集成電路的發(fā)展。來越大，價格在不斷地降低，這主要得益于大規(guī)模集成電路的發(fā)展。存儲器容量單元數(shù)存儲器容量單元數(shù)數(shù)據(jù)線位數(shù)數(shù)據(jù)線位數(shù)第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分102、存取速度、存取速度

12、存儲器的速度直接影響計算機的速度。存取速度可用存取時間存儲器的速度直接影響計算機的速度。存取速度可用存取時間和存儲周期這兩個時間參數(shù)來衡量。存取時間是指和存儲周期這兩個時間參數(shù)來衡量。存取時間是指CPU發(fā)出有效存發(fā)出有效存儲器地址從而啟動一次存儲器讀寫操作，到該讀寫操作完成所經(jīng)歷儲器地址從而啟動一次存儲器讀寫操作，到該讀寫操作完成所經(jīng)歷的時間，這個時間越小，則存取速度越快。目前，高速緩沖存儲器的時間，這個時間越小，則存取速度越快。目前，高速緩沖存儲器的存取時間已小于的存取時間已小于5ns。存儲周期是連續(xù)啟動兩次獨立的存儲器操。存儲周期是連續(xù)啟動兩次獨立的存儲器操作所需要的最小時間間隔，這個時間

13、一般略大于存取時間。作所需要的最小時間間隔，這個時間一般略大于存取時間。3 3、可靠性、可靠性 存儲器的可靠性用存儲器的可靠性用MTBF(Mean Time Between Failures)平均故障平均故障間隔時間來衡量，間隔時間來衡量，MTBF越長，可靠性越高，內(nèi)存儲器常采用糾錯越長，可靠性越高，內(nèi)存儲器常采用糾錯編碼技術(shù)來延長編碼技術(shù)來延長MTBF以提高可靠性。以提高可靠性。第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分114、性能、性能/價格比價格比 這是一個綜合性指標(biāo)，性能主要包括上述三項指標(biāo)這是一個綜合性指標(biāo)，性能主要包括上述三項指標(biāo)存儲容量、存

14、儲容量、存儲速度和可靠性。對不同用途的存儲器有不同的要求。例如，有存儲速度和可靠性。對不同用途的存儲器有不同的要求。例如，有的存儲器要求存儲容量，則就以存儲容量為主；有的存儲器如高速的存儲器要求存儲容量，則就以存儲容量為主；有的存儲器如高速緩沖器，則以存儲速度為主。緩沖器，則以存儲速度為主。第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分12一、分類一、分類MOS型型RAM一般可分為：一般可分為：SRAM(靜態(tài)靜態(tài)RAM):使用觸發(fā)器存儲信息使用觸發(fā)器存儲信息,速度快。如速度快。如:6264 8k*8、62256 32K*8、62010 128K*8DRAM(

15、動態(tài)動態(tài)RAM):使用電容存儲信息使用電容存儲信息,速度慢速度慢,因電容有漏電，因電容有漏電，所以需要定時刷新所以需要定時刷新,DRAM的刷新是按行進(jìn)行刷新的的刷新是按行進(jìn)行刷新的.計算機中的主計算機中的主存多以存多以DRAM為主。為主。計算機內(nèi)存的兩種常見形式：計算機內(nèi)存的兩種常見形式：計算機上把內(nèi)存芯片集成在一小條印刷電路板上，稱為內(nèi)存條。計算機上把內(nèi)存芯片集成在一小條印刷電路板上，稱為內(nèi)存條。常見的有常見的有30線、線、72線、線、168線、線、200線。這是指內(nèi)存條與主板插接時線。這是指內(nèi)存條與主板插接時有多少個接點（又稱金手指）有多少個接點（又稱金手指）SIMM：單列存儲器模塊。只將

16、芯片做在電路板的一邊：單列存儲器模塊。只將芯片做在電路板的一邊DIMM：雙列存儲器模塊。將內(nèi)存芯片做在內(nèi)存條兩邊，即電路：雙列存儲器模塊。將內(nèi)存芯片做在內(nèi)存條兩邊，即電路板兩邊。板兩邊。第五章 存儲器系統(tǒng)第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分13二、半導(dǎo)體存儲器的組成二、半導(dǎo)體存儲器的組成一般由一般由存儲體存儲體、地址選擇電路地址選擇電路、輸入輸出電路輸入輸出電路和和控制電路控制電路組成。組成。1、存儲體、存儲體 存儲體是存儲存儲體是存儲1和和0信息的電路實體，它由許多個存儲單元組成，信息的電路實體，它由許多個存儲單元組成，每個存儲單元一般由若干位每

17、個存儲單元一般由若干位(8位位)組成，每一位需要一個存儲元件，組成，每一位需要一個存儲元件，每個存儲單元有一個編號，稱為地址。存儲器的地址用一組二進(jìn)制每個存儲單元有一個編號，稱為地址。存儲器的地址用一組二進(jìn)制數(shù)表示，其地址線的根數(shù)數(shù)表示，其地址線的根數(shù)n與存儲單元的數(shù)量與存儲單元的數(shù)量N之間的關(guān)系為：之間的關(guān)系為：2n = N一個一個1K*1的存儲器，具有的存儲器，具有1024個存儲單元，每個單元為個存儲單元，每個單元為1位，共有位，共有1024個存儲元件，由個存儲元件，由10根地址線和根地址線和1根數(shù)據(jù)線構(gòu)成。根數(shù)據(jù)線構(gòu)成。第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日1

18、6時時52分分142、地址選擇電路、地址選擇電路 地址選擇電路包括地址譯碼器和地址碼寄存器。地址譯碼器用來地址選擇電路包括地址譯碼器和地址碼寄存器。地址譯碼器用來對地址譯碼。設(shè)其輸入端的地址線有對地址譯碼。設(shè)其輸入端的地址線有n根，輸出線數(shù)為根，輸出線數(shù)為N，則它分別，則它分別對應(yīng)對應(yīng)2n個不同的地址碼，作為對地址單元的選擇線。這些輸出的選個不同的地址碼，作為對地址單元的選擇線。這些輸出的選擇線又叫做字線。地址譯碼的方式有兩種：擇線又叫做字線。地址譯碼的方式有兩種： 單譯碼方式單譯碼方式 它的全部地址碼只用一個電路譯碼，譯碼輸出的字選擇線直接選它的全部地址碼只用一個電路譯碼，譯碼輸出的字選擇線

19、直接選中對應(yīng)的存儲單元，如下圖所示。由中對應(yīng)的存儲單元，如下圖所示。由10根線產(chǎn)生根線產(chǎn)生1024根存儲單元選根存儲單元選擇線，每根線選中一個存儲單元。這一方式需要的選擇線數(shù)較多，擇線，每根線選中一個存儲單元。這一方式需要的選擇線數(shù)較多，只適用于容量較小的存儲器。只適用于容量較小的存儲器。 第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分15A0A0A1A1A2A2A3A3A4A4A5A5A6A6A7A7A8A8A9A9CECEOEOEWEWE0 01 110231023Y0Y0Y1Y1Y1023Y1023D(I/O)D(I/O)讀寫控制電路讀寫控制電路地地址

20、址譯譯碼碼器器單譯碼方式單譯碼方式第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分16 雙譯碼方式（或稱矩陣譯碼）雙譯碼方式（或稱矩陣譯碼） 雙譯碼方式如下圖所示。它將地址碼分為雙譯碼方式如下圖所示。它將地址碼分為X與與Y兩部分，用兩個譯兩部分，用兩個譯碼電路分別譯碼。碼電路分別譯碼。X向譯碼稱為行譯碼，其輸出線稱為行選擇線，向譯碼稱為行譯碼，其輸出線稱為行選擇線，它選中存儲矩陣中一行的所有存儲單元。它選中存儲矩陣中一行的所有存儲單元。Y向譯碼又稱為列譯碼，向譯碼又稱為列譯碼，其輸出線稱為列選擇線，它選中一列的所有單元。只有其輸出線稱為列選擇線，它選中一列的所

21、有單元。只有X向和向和Y向向的選擇線同時選中的那一位存儲單元，才能進(jìn)行讀寫操作。由圖可的選擇線同時選中的那一位存儲單元，才能進(jìn)行讀寫操作。由圖可見，具有見，具有1024個基本單元的存儲體排列成個基本單元的存儲體排列成3232的矩陣，它的的矩陣，它的 X向向和和Y向譯碼器各有向譯碼器各有32根譯碼輸出線，共根譯碼輸出線，共64根。若采用單譯碼方式，根。若采用單譯碼方式，則要則要1024根譯碼輸出線。因此，雙譯碼方式所需要的選擇線數(shù)目較根譯碼輸出線。因此，雙譯碼方式所需要的選擇線數(shù)目較少少 ，也簡化了存儲器的結(jié)構(gòu)，故它適用于大容量的存儲器。，也簡化了存儲器的結(jié)構(gòu)，故它適用于大容量的存儲器。采用雙譯

22、碼方式時可將采用雙譯碼方式時可將RAM看作一個矩陣，讀數(shù)據(jù)時需給出行地址看作一個矩陣，讀數(shù)據(jù)時需給出行地址信號信號RAS (Row Address Signal) 和列地址信號和列地址信號CAS (Column Address Signal) 。通常先給。通常先給RAS，再給，再給CAS，經(jīng)過一段時間延時，便可以在，經(jīng)過一段時間延時，便可以在數(shù)據(jù)端讀出數(shù)據(jù)。數(shù)據(jù)端讀出數(shù)據(jù)。第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分17A0A0A1A1A2A2A3A3A4A4Y0Y031-031-0Y31Y31CECEOEOE WEWED(I/O)D(I/O)讀寫讀寫控制

23、控制電路電路行行譯譯碼碼器器0-00-00-310-3131-3131-31A5A5A6A6A7A7A8A8A9A9X0X0X31X31列譯碼器列譯碼器雙譯碼方式雙譯碼方式第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分18D0D0YiXiVccT3T4T5T6T1T2T7T8SRAM的基本電路的基本電路NMOS靜態(tài)靜態(tài)RAM的存儲器單元電路的存儲器單元電路(1)T1,T2為開關(guān)管，為開關(guān)管，T3,T4為負(fù)載為負(fù)載管，導(dǎo)通電阻管，導(dǎo)通電阻r3,r4r1,r2。T1T3和和T2T4構(gòu)成兩個反向器按正反饋連構(gòu)成兩個反向器按正反饋連接，構(gòu)成觸發(fā)器。接，構(gòu)成觸發(fā)器。(

24、2)Xi高電平，高電平，T5,T6及其他與及其他與Xi相相聯(lián)的開關(guān)管導(dǎo)通，每一單元與數(shù)據(jù)聯(lián)的開關(guān)管導(dǎo)通，每一單元與數(shù)據(jù)線相連。線相連。Yi為高電平，為高電平，T7,T8導(dǎo)通，導(dǎo)通，此時僅有此時僅有XiYi單元與外部數(shù)據(jù)線連單元與外部數(shù)據(jù)線連通，可對該單元進(jìn)行讀寫。通，可對該單元進(jìn)行讀寫。AB第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分193、讀寫控制電路、讀寫控制電路 讀寫控制電路包括讀寫放大器、數(shù)據(jù)寄存器（三態(tài)雙向緩沖器）讀寫控制電路包括讀寫放大器、數(shù)據(jù)寄存器（三態(tài)雙向緩沖器）等。它是數(shù)據(jù)信息輸入輸出的通道。等。它是數(shù)據(jù)信息輸入輸出的通道。 外界對存儲器

25、的控制信號有讀信號外界對存儲器的控制信號有讀信號RD、寫信號、寫信號WR和片選信號和片選信號CS。第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分201、62256 32K8的的CMOS靜態(tài)靜態(tài)RAM1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7

26、D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVCCVCC6225662256引腳圖引腳圖A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0OEOECSCSWEWED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256邏輯圖邏輯圖輸入輸入LLL高阻高阻HHL輸入輸入HLL輸出輸出LHL高阻高阻HD7D0OEWECS62256工作表工作表第五章 存儲器系統(tǒng)第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分212、

27、27256 32K8 EPROM1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VCCVCC2725627256引腳圖引腳圖A14A14A13A13A12A12A11A11A10A10A9A9A8A

28、8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256邏輯圖邏輯圖第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分223、74LS138 3/8譯碼器譯碼器1 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CG2AG2AG2BG2BG1G1Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VCCVCC74LS13874LS138引腳圖引腳圖Y0Y0Y

29、1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7G1G1G2AG2AG2BG2BC CB BA A74LS13874LS138原理圖原理圖第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分23一、存儲器與一、存儲器與CPU連接時要考慮的問題連接時要考慮的問題1 1、存儲器的容量、存儲器的容量 一個大的存儲器系統(tǒng)有幾十、幾百一個大的存儲器系統(tǒng)有幾十、幾百M M字節(jié)，一般要根據(jù)系統(tǒng)來定。字節(jié)，一般要根據(jù)系統(tǒng)來定。對于嵌入式或用戶自己做的應(yīng)用系統(tǒng)，可根據(jù)實際需要來設(shè)計存儲對于嵌入式或用戶自己做的應(yīng)用系統(tǒng)，可根據(jù)實際需要來設(shè)計存儲器的容量。器的容量。2 2、存儲空

30、間的安排、存儲空間的安排 微機內(nèi)存包括微機內(nèi)存包括ROMROM區(qū)和區(qū)和RAMRAM區(qū)，它們都由許多芯片組成，所以要區(qū)，它們都由許多芯片組成，所以要安排地址空間，即地址分配；每個存儲器芯片還需要片選信號，這安排地址空間，即地址分配；每個存儲器芯片還需要片選信號，這些信號如何產(chǎn)生等問題。些信號如何產(chǎn)生等問題。3 3、CPUCPU總線的負(fù)載能力總線的負(fù)載能力 通常通常CPUCPU總線的負(fù)載能力是一個總線的負(fù)載能力是一個TTLTTL器件或器件或2020個個MOSMOS器件，當(dāng)總線器件，當(dāng)總線上接的器件很多，超過允許值時，應(yīng)該在總線上加接緩沖器或驅(qū)動上接的器件很多，超過允許值時，應(yīng)該在總線上加接緩沖器或

31、驅(qū)動器，以增加器，以增加CPUCPU的負(fù)載能力。的負(fù)載能力。 第五章 存儲器系統(tǒng)第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分244 4、CPUCPU的時序和存儲器速度之間的配合的時序和存儲器速度之間的配合 CPUCPU執(zhí)行存儲器讀寫指令都有固定的時序，為保證執(zhí)行存儲器讀寫指令都有固定的時序，為保證CPUCPU讀寫存儲讀寫存儲器的準(zhǔn)確性，存儲器的速度必須與器的準(zhǔn)確性，存儲器的速度必須與CPUCPU匹配。匹配。二、二、80868086存儲器空間存儲器空間80868086系統(tǒng)有系統(tǒng)有2020根地址線，根地址線，1616根數(shù)據(jù)線，尋址空間為根數(shù)據(jù)線，尋址空間為1M

32、B1MB，采用存儲，采用存儲器分體結(jié)構(gòu)，偶地址數(shù)據(jù)器分體結(jié)構(gòu)，偶地址數(shù)據(jù)由數(shù)據(jù)線低由數(shù)據(jù)線低8 8位傳送，奇地址數(shù)據(jù)由數(shù)據(jù)位傳送，奇地址數(shù)據(jù)由數(shù)據(jù)線高線高8 8位傳送。奇、偶地址數(shù)據(jù)存取分別由位傳送。奇、偶地址數(shù)據(jù)存取分別由BHEBHE和和A0A0控制控制( (見下表見下表) )。CPU CPU 所能提供的信號線：所能提供的信號線： 數(shù)據(jù)線數(shù)據(jù)線 D15D15D0D0 地址線地址線 A19A19A0A0存儲器或存儲器或I/OI/O端口訪問信號端口訪問信號M/IOM/IORD RD 讀信號讀信號 WR WR 寫信號寫信號 BHE BHE 總線高字節(jié)有效信號總線高字節(jié)有效信號第五章 存儲器系統(tǒng)計算

33、機原理計算機原理 2022年年2月月26日日16時時52分分25BHEA0操作操作所用總線所用總線00從偶地址讀從偶地址讀/寫一個字寫一個字D15D010從偶地址讀從偶地址讀/寫一個字節(jié)寫一個字節(jié)D7D001從奇地址讀從奇地址讀/寫一個字節(jié)寫一個字節(jié)D15D8從奇地址讀從奇地址讀/寫一個字寫一個字01讀讀/寫低字節(jié)寫低字節(jié)D15D810讀讀/寫高字節(jié)寫高字節(jié)D7D0BHE和和A0控制讀寫一個字節(jié)控制讀寫一個字節(jié)/一個字一個字第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分26三、存儲器的連接三、存儲器的連接例例5.1 由由2片片62256（32K*8 RAM）

34、組成）組成64K*8 RAM的的8086計算計算機存儲器系統(tǒng)連接?？刹捎脙煞N方式：機存儲器系統(tǒng)連接?？刹捎脙煞N方式：1、控制奇偶片的寫使能、控制奇偶片的寫使能 WE說明：說明：(1)地址信號地址信號A0-A19和和BHE是是8086CPU經(jīng)鎖存器經(jīng)鎖存器8282或或74LS373鎖存后產(chǎn)生的信鎖存后產(chǎn)生的信號。號。(2)數(shù)據(jù)總線數(shù)據(jù)總線D0D15是是8086 CPU的的AD0AD15經(jīng)經(jīng)8286或或74LS245緩沖后產(chǎn)生的信緩沖后產(chǎn)生的信號。號。(3)MEMR和和MEMW在最小模式下由在最小模式下由8086 CPU的的M/IO和和RD、WR信號產(chǎn)生，在最信號產(chǎn)生，在最大模式下由大模式下由82

35、88產(chǎn)生。產(chǎn)生。 (4)IC0為偶地址存儲器，其數(shù)據(jù)由數(shù)據(jù)總線低為偶地址存儲器，其數(shù)據(jù)由數(shù)據(jù)總線低8位傳送。位傳送。IC1為奇地址存儲器，其數(shù)為奇地址存儲器，其數(shù)據(jù)由數(shù)據(jù)總線高據(jù)由數(shù)據(jù)總線高8位傳送。由位傳送。由A0和和BHE控制寫信號實現(xiàn)奇偶地址寫操作?？刂茖懶盘枌崿F(xiàn)奇偶地址寫操作。 (5)A16A19由由74LS138譯碼選中存儲器。譯碼選中存儲器。第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分27Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3

36、D2D1D0VccA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D874LS1386225662256IC0IC1DBAB第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分28IC0（偶）（偶）IC1（奇）（奇）A19 A18

37、A17 A160 0 0 0 X X0 0 0 0 X X范范 圍圍000000FFFFH000000FFFFH地址分配地址分配 A15A0三種情況三種情況mov 2000h, al 從偶地址開始寫一個字節(jié)從偶地址開始寫一個字節(jié)mov 2000h, ax 從偶地址開始寫一個字從偶地址開始寫一個字mov 2001h, ax 從奇地址開始寫一個字從奇地址開始寫一個字第五章 存儲器系統(tǒng)IC0（偶）（偶）IC1（奇）（奇）A19 A18 A17 A160 0 0 0 X X0 0 0 0 X X范范 圍圍000000FFFFH000000FFFFH地址分配地址分配 A15A0IC0（偶）（偶）IC1（

38、奇）（奇）A19 A18 A17 A160 0 0 0 X X0 0 0 0 X X范范 圍圍000000FFFFH000000FFFFH地址分配地址分配 A15A0計算機原理計算機原理 2022年年2月月26日日16時時52分分29Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAVccA19A18A17A0BHEMEMW74LS138DBA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRD15D14D13D12D11D10D9D8D7D

39、6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D86225662256IC0IC1AB2、控制奇偶片選、控制奇偶片選 CS第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分30四、四、8086系統(tǒng)存儲器接口設(shè)計基本技術(shù)系統(tǒng)存儲器接口設(shè)計基本技術(shù)存儲器地址譯碼電路的設(shè)計一般遵循如下步驟：存儲器地址譯碼電路的設(shè)計一般遵循如下步驟：(1)根據(jù)系統(tǒng)中實際存儲器容量根據(jù)系統(tǒng)中實際存儲器容量,確定存儲器在整個

40、尋址空間中的位置確定存儲器在整個尋址空間中的位置;(2)根據(jù)所選用存儲芯片的容量，畫出地址分配圖或列出地址分配表根據(jù)所選用存儲芯片的容量，畫出地址分配圖或列出地址分配表;(3)根據(jù)地址分配圖確定譯碼方法；常見的譯碼方式有：根據(jù)地址分配圖確定譯碼方法；常見的譯碼方式有： 全譯碼法全譯碼法 片內(nèi)尋址未用的全部高位地址線都參加譯碼，譯碼輸出作片內(nèi)尋址未用的全部高位地址線都參加譯碼，譯碼輸出作為片選信號。全譯碼的優(yōu)點是每個芯片的地址范圍是唯一確定，而且為片選信號。全譯碼的優(yōu)點是每個芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的。缺點是譯碼電路比較復(fù)雜。各片之間是連續(xù)的。缺點是譯碼電路比較復(fù)雜。 部分譯

41、碼部分譯碼 用片內(nèi)尋址外的高位地址的一部分譯碼產(chǎn)生片選信號。用片內(nèi)尋址外的高位地址的一部分譯碼產(chǎn)生片選信號。部分譯碼較全譯碼簡單，但存在地址重疊區(qū)。部分譯碼較全譯碼簡單，但存在地址重疊區(qū)。 線選法線選法 高位地址線不經(jīng)過譯碼，直接（或經(jīng)反相器）分別接各存儲高位地址線不經(jīng)過譯碼，直接（或經(jīng)反相器）分別接各存儲器芯片的片選端來區(qū)別各芯片的地址。器芯片的片選端來區(qū)別各芯片的地址。(軟件上必須保證這些片選線每軟件上必須保證這些片選線每次尋址時只能有一位有效次尋址時只能有一位有效)也會造成地址重疊，且各芯片地址不連續(xù)。也會造成地址重疊，且各芯片地址不連續(xù)。（4）選用合適器件，畫出譯碼電路圖。）選用合適器

42、件，畫出譯碼電路圖。第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分311、全譯碼、全譯碼采用全地址譯碼方式，計算機的全部地址空間都可以使用采用全地址譯碼方式，計算機的全部地址空間都可以使用例例5.2 用用2片片62256（32K*8 RAM）和）和2片片27256（32K*8 EPROM）組成組成8086計算機存儲器系統(tǒng)。要求計算機存儲器系統(tǒng)。要求EPROM的起始地址為的起始地址為F0000H，RAM的起始地址為的起始地址為00000H，使用全地址譯碼方式使用全地址譯碼方式，試畫出計算，試畫出計算機的存儲器連接圖，并寫出地址范圍機的存儲器連接圖，并寫出地址范

43、圍。說明說明:(1)用用2片片74LS138（三（三-八譯碼器）對八譯碼器）對8086計算機系統(tǒng)的高四位地址進(jìn)行譯碼，計算機系統(tǒng)的高四位地址進(jìn)行譯碼，譯出譯出16個存儲區(qū)域。個存儲區(qū)域。(2)由由A0和和BHE與與MEMW信號組合產(chǎn)生寫選通。信號組合產(chǎn)生寫選通。A19A18A17A16A19A18A17A16范范 圍圍IC0IC0（偶）（偶）IC1IC1（奇）（奇）0 0 0 00 0 0 00 0 0 00 0 0 000000000000FFFFH0FFFFH00000000000FFFFH0FFFFH地址分配地址分配A15A15A0A0IC2IC2（偶）（偶）IC3IC3（奇）（奇）1

44、1 1 11 1 1 11 1 1 11 1 1 1F0000F0000FFFFFHFFFFFHF0000F0000FFFFFHFFFFFHX X X XX X X XX X X XX X X X第五章 存儲器系統(tǒng)計算機原理計算機原理 2022年年2月月26日日16時時52分分32A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0A19A18A17A16A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0A14

45、A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D06225662256IC0IC1ABA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D02725627256IC2IC3ABY0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAVcc74LS138Y0Y1Y2Y3Y4Y5