一位全減器的設(shè)計_第1頁
一位全減器的設(shè)計_第2頁
一位全減器的設(shè)計_第3頁
一位全減器的設(shè)計_第4頁
一位全減器的設(shè)計_第5頁
已閱讀5頁，還剩1頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

EDA技術(shù)實用教程課題報告課題名稱：一位全減器的設(shè)計 院系：專業(yè)：電子信息工程組員： 設(shè)計流程:一、一位半減器的設(shè)計一位半減器程序如下; 其中x,y是輸入，diff是輸出差，s_out是借位輸出, sub_in為借位輸入。library ieee;use ieee.std_logic_1164.all;entity h_suber is port (x,y : in std_logic; diff,s_out : out std_logic ); end h_suber;architecture hdlarch of h_suber is begin process(x,y) begin diff = x xor y;s_out = (not x) and y; end process; end hdlarch;半減器邏輯表達式:半減器真值表：輸入輸出xydiffs_sout0000011110101100半減器波形圖如下：半減器封裝圖：二、一位全減器的設(shè)計一位全減器設(shè)計結(jié)構(gòu)圖：sub_in為借位輸入,clk是輸入延遲信號用來消除仿真圖中出現(xiàn)的毛刺現(xiàn)象一位全減器邏輯表達式：一位全減器真值表：輸入輸出xysub_indiffersub_out000001001001001110111010

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論