階段性考核之一——組合邏輯電路設計實驗

1、階段性考核之一：【平時成績10分】組合邏輯部分設計型實驗報告實驗題目設計一個實現(xiàn)兩個一位二進制數(shù)相加的全加器電路學生姓名馬欣躍班 級電信122學 號任課教師邢曉敏實驗成績完成時間實驗題目設計一個實現(xiàn)兩個一位二進制數(shù)相加的全加器電路實驗目的本次實驗要求學生用多種方案分別設計一個實現(xiàn)兩個一位二進制數(shù)相加的全加器電路。其目的在于：1. 使學生深入理解分立元件構成的組合邏輯電路設計過程；2. 通過實驗手段，使學生加深對典型集成中規(guī)模組合邏輯電路譯碼器和數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)這一知識點的理解。3. 時初步鍛煉學生的動手實踐能力。具體實驗要求1. 用分立元件設計完成該功能電路。具體要求：（1） 試用2輸入

2、與非門芯片實現(xiàn)該電路；【要求指明所需芯片型號、功能和具體數(shù)量】（2） 試用最少個數(shù)的芯片實現(xiàn)該電路?！疽笾该魉栊酒吞枴⒐δ芎途唧w數(shù)量】（3） 以上兩方案只需用Multisim仿真軟件仿真實現(xiàn)即可，無需到實驗室進行實物搭接。但在該實驗報告中要求必須有完整的設計過程和仿真電路圖。2. 用3線-8線譯碼器7LS138設計完成該功能電路。【要求指明所需芯片型號、功能和具體數(shù)量】3. 用雙4選1數(shù)據(jù)選擇器74LS153設計完成該功能電路。【要求指明所需芯片型號、功能和具體數(shù)量】4. 以上1、2、3規(guī)定的實現(xiàn)方案要求都要用數(shù)碼管來顯示十進制的計算結果。5. 上述2、3兩種方案的實現(xiàn)既要有Multis

3、im仿真實驗過程，又要求到實驗室進行實物搭接。在該實驗報告中要有完整的設計過程、仿真電路圖和實驗調(diào)試過程。6. 總結本次實驗的收獲、體會以及建議，填入本實驗報告的相應位置中?！臼斋@、體會必須寫！】設計過程一用分立元件設計完成兩個一位二進制數(shù)全加器方案一：用2輸入與非門實現(xiàn)1 設計過程：全加器真值表AiBiCi-1SiCi0000000110010100110110010101011100111111 寫出全加器邏輯函數(shù)表達式，并轉化成與非-與非式 畫出電路圖2 所用器件：2輸入與非門7401九個 實現(xiàn)與非功能數(shù)碼管譯碼器7448一個 用于驅(qū)動數(shù)碼管共陰極數(shù)碼管一個 用于顯示結果3 仿真實現(xiàn)過程

4、：A B C 三個開關控制輸入0或1，當1個開關閉合時，數(shù)碼管顯示數(shù)字1；當2個開關閉合時，數(shù)碼管顯示2；當3個開關閉合時顯示3。開始沒有注意到7448要搭配共陰極數(shù)碼管，用了7447驅(qū)動，結果不顯示數(shù)字，后改為7448，正常顯示結果。方案二：用最少個數(shù)的芯片實現(xiàn)1 設計過程： 寫出全加器的邏輯表達式化成最簡式形式根據(jù)表達式設計電路圖。2 所用器件：二輸入異或門7486兩個 二輸入與門7408兩個 二輸入或門7432一個數(shù)碼管譯碼器7448一個 用于驅(qū)動數(shù)碼管共陰極數(shù)碼管一個 用于顯示結果3 仿真實現(xiàn)過程：按照電路圖連接A B C 三個開關控制輸入0或1，當1個開關閉合時，數(shù)碼管顯示數(shù)字1；當

5、2個開關閉合時，數(shù)碼管顯示2；當3個開關閉合時顯示3。二用3線-8線譯碼器7LS138設計完成該功能電路【方案三】1 設計過程：3線-8線譯碼器74LS138真值表輸入輸出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7X1XXXX11111111XX1XXX111111110XXXXX111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110根據(jù)全加器真值表寫出函數(shù)表達式，并化為最小項之和形式根據(jù)74LS1

6、38譯碼器實現(xiàn)要求轉化成下面形式。2 所用器件： 74LS138譯碼器 一個7420雙4輸入與非門 兩個數(shù)碼管譯碼器7448一個 用于驅(qū)動數(shù)碼管共陰極數(shù)碼管一個 用于顯示結果3 仿真實現(xiàn)過程：S1，S2，S2分別控制ABC的輸入信號，將ABC分別接在71LS138的ABC輸入端上，輸出端Y1Y2Y4Y7進行與非運算后得到S，輸出端Y3Y5Y6Y7與非之后得到CO，當1個開關閉合時，數(shù)碼管顯示數(shù)字1；當2個開關閉合時，數(shù)碼管顯示2；當3個開關閉合時顯示3。 三用雙4選1數(shù)據(jù)選擇器74LS153設計完成該功能電路【方案四】1 設計過程：雙4選1數(shù)據(jù)選擇器74LS153真值表使能端選擇控制端輸出AB

7、Y1XX0000C0001C1010C2011C3邏輯表達式：根據(jù)全加器真值表，可寫出和S，高位進位CO的邏輯函數(shù)。兩個輸入變量，A、B，D0D3為第三個輸入變量，即低位進位CI，1Y為全加器的和S，2Y全加器的高位進位CO，則可令數(shù)據(jù)選擇器的輸入為：1DO=1D3=CI，1D1=1D2=CI，2D0=0,2D3=1,2D1=2D2=CI，1Y=S,2Y=CO;2 所用器件：雙4選1數(shù)據(jù)選擇器74LS153一個7404反相器一個3 仿真實現(xiàn)過程：S1，S2，S2分別控制CAB的輸入信號，AB分別連接在AB輸入端上，1C1,1C2連在非門之后1C0，1C3，2C1，2C2連在非門之前，由S1控制

8、實現(xiàn)信號的輸入和輸出，2C0接地，2C3接高電平，使能端接地。將S（1Y）接在數(shù)碼管的低位，CO（2Y）接在數(shù)碼管的高位，實現(xiàn)信號的輸入和輸出。當1個開關閉合時，數(shù)碼管顯示數(shù)字1；當2個開關閉合時，數(shù)碼管顯示2；當3個開關閉合時顯示3。實驗心得 通過這次實驗我懂得了當我們上課坐在那里聽課和我們真正動手去做事完全不一樣的。上課時看老師在黑板上講課畫仿真時沒覺得自己有這么多問題存在，當真正動手做時才發(fā)現(xiàn)自己有很多問題。出現(xiàn)這些問題有些時因為粗心大意，有些時上課聽課沒認真注意老師說的一些話，有些是因為沒有實踐過太生疏導致的。在做仿真時，我沒有注意到7448是與共陰極數(shù)碼管相配的，粗心的用了7447譯碼器與共陰極數(shù)碼管，導致我做了很多遍就是沒有結果顯示。后來通過問同學，我找出了原因改正了仿真。所以，同學之間合作也是重要的。大家在一起討論過后可能就會明白很多。自己沒有注意到的問題其他同學有注意到就可以互相學習一下。還有在搭電路時千萬不可以粗心，出現(xiàn)錯誤一定要細心檢查，看看是哪里錯了，仔細整理思路，是不是連接出了問題，還是