上拉、下拉電阻的作用分析

1、圖上拉電阻與下拉電阻的作用 2007-08-12 上拉電阻就是把不確定的信號通過一個電阻鉗位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的信號鉗位在低電平。上拉電阻是指器件的輸入電流，而下拉指的是輸出電流。那么在什么時候使用上、下拉電阻呢？ 1、當(dāng)TTL電路驅(qū)動CMOS電路時，如果TTL電路輸出的高電平低于CMOS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 2、OC門電路必須加上拉電阻，以提高輸出的高電平值。  3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。4、在CMOS芯片上，為了防止靜

2、電造成損壞，不用的管腳不能懸空，一般接上拉電阻降低輸入阻抗，提供泄荷通路。 5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限，增強抗干擾能力。 6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 另外，上拉電阻阻值的選擇原則包括: 1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。 2、從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠小；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

3、關(guān)于上拉電阻，看圖。作為輸入接VCC等于1，接GND=0。如果按鍵短路（按下）電阻為零，按鍵按下，Out=0，當(dāng)按鍵斷開，Out=？顯然當(dāng)Out懸空輸出VCC，這可以用儀表測量，這個VCC就是靠R1“上拉”產(chǎn)生的，顧名思義，R1就是上拉電阻。上拉電阻的大小，取決于輸出接負載的需要，通常邏輯電路對高電平輸出阻抗很大，要求輸出電流很小，在上拉電阻上壓降可以忽略，當(dāng)然上拉電阻不能太大，否則就不能忽略了。實際電路還有這種結(jié)構(gòu)這里的R1也是上拉電阻。關(guān)于下拉電阻，用得少，道理和上面一樣，只不過通過電阻“下拉”到GND。單片機P0口輸出結(jié)構(gòu)一部分電路類似下圖，實際可能用的是場效應(yīng)管當(dāng)Q1，Q2分別導(dǎo)通，可

4、以對外輸出0和1，當(dāng)Q1，Q2都不導(dǎo)通時？要想輸出1，咋辦？外接上拉電阻！為什么要使用拉電阻： 一般作單鍵觸發(fā)使用時，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計要求而定！一般說的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當(dāng)C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：比如：當(dāng)一個接有上拉電阻的端口設(shè)為輸入狀態(tài)時，他的常態(tài)就為高電平，用于檢測低電平的輸入。上拉電阻是用來解決總線驅(qū)動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是灌電流。有時在修主板鍵盤口的時候，測量鍵盤口供電在接負載的情況下正常的話，但是不好用，在排除周圍的阻容元件后，大家可能就會考慮到換io芯片了，換完以后也確實好用不過本人在維修實踐中發(fā)現(xiàn)有時不用換io也能修好，只要把472的上拉電阻換小以后，鍵盤口也好用比如換個102,272,22