基礎(chǔ)電路設(shè)計(jì)集中定數(shù)電路與分布定數(shù)電路

1、· 基礎(chǔ)電路設(shè)計(jì)（四）集中定數(shù)電路與分布定數(shù)電路 來(lái)源：中國(guó)PCB技術(shù)網(wǎng)     作者：高弘毅     發(fā)布時(shí)間：2007-06-06 02:05:18    評(píng)論(0條)   前言由于實(shí)際作業(yè)潛伏許多圖面無(wú)法表現(xiàn)的因素，因此電路無(wú)法發(fā)揮預(yù)期的特性與功能，是進(jìn)行電路設(shè)計(jì)時(shí)必需有心理準(zhǔn)備。一般而言電路分為低頻電路與高頻電 路兩種，低頻電路是將電阻、電容、線圈等電路組件定數(shù)視為集中定數(shù)，因此若用直流.交流電路理論計(jì)算分析，基本上就可作電路設(shè)計(jì)。信號(hào)傳輸方式可分

2、為下列兩種:*驅(qū)動(dòng)端為低阻抗驅(qū)動(dòng)(low impedance drive)，收信端為高阻抗驅(qū)動(dòng)方式(此種方式成為低頻波的整合對(duì)象)。*電壓傳輸方式。設(shè)計(jì)低頻電路與封裝時(shí)幾乎沒(méi)有太多限制，因此可將導(dǎo)線的長(zhǎng)度縮至極限，可是當(dāng)頻率變高時(shí)，印刷電路板的pattern立即喪失低阻抗的特性，基于特性阻抗 概念，此時(shí)必需將傳輸線路當(dāng)作電路的一部份考慮。   何謂集中定數(shù)電路所謂的集中定數(shù)電路可用以下方式描述:(a)可根據(jù)電阻、電容、電感、半導(dǎo)體組件等線形組件，與非線形組件的組件定數(shù)進(jìn)行電路設(shè)計(jì)由 于組件本身的寄生電感、浮游容量、電磁界具有可忽略的領(lǐng)域，因此低頻電路的集中定數(shù)電路可根據(jù)直流

3、.交流理論計(jì)算分析作電路設(shè)計(jì)，。clock概括性的動(dòng) 作頻率為數(shù)MHz至十幾MHz左右，如果超越該范圍組件本身的寄生電感、浮游容量就會(huì)逐一浮現(xiàn)，并對(duì)電路造成某種程度的影響。為了避免事后在該領(lǐng)域造成困 擾，將高頻概念充分反映于電路設(shè)計(jì)乃是非常重要的一環(huán)。(b)根據(jù)頻率決定可忽視線路長(zhǎng)度與組件大小的領(lǐng)域集中定數(shù)電路涉及的范圍相對(duì)于導(dǎo)體的長(zhǎng)度，如果動(dòng)作頻率的波長(zhǎng)很長(zhǎng)時(shí)，基板內(nèi)的某個(gè)位置內(nèi)某些電路部位的信號(hào)，與信號(hào)源的位相、振幅幾乎完全相同，而該條件亦是低頻電路被視為集中定數(shù)電路的主要原因之一。(c)利用示波器作信號(hào)的時(shí)間軸分析如(b)項(xiàng)所述低頻的位相概念可被忽略，因?yàn)樵撜穹鶆偤檬俏幌嗌峡珊雎缘念I(lǐng)域，

4、因此即使祇作振幅分析也不會(huì)造成任何不當(dāng)，。(d)低頻波增幅器的等化如上所述低頻電路驅(qū)動(dòng)端為低阻抗驅(qū)動(dòng)，收信端為高阻抗驅(qū)動(dòng)之電壓傳輸方式，因此增幅器的等化式可用下式表示:            基準(zhǔn)電壓值可用dBV或是dBV表示，dBV是以1V為基準(zhǔn)；dBV是以1V為基準(zhǔn)。例如基準(zhǔn)電壓V1V，輸出電壓 1V以dBV表示時(shí)，            何謂分布定數(shù)電路所謂分布定數(shù)電路可

5、用組件level與傳輸線路方式整理成如下:(a) 組件單體的lead inductance與浮游容量的影響，隨著頻率增高成為無(wú)法忽視的領(lǐng)域由圖1、圖2、圖3是電阻、電容、電感的頻率特性可知，設(shè)計(jì)高頻電路時(shí)必需注意組件的頻率特性，慎選適合電路規(guī)格的高頻組件。圖1 電阻的頻率特性圖2 大容量積層陶瓷電容的頻率特性圖3 chip induct的頻率特性(b)傳輸線路需考慮分布于單位長(zhǎng)度的傳播方向，以R、C、L表示之組件如圖4所示高頻領(lǐng)域的傳輸電路，導(dǎo)體全部都會(huì)變成電感成份L，而導(dǎo)線之間可視為由浮游容量所構(gòu)成的分布定數(shù)線路，也就是說(shuō)在高頻領(lǐng)域的傳輸電路可用下式表示，而電感L與浮游容量C可視為分布于長(zhǎng)軸

6、方向的傳輸電路， R與L則被忽略。          如此一來(lái)所構(gòu)成的高頻電路，雖然導(dǎo)體之間具有L與C的電抗(reactance)比導(dǎo)體原來(lái)的阻抗電感更優(yōu)越，然而導(dǎo)線之間的浮游容量會(huì)使線路阻抗(impedance)下降，因此此時(shí)并無(wú)法當(dāng)作單純的兩條低頻線路考慮。有關(guān)傳輸線路的特性阻抗Zo可用下式表示:          圖4的特性阻抗 值一般使用范圍為50150。由于線路阻抗較小，因此設(shè)計(jì)時(shí)通常都希望驅(qū)動(dòng)端具備較高的

7、驅(qū)動(dòng)能力，也就是說(shuō)此時(shí)必需將傳輸線路當(dāng)作電路的一部份考慮。通常高頻信號(hào)傳輸會(huì)考慮整合條件，此時(shí)傳輸線路的特性阻抗， 設(shè)計(jì)上會(huì)變成傳輸線路傳送高頻電力，它的電壓與電流比與距離無(wú)關(guān)，所到之處都是傳輸線路的固有值。然而實(shí)際上都會(huì)忽視電路上的R與G，因此驅(qū)動(dòng)端與收 信端的輸出入阻抗與傳輸線路的特性阻抗整合時(shí)，傳輸線路的任何位置的信號(hào)源波形，與位相性幾乎都是相同信號(hào)，因此造成整體變成近似無(wú)位相概念的低頻電路， 這意味著信號(hào)傳送接收能否順利整合，直接左右高頻電路的信號(hào)傳輸。此外設(shè)計(jì)電路會(huì)涉及所謂的無(wú)損耗，根本上無(wú)損耗是表示傳輸信號(hào)電力能量無(wú)任何漏損， 因此電路中任何位置的信號(hào)，都必需維持與送信端相同的阻抗

8、損耗level。圖4 集中定數(shù)電路與分布定數(shù)電路的差異(c)將信號(hào)視為電力的流動(dòng)將信號(hào)視為電力的流動(dòng)是高頻電路與低頻電路最大差異點(diǎn)。高頻電路是以全頻率的波譜(spectre)為對(duì)象，因此必需用電力的入射波與反射波的概念處理。(d)時(shí)間軸與頻率軸的分析高頻電路的電路量測(cè)、分析與噪訊對(duì)策是以發(fā)生的頻 率全領(lǐng)域?yàn)閷?duì)象，因此必需作電壓、電流與電力的分析，如果祇作時(shí)間軸的特性分析，就無(wú)法完整洞察頻率軸上那個(gè)頻率發(fā)生問(wèn)題，如圖5之實(shí)例為了解決問(wèn)題，因 此不得不量測(cè)各次元頻率軸的波形特性。所幸的是高頻組件通常都會(huì)標(biāo)示頻率特性，因此對(duì)整合性時(shí)發(fā)揮極大的幫助圖5 時(shí)間軸波形與頻率軸波形的差異(e)高頻波增幅器的

9、等化高頻波電路主要機(jī)能是捕捉電力的流動(dòng)(亦即信號(hào)的傳送與收信)，此時(shí)輸出入條件例如定值輸出入阻抗等等，就成為整合的基本要件。電力的等化是以dB表示，等化可利用下式求得:           如果dB以 dBm表示時(shí)，例如基準(zhǔn)電力Ps=1mW ，獲得輸出電力P=100mW ，增幅器的等化就成為:  信號(hào)傳輸線路 高頻電路基板的傳輸線路通常都會(huì)形成micro strip line，因此電路的輸出入阻抗必需與線路的特性阻抗 整合，同時(shí)還需設(shè)法在傳輸線路上使線路不會(huì)產(chǎn)生不連續(xù)阻抗，以防止輸出入

10、端發(fā)生信號(hào)反射，如果阻抗發(fā)生不連續(xù)點(diǎn)，就會(huì)在該點(diǎn)產(chǎn)生以下現(xiàn)象:*波形發(fā)生變動(dòng)(例如over shoot、under shoot、linking)。*誤動(dòng)作或是無(wú)法動(dòng)作。*動(dòng)作效率降低。事 實(shí)上電路封裝時(shí)不可能取得理想的整合，尤其是高速/高頻電路必需極力抑制失誤(mismatching)。因此祇能在設(shè)計(jì)時(shí)間盡可能朝理想目標(biāo)進(jìn)行設(shè)計(jì)， 封裝設(shè)計(jì)所殘留的誤差則利用實(shí)體進(jìn)行檢討，最近利用模擬(simulation)分析作pattern設(shè)計(jì)與動(dòng)作確認(rèn)與電路的優(yōu)化設(shè)計(jì)，雖然是非常重要的 手段，但是值得注意的是解決問(wèn)題與改善對(duì)策，大部份是仰賴設(shè)計(jì)者的經(jīng)驗(yàn)與知識(shí)，也就是說(shuō)為了使高頻電路能發(fā)揮預(yù)期的功能，設(shè)計(jì)者

11、必需具備很高的知識(shí)水平。有關(guān)整合度它的表示方式雖然可分為數(shù)種，不過(guò)一般是使用VSWR與反射系數(shù)，VSWR越接近1表示反射越小，電路也就越接近理想狀態(tài)。接著介紹strip line與傳輸線路的數(shù)字IC站立時(shí)間依存關(guān)系。(a)strip line如以上的說(shuō)明高頻電路的傳輸線路通常都會(huì)形成 micro strip line。由于線路是由電感與浮游容量所形成，因此信號(hào)線的下方會(huì)變成接地面(ground face，)，micro strip line與信號(hào)pattern的上下方，則形成電源或是接地面的strip line，它的結(jié)構(gòu)與特性如圖6所示。使用strip line可獲得以下優(yōu)點(diǎn):*由于傳輸線路上

12、可形成穩(wěn)定且不具不連續(xù)點(diǎn)的阻抗，因此傳輸線路上不會(huì)發(fā)生反射與linking等波形變動(dòng)現(xiàn)象。*具有抑制電磁波的放射。*可形成高頻阻抗低ground face。*具有減低信號(hào)之間的cross talk(特性阻抗低越低效果越好)。圖6 strip line與micro strip line的特性如果固定組件through hole發(fā)生電流滯留時(shí)該部位會(huì)產(chǎn)生反射，因此信號(hào)傳輸時(shí)對(duì)信號(hào)質(zhì)量要求極高得模擬電路等部位必需格外謹(jǐn)慎處 理。利用模擬電路處理微弱信號(hào)時(shí)則必需注意信號(hào)level的差異，如果因物理位置關(guān)系偏離或是高速數(shù)字信號(hào)之間的失真造成問(wèn)題時(shí)，就需在信號(hào)之間實(shí)施接地 線等對(duì)策。如圖6所示strip

13、line的特性取決于線路的寬度、誘導(dǎo)體的厚度與誘導(dǎo)率，因此可配合電路組件設(shè)計(jì)特性阻抗。基于成本的考慮設(shè)計(jì)特性阻抗時(shí)通常是使用雙面基板，不過(guò)雙面基 板不易形成接地，因此不得不利用導(dǎo)線pattern作為inductor來(lái)設(shè)計(jì)特性阻抗。適用雙面基板的clock，它的頻率通常局限于數(shù)MHz至數(shù)十 MHz之間，除此之外使用雙面基板時(shí)必需盡量縮短重要部位的導(dǎo)線pattern長(zhǎng)度。clock的頻率超過(guò)上述范圍時(shí)，可能會(huì)發(fā)生over shoot、under shoot等不整合特有的現(xiàn)象，因此觀察波形消弭造成組件劣化與誤動(dòng)作的原因，乃是非常重要的手段之一。此外由于不易取得低阻抗的電源與接地面，經(jīng)常造成 EMC可

14、靠性測(cè)試無(wú)法滿足預(yù)期目標(biāo)。因此盡可能加寬雙面基板電源與接地pattern，同時(shí)利用表、里pattern盡量增加對(duì)向面積，成為常用而且是有 效的對(duì)策。不過(guò)基板層數(shù)的選用仍需根據(jù)設(shè)計(jì)目標(biāo)與成本，作多方面的檢討才能決定設(shè)計(jì)方向。(b)數(shù)字IC站立時(shí)間與傳輸線路的關(guān)系圖7是數(shù)字IC的站立時(shí)間與傳輸線路長(zhǎng)度視為分布定數(shù)電路時(shí)的領(lǐng)域關(guān)系。假設(shè)線路長(zhǎng)度為 ，數(shù)字IC的站立時(shí)間(或下降時(shí)間)為tr(ns) ，信號(hào)的傳輸延遲時(shí)間為Td(ns/m) ，印刷電路板的誘電率為r 時(shí)，作為分布定數(shù)電路的長(zhǎng)度可用下式表示                     由于圖7就是建立于上式關(guān)系，因此由圖可找出即使未視為分布定數(shù)電路線時(shí)的線路長(zhǎng)度與站立時(shí)間的關(guān)系。例如使用站立時(shí)間遲緩