車載視頻監(jiān)控記錄系統(tǒng)的設(shè)計

1、    車載視頻監(jiān)控記錄系統(tǒng)的設(shè)計摘要：實現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTAC)連續(xù)時間型濾波器的結(jié)構(gòu)、設(shè)計和具體實現(xiàn)，使用外部可編程電路對所設(shè)計濾波器帶寬進行控制，并利用ADS軟件進行電路設(shè)計和仿真驗證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關(guān)鍵詞：Butte1 引言   物流車、貨車、押鈔車通常是不法分子的攻擊目標(biāo)，

2、如何能在搶劫事故發(fā)生后有效捉拿罪犯?在大中城市，交通事故的發(fā)生率非常高，而不少事故發(fā)生后，難以判斷誰是責(zé)任方，相互爭吵，皆因不能提出有力證據(jù)。為了解決這些問題，提出車輛實時視頻記錄要求。    車載視頻監(jiān)控系統(tǒng)是將視頻技術(shù)應(yīng)用于汽車、火車等交通工具，其基本功能是監(jiān)視并記錄交通工具內(nèi)外的環(huán)境狀況。其中圖像傳輸和存儲中非常關(guān)鍵問題就是圖像信號巨大的數(shù)據(jù)量，對一定容量的傳輸通道和存儲介質(zhì)造成巨大壓力和困難。為了節(jié)約傳輸帶寬與存儲，必須對視頻信息進行高效壓縮。該系統(tǒng)采用FPGA為主控中心，以ADI公司的實時壓縮和解壓縮高質(zhì)量運動圖像和靜止數(shù)字圖像的JPEG2000編解碼器

3、ADV212為核心設(shè)計和實現(xiàn)。2 系統(tǒng)總體結(jié)構(gòu)   系統(tǒng)復(fù)位后，以O(shè)V7648 CMOS彩色圖像傳感器為核心的攝像頭輸出640×480像素陣列大小，即307 200個像素，為SAV/EAV模式ITUR-BT656 YUV4：2：2格式(8位)的數(shù)字視頻信號，由視頻信號輸出數(shù)據(jù)總線傳輸?shù)紸DV212的視頻接口。同時輸出像素時鐘PCLK，為ADV212器件提供時鐘參考。但系統(tǒng)復(fù)位后，ADV212編碼部分不能立即接收數(shù)字視頻信號進行JPEG2000的編碼壓縮。系統(tǒng)控制器件FPGA需要通過數(shù)據(jù)總線DATA15：0和地址總線ADRE3：0配置ADV212內(nèi)部直接訪

4、問以及間接訪問的寄存器，加載ADV212編碼模式所需的固件。并設(shè)置ADV212編碼參數(shù)后，ADV212才能開始硬件編碼，從而產(chǎn)生J2C格式的視頻信號。系統(tǒng)選用ADV212的JDATA模式在握手機制配合下通過讀使能信號讀CODE FIFO，由主機接口HDATA31：24(JDATA7：0)輸出壓縮后的數(shù)據(jù)，經(jīng)FPGA將數(shù)據(jù)寫入Flash。壓縮后的數(shù)據(jù)通過USB通訊模塊讀取到上位機。圖1為系統(tǒng)硬件整體結(jié)構(gòu)框圖。3 ADV212的視頻和主機接口    (1)視頻接口(VDATA總線) 利用VDATA總線輸入未壓縮的數(shù)據(jù)，而通過HDATA總線輸出壓縮后的數(shù)據(jù)。視頻接口支持

5、多種格式的視頻數(shù)據(jù)和靜止圖像輸入輸出，包括8位，10位,12位單分量格式。這些模式中，VCLK引腳必須輸入像素時鐘信號(ADV7180 LLC時鐘)。該系統(tǒng)選用JDATA模式，VDATA總線的高8位VDATA11：4分別與P7：O相連接，而低4位VDATA3：0通過10 k的電阻拉低。    (2)主機接口(HDATA總線)ADV212通過異步SRAM方式、DMA訪問方式或JDATA接口直接和大多數(shù)主機處理器及ASIC器件相連接。ADV212支持16位和32位的控制總線及8位,16位和32位的數(shù)據(jù)傳輸總線?？刂瓶偩€和數(shù)據(jù)總線配置可以不同，這樣可使得ADV212應(yīng)用

6、于那些需要不同寬度控制總線和數(shù)據(jù)總線的場合。主機接口用于配置、控制、狀態(tài)傳遞以及傳輸壓縮后的數(shù)據(jù)流。    JDATA模式由HDATA31：28JDATA7：4，HDATA27：24JDATA3：0總線輸出壓縮后的數(shù)據(jù)。由Host Data Bus的HDATA15：0總線用于配置、控制、狀態(tài)傳遞。主機接口的地址總線ADDR3：0分別與FPGA的地址總線A3：0相連，控制ADV212直接型寄存器。4 ADV212寄存器初始化   系統(tǒng)復(fù)位后，系統(tǒng)ADV212編碼部分不能立即接收數(shù)字視頻信號進行JPEG2000的編碼壓縮工作。該系統(tǒng)控制器

7、件FPGA需對ADV212寄存器初始化，加載ADV212編碼模式所需的同件并設(shè)置ADV212編碼參數(shù)，ADV212才能開始硬件編碼工作產(chǎn)生J2C格式的視頻信號。    ADV212包含16個直接訪問的寄存器，主機必須首先初始化這些寄存器來保證其他操作正確。這里選用JDATA模式，通過ADDR3：0、HDATA15：0、CS、RD、WR、ACK等引腳訪問這些寄存器。而對于間接訪問的寄存器則是通過間接地址寄存器IADDR和間接數(shù)據(jù)寄存器IDATA實現(xiàn)，這兩個寄存器可直接進行讀寫。由于該系統(tǒng)選用ADV212的JDA-TA模式，為16位主機模式，因此，訪問間接寄存器還要用

8、到分段傳輸寄存器STAGE。    當(dāng)系統(tǒng)上電復(fù)位后，系統(tǒng)控制器件FPGA設(shè)置ADV212內(nèi)部的時鐘JCLK和HCLK，這兩個時鐘由內(nèi)部PLL通過MCLK引腳輸入的時鐘產(chǎn)生。系統(tǒng)ADV212的MCLK引腳時鐘由27 MHz的有源品體振蕩器提供，JCLK和HCLK內(nèi)部時鐘經(jīng)PLL寄存器設(shè)置為81 MHz。主控器件FPGA等待20s后，設(shè)置軟件復(fù)位寄存器為No-Boot Host模式。根據(jù)JDATA模式HDATA主機接口控制總線為16位和數(shù)據(jù)總線為8位，配置BUSMODE和MMODE寄存器。其中32 KB的encode固件程序通過USB通訊模塊下載到系統(tǒng)的Flash存儲器中，當(dāng)系統(tǒng)上電復(fù)位后由FPGA把Flash中的固件數(shù)據(jù)通過訪問間接寄存器加載到ADV212的固件RAM空間。設(shè)置ADV212編碼參數(shù)包括：壓縮比、量化步長、小波變換級別、小波變換模式、JPEG2000漸進模式等。    如果ADV212固件加載正確，嵌入式處理器會將應(yīng)用程序ID寫入SWFLAG寄存器。通過檢驗SWFLAG寄存器是否為所預(yù)知的值(編碼模式的應(yīng)用程序ID為OXFF82)就可判定固件加載是否正確。ADV212寄