數(shù)電組合邏輯電路設(shè)計

1、四川大學電氣信息學院數(shù)電一一組合邏輯電路設(shè)計實現(xiàn)四位二進制無符號數(shù)乘法計算學號姓名專業(yè)通信工程日期2017.4.29、設(shè)計目的設(shè)計一個乘法器，實現(xiàn)兩個四位二進制數(shù)的乘法。兩個二進制數(shù)分別是被乘數(shù)A3A2AA0和乘數(shù)B3B2B1B0O被乘數(shù)和乘數(shù)這兩個二進制數(shù)分別由高低電平給出。乘法運算的結(jié)果即乘積由兩個數(shù)碼管顯示。其中顯示低位的數(shù)碼管是十進制的；顯示高位的數(shù)碼管是二進制的，每位高位片的示數(shù)都要乘以16再與低位片相加。所得的和即是被乘數(shù)和乘數(shù)的乘積。做到保持乘積、輸出乘積，即認為實驗成功，結(jié)束運算。二、設(shè)計思路將乘法運算分解為加法運算。被乘數(shù)循環(huán)相加，循環(huán)的次數(shù)是乘數(shù)。加法運算利用雙四位二進制加

2、法器74LS283實現(xiàn)，循環(huán)次數(shù)的控制利用計數(shù)器74LS161、數(shù)碼74LS85比較器實現(xiàn)。運算結(jié)果的顯示有數(shù)碼管完成，顯示數(shù)字的高位（進位信號）由計數(shù)器74LS161控制。以54為例。被乘數(shù)A3A2A1A0是5,輸入0101；乘數(shù)B3B2B1B0是4,輸入0100.將A3A2AA0輸入到加法器的A端，與B端的二進制數(shù)相加，輸出的和被送入74LS161的置數(shù)端（把這個計數(shù)器成為“置數(shù)器”）。當時鐘來臨，另一個74LS161（被稱之為“計數(shù)器”）計1,“置數(shù)器”置數(shù)，返回到加法器的B端，再與被乘數(shù)A3A2A1A0相加當循環(huán)相加到第四個時鐘的時候，“計數(shù)器”計4,這個4在數(shù)碼比較器74LS85上與

3、乘數(shù)8擔28&比較，結(jié)果是相等，A=B端輸出1,經(jīng)過反相器后變?yōu)?返回到被乘數(shù)輸入電路，截斷與門。至此，被乘數(shù)變?yōu)?000，即便是再循環(huán)相加，和也不變。這個和，是多次循環(huán)相加的和，就是乘積。高位顯示電路較為獨立，當加法器產(chǎn)生了進位信號，CA端輸出了一個高電平脈沖，經(jīng)過非門變?yōu)橄陆得}沖驅(qū)動74LS161計一次數(shù)，這個數(shù)可以通過數(shù)碼管顯示出來。但是由于二進制數(shù)是滿足8421排列的，進位的數(shù)是10000，即是10進制數(shù)的16。三、儀器設(shè)備名稱、型號74LS85（一個）74LS161（三個）74LS283（一個）74LS08（兩個）非門（兩個）數(shù)碼顯示管（兩個）四、實驗電路圖9(LrLL74L

4、S41&D說明：左下角的D1C1B1A偽被乘數(shù)的輸入端，單刀雙擲開關(guān)向上是“1”，向下時“0”。左側(cè)的D2c2B2A整乘數(shù)的輸入端。被乘數(shù)經(jīng)過中間靠右的“加法器低位片”循環(huán)相加，相加的結(jié)果經(jīng)過右上方的“置數(shù)器”返回到加法器?！爸脭?shù)器”和“計數(shù)器”共用一個時鐘信號，當“計數(shù)器”所計的數(shù)與乘數(shù)相等的時候，最上方的數(shù)碼比較器輸出“1”，經(jīng)過非門變?yōu)椤?”，“0”返回到4雙輸入與門中將與門封死，輸出0000.同樣是這個“0”信號，將“計數(shù)器”的使能端EP置為“0”,使計數(shù)器保持輸出，達到穩(wěn)定輸出的目的。當“加法器低位片”有進位時，輸出一個上升沿，經(jīng)過非門后變?yōu)橄陆笛?，?qū)動“進位信號計數(shù)器”計數(shù)

5、，其結(jié)果被“高位顯示”顯示出來。“高位顯示”的示數(shù)都要乘以16才可以變?yōu)?0進制的數(shù)。最后的乘積可由兩個數(shù)碼管顯示出來。讀數(shù)方法：“高位顯示”字形所對應(yīng)的十進制數(shù)*16+“低位顯示”字形所對應(yīng)的十進制數(shù)。計算結(jié)束，目的達成。五、仿真分析結(jié)果仿真結(jié)果1被乘數(shù)1000,乘數(shù)1000,結(jié)果：4*16=64。具體情況請看圖中的方框。仿真結(jié)果2被乘數(shù)0011,乘數(shù)1100,結(jié)果：2*16+4=36。具體情況請看圖中的方框。六、實驗結(jié)果分析所設(shè)計乘法器工作良好、結(jié)果與預(yù)想情況相同。七、心得體會通過這一段時間的緊張學習，最后完成了我的設(shè)計任務(wù)一一四位二進制乘法器的設(shè)計。通過本次課程設(shè)計的學習，我深深的體會到

6、設(shè)計課的重要性和目的性所在。本次設(shè)計課不僅僅培養(yǎng)了我們實際操作能力，也培養(yǎng)了我們靈活運用課本知識完成工作的能力。乘法器雖然是比較簡單的設(shè)計課程，但它給了我一個鍛煉的機會和檢驗的機會，也給我復(fù)習多個學科知識提供了便利。希望學校以后多安排一些類似的實踐環(huán)節(jié)，讓同學們學以致用另：使用硬件描述語言ISE設(shè)計乘法器的實驗過程圖如下11ProjectNavigator一F:'MxxX'yl«j1-cjl.v看EditViewProject?lookWindowLayoutH等Ip21凰加11*: Irrlnoti 忙包 上二 £i同式 kti«th.iVKra

7、l-HierarchyFJ 3jl3 a ir65J¥9«2c5g524亡M才Ijb何lbM 位 ixrt yjl 回IMProcesses yljb5" ISiim SiimulatcjrC) Behaviors Lherlc Syntas睡ISimulhtc Eehcviorcl Model/?cx四一29 fox (1-030 beclzi32 if(iTLbt (l«i) J3.2 begin33 Vezqp-inaKKl;Si Hd35 else3 seczn37 tenrf = 31 h3C-3S =d39 2DeclH40 ror(：-0:

8、3<e：3-5+1)41 reelnT2 if OF43 becmq 丐 ol J -ouc i &cud 111 ；q占 out Li -Dur j "cenr-1":4«47 elae48 匕ugi口物 C1O1 = (DUC3*曰肛叮 U I (OUXI3 60111-11) I (LemD314ClEO out j-suit(3 *E*rqr (：6 ：-l ?SI «hg£2 end53 =ES4 &nd555<5 ercmiodnleOLjECtT.口目乂1歪29:W3；3LDIC7SiivuLttoji

9、Objectsforsj1_t1j.三30aoasLi斕uj也3132；fOutputsuifp7：0out;ObjectNameValbeDte15pi533.cUt7,0ICOMOIOAriay3號35/In3Gsncxaitethe3j1U.3(UnztUnderTest(UPJ>.弱in<d5J!)|1101二書mb301010AridyArrayS13<537i_na(ina)finb(inb)f4saDL1&(QLlt)%394口;7*41inimiseainX42/initiahiTeJnrutflina=13;44mb=10-WdF4S46/WiiT：

10、100rsfezglobal工生sr邑匕tofuiishs_t47flDO?南4BCSr49/AddntiiculLu再here30SIend52S3enaroauisS4TISEn白£；,守|SiiteIjtfcCeixterIji.VQ£OeSLi5TiMmndty(SRthu心FiX、x®|gc11。三=-/萬名川國仝wtr>閨1MBxObjoetz口5'»,卜SimilaticnOkjtcfsfcrsjl_tk圈醒匾他國琬窟iObjectNameValueDataTyptnr>韋cutf7oi10000111Array>

11、舉ina：3©1001Arrayant>福inb(3t)1111Array29reg3;0inb;3031/Outputs，2wire7;0out;3334IIInscanciatetheUnitUnderTest(UUT)35sjluuc(36ma(ina),37inb(inb),38cue(out)39）；40xnxcialbogxn42(1initializeinpucs43ina=9;44inb,15;4546/Wait100nsforglobalresec8fini!47103;9849AddscinulushereSO51end52E31*ncbnodule55JK

12、jFileEditViewSimulationWindowLayoutHelpX®|9dIM就，iO3E二二A4?了/皎尸|國佇方|廣，皿地酉超F(xiàn)lObjectsr口予X歪SizlGti,nObj“ycjl.tboLiE血西汕DQ_ObjectNomeValueCotaTy夕c>%outp.001910001Array1韋ina5.01LODIArray4韋mb3OJLODIArray4%外e©：a；心4lastsnces守.*(!?XInstorcoandProcoscRrg3:0inb;/Outputswire7:0cue;/InstantiatetheUnitU

13、ndersjluur(.ina(ina),inb(xnb)9.OUu(OUt)Initialbegxn/InlclalxzeInputsIna9;mb-9：/Waie100nsforglobali100;/AaasrinuiusnereendcndmcduleEircsewsmutobon至ndovrL9y2eHC4Pg®KJ'x®-5a*t二.Vencry:zzirztPile:瓦Ixi，gx，g，Processes與Objects12gnelAlr0000004»«II、弟jlvh國，-用殳i'IJlo“j.？IElrfr=£

14、;§<FUnahdora?LM6EpKX®a2*rCJHJ/、,MAH"，o二fEl一一-g-ula【三£二;tnQX“nsMnc:2?23，5,CQH9:3Hg,二蜃屈受olzac乏&&0-9«"ngoo”fjMBEf«->wgeo-s54<£704£a.0Ss至H至3至S*Z03的snbwo一<1±4415£mIBs5E:仿真分析結(jié)果：濟|聲萬0,W二工L->%?iT9司ParserMessages匡Synthesis口Translat

15、ionMessagesjWapMessagesPlaceandRoute?Messages-UTimingMessagesPlBitgen國AllImplementationMes&a.DetailedReportsSynthesisReportTranslationReportMapReportPlaceandReLiteReportRcrst-PARStaticTimingRepPowderReportBitgenReportSeccndaryReport?SynthesisReportTopofReportSynthesisOptionsSummaryHDLParsingHDLE

16、laberatiart三HDLSynthesisHDLSynthesisReport；-lAdvancedHDLSynthesitRelcaae13上-xse0.61Kd(ntEa)Copyright(c)1995-2011Xilinx,Inc.AllzigDta->EarameterTMFDIRsettoX3t/piojnav*t;inpTotalREALtirretoXscccmpletion：5.0。secs工匚母1CPUcinetoXslcompletion:4.82secs->ParameterxschdpdlrsectoxsrTocalREALtirr.etaXateerr.pleciorL!5.00scsTotal二1UtnjretoXstcnnletioni4.S3secaReadingdesign:3j1jTA5L5OFCeHTENTS1)SynthesisCpti口門目S'jr