第六章薄膜淀積

1、第六章 薄膜淀積 概述： 薄膜淀積是芯片加工過程中一個(gè)至關(guān)重要的工藝步驟，通過淀積工藝可以在硅片上生長(zhǎng)導(dǎo)各種導(dǎo)電薄膜層和絕緣薄膜層。CMOS晶體管的各層膜晶體管的各層膜p+ silicon substratep- epi layer場(chǎng)氧化層n+n+p+p+n-wellILD氧化硅墊氧化層氧化硅氮化硅頂層?xùn)叛趸瘜觽?cè)墻氧化層金屬前氧化層Poly金屬多晶金屬引引 言言 從MSI到LSI時(shí)代，芯片的設(shè)計(jì)和加工相對(duì)較為直接，上圖給出了制作一個(gè)早期CMOS所需的淀積層。圖中器件的特征尺寸遠(yuǎn)大于1m。如圖所示，由于特征高度的變化，硅片上各層并不平坦，這將成為VLSI時(shí)代所需的多層金屬高密度芯片制造的限制因素

2、。 隨著特征尺寸越來(lái)越小，在當(dāng)今的高級(jí)微芯片加工過程中，需要6層甚至更多的金屬來(lái)做連接,各金屬之間的絕緣就顯得非常重要，所以，在芯片制造過程中，淀積可靠的薄膜材料至關(guān)重要。薄膜制備是硅片加工中的一個(gè)重要工藝步驟。 ULSI硅片上的多層金屬化硅片上的多層金屬化鈍化層壓點(diǎn)金屬p+ Silicon substrateViaILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4p- Epitaxial layerp+ILD-6LI oxideSTIn-wellp-wellILD-1Poly gaten+p+p+n+n+LI metal芯片中的金屬層芯片中的金屬層 薄膜淀積薄膜淀積 半導(dǎo)體器

3、件工藝中的“薄膜”是一種固態(tài)薄膜。 薄膜淀積是指任何在硅片襯底上物理淀積一層膜的工藝，屬于薄膜制造的一種工藝，所淀積的薄膜可以是導(dǎo)體、絕緣材料或者半導(dǎo)體材料。比如二氧化硅（SiO2）、氮化硅（Si3N4）、多晶硅以及金屬（Cu、W）. 固態(tài)薄膜固態(tài)薄膜Silicon substrateOxide寬長(zhǎng)厚與襯底相比薄膜非常薄薄膜特性 好的臺(tái)階覆蓋能力 填充高的深寬比間隙的能力 好的厚度均勻性 高純度和高密度 受控制的化學(xué)劑量 高度的結(jié)構(gòu)完整性和低的膜應(yīng)力 好的電學(xué)特性 對(duì)襯底材料或下層膜好的黏附性膜對(duì)臺(tái)階的覆蓋膜對(duì)臺(tái)階的覆蓋 我們期望膜在硅片表面上厚度一致，但由于硅片表面臺(tái)階的存在，如果淀積的膜在

4、臺(tái)階上過渡的變薄，就容易導(dǎo)致高的膜應(yīng)力、電短路或在器件中產(chǎn)生不希望的誘生電荷。應(yīng)力還可能導(dǎo)致襯底發(fā)生凸起或凹陷的變形。共形臺(tái)階覆蓋非共形臺(tái)階覆蓋均勻厚度高的深寬比間隙高的深寬比間隙可以用深寬比來(lái)描述一個(gè)小間隙（如槽或孔），深寬比定義為間隙的深度和寬度的比值(見下圖)深寬比 = 深度 寬度=2 1深寬比 = 500 250 500 D250 W高的深寬比間隙高的深寬比間隙Photograph courtesy of Integrated Circuit Engineering薄膜生長(zhǎng)的步驟薄膜生長(zhǎng)的步驟連續(xù)的膜氣體分子成核凝聚Substrate膜淀積技術(shù)化學(xué)氣相淀積化學(xué)氣相淀積 化學(xué)氣相淀積（C

5、VD）是通過氣體混合的化學(xué)反應(yīng)在硅片表面淀積一層固體膜的工藝。硅片表面及其鄰近的區(qū)域被加熱來(lái)向反應(yīng)系統(tǒng)提供附加的能量。包括以下特點(diǎn)：1. 產(chǎn)生化學(xué)變化，這可以通過化學(xué)反應(yīng)或熱分解；2. 膜中所有的材料物質(zhì)都源于外部的源；3. 化學(xué)氣相淀積工藝中的反應(yīng)物必須以氣相形式參加反應(yīng)。 化學(xué)氣相淀積的設(shè)備化學(xué)氣相淀積的設(shè)備CVD 化學(xué)過程化學(xué)過程高溫分解：高溫分解： 通常在無(wú)氧的條件下，通過加熱化 合物分解（化學(xué)鍵斷裂）；2.光分解：光分解： 利用輻射使化合物的化學(xué)鍵斷裂分解；3.還原反應(yīng)：還原反應(yīng)： 反應(yīng)物分子和氫發(fā)生的反應(yīng)；4.氧化反應(yīng)：氧化反應(yīng)： 反應(yīng)物原子或分子和氧發(fā)生的反應(yīng)；氧化還原反應(yīng)：氧化

6、還原反應(yīng)： 反應(yīng)3與4地組合，反應(yīng)后形成兩 種新的化合物。 例如，用硅烷和氧氣通過氧化反應(yīng)淀積SiO2膜。反應(yīng)生成物SiO2淀積在硅片表面，副產(chǎn)物事是氫。 SiH4 + O2 SiO2 + 2H2CVD 反應(yīng)反應(yīng) CVD 反應(yīng)步驟反應(yīng)步驟 基本的化學(xué)氣相淀積反應(yīng)包含8個(gè)主要步驟，以解釋反應(yīng)的機(jī)制。1）氣體傳輸至淀積區(qū)域；2）膜先驅(qū)物的形成；3）膜先驅(qū)物附著在硅片表面；4）膜先驅(qū)物黏附；5）膜先驅(qū)物擴(kuò)散；6）表面反應(yīng)；7）副產(chǎn)物從表面移除；8）副產(chǎn)物從反應(yīng)腔移除。 CVD 傳輸和反應(yīng)步驟圖傳輸和反應(yīng)步驟圖CVD 反應(yīng)室Substrate連續(xù)膜 8) 副產(chǎn)物 去除 1) 反應(yīng)物的質(zhì)量傳輸副產(chǎn)物 2

7、) 薄膜先驅(qū) 物反應(yīng) 3) 氣體分 子擴(kuò)散 4) 先驅(qū)物 的吸附 5) 先驅(qū)物擴(kuò)散 到襯底中 6) 表面反應(yīng) 7) 副產(chǎn)物的解 吸附作用排氣氣體傳送 在化學(xué)氣相淀積中，氣體先驅(qū)物傳輸?shù)焦杵砻孢M(jìn)行吸附作用和反應(yīng)。列入下面的三個(gè)反應(yīng)。反應(yīng)1）顯示硅烷首先分解成SiH2先驅(qū)物。 SiH2先驅(qū)物再和硅烷反應(yīng)形成Si2H6。在中間CVD反應(yīng)中， SiH2隨著Si2H6被吸附在硅片表面。然后Si2H6分解形成最終需要的固態(tài)硅膜。SiH4(氣態(tài)) SiH2(氣態(tài)) + H2(氣態(tài)) （高溫分解）SiH4(氣態(tài)) + SiH2(氣態(tài)) Si2H6(氣態(tài)) （反應(yīng)半成品形成） Si2H6(氣態(tài)) 2Si (固

8、態(tài)) + 3H2(氣態(tài)) （最終產(chǎn)品形成）1) 以上實(shí)例是硅氣相外延的一個(gè)反應(yīng)過程 速度限制階段速度限制階段 在實(shí)際大批量生產(chǎn)中，CVD反應(yīng)的時(shí)間長(zhǎng)短很重要。溫度升高會(huì)促使表面反應(yīng)速度增加?；贑VD反應(yīng)的有序性，最慢的反應(yīng)階段會(huì)成為整個(gè)工藝的瓶頸。換言之，反應(yīng)速度最慢的階段將決定整個(gè)淀積過程的速度。 CVD的反應(yīng)速度取決于質(zhì)量傳輸和表面反應(yīng)兩個(gè)因素。在質(zhì)量傳輸階段淀積工藝對(duì)溫度不敏感，這意味著無(wú)論溫度如何，傳輸?shù)焦杵砻婕铀俜磻?yīng)的反應(yīng)氣體的量都不足。在此情況下，CVD工藝通常是受質(zhì)量傳輸所限制的。 在更低的反應(yīng)溫度和壓力下，由于只有更少的能量來(lái)驅(qū)動(dòng)表面反應(yīng)，表面反應(yīng)速度會(huì)降低。最終反應(yīng)物達(dá)到

9、硅片表面的速度將超過表面化學(xué)反應(yīng)的速度。在這種情況下。淀積速度是受化學(xué)反應(yīng)速度限制的，此時(shí)稱表面反應(yīng)控制限制。 CVD 氣流動(dòng)力學(xué)氣流動(dòng)力學(xué) CVD氣流動(dòng)力學(xué)對(duì)淀積出均勻的膜很重要。所謂氣體流動(dòng)，指的是反應(yīng)氣體輸送到硅片表面的反應(yīng)區(qū)域（見下圖）。CVD氣體流動(dòng)的主要因素包括，反應(yīng)氣體從主氣流中到硅片表面的輸送以及在表面的化學(xué)反應(yīng)速度。CVD 中的氣流中的氣流氣流淀積的膜 硅襯底反應(yīng)副產(chǎn)物反應(yīng)物的擴(kuò)散硅片表面的氣流硅片表面的氣流 氣流 邊界層 氣流滯留層CVD 反應(yīng)中的壓力反應(yīng)中的壓力 如果CVD發(fā)生在低壓下，反應(yīng)氣體通過邊界層達(dá)到表面的擴(kuò)散作用會(huì)顯著增加。這會(huì)增加反應(yīng)物到襯底的輸運(yùn)。在CVD反

10、應(yīng)中低壓的作用就是使反應(yīng)物更快地到達(dá)襯底表面。在這種情況下，速度限制將受約于表面反應(yīng)，即在較低壓下CVD工藝是反應(yīng)速度限制的。 CVD 過程中的摻雜過程中的摻雜 CVD淀積過程中，在SiO2中摻入雜質(zhì)對(duì)硅片加工來(lái)說也是很重要。例如，在淀積SiO2的過程中，反應(yīng)氣體中加入PH3后，會(huì)形成磷硅玻璃?；瘜W(xué)反應(yīng)方程如下： SiH4(氣)+2PH3(氣)+O2(氣) SiO2(固)+2P(固)+5H2(氣)CVD 淀積系統(tǒng)淀積系統(tǒng) CVD 設(shè)備設(shè)計(jì) CVD 反應(yīng)器的加熱 CVD 反應(yīng)器的配置 CVD 反應(yīng)器的總結(jié) 常壓 CVD（ APCVD ） 低壓 CVD（ LPCVD） 等離子體輔助 CVD 等離子

11、體增強(qiáng) CVD（PECVD） 高密度等離子體 CVD（HDPCVD） CVD 反應(yīng)器類型反應(yīng)器類型各種類型各種類型 CVD 反應(yīng)器及其主要特點(diǎn)反應(yīng)器及其主要特點(diǎn)連續(xù)加工的連續(xù)加工的APCVD 反應(yīng)爐反應(yīng)爐硅片膜反應(yīng)氣體 2反應(yīng)氣體 1惰性分隔氣體(a) 氣體注入類型N2反應(yīng)氣體加熱器N2N2N2N2N2硅片(b) 通氣類型APCVD TEOS-O3改善后的臺(tái)階覆蓋改善后的臺(tái)階覆蓋Liner oxidep Silicon substratep Epitaxial layern-wellp-wellTrench CVD oxideTEOS-O3Trench fill by chemical vap

12、or depositionNitride-+ 用用TEOSO3淀積淀積SiO2 TEOS是正硅酸乙脂。分子式為Si(C2H5O4)，是一種液體。臭氧（O3）包含三個(gè)氧原子，比氧氣有更強(qiáng)的反應(yīng)活性，因此，這步工藝可以不用等離子體，在低溫下（如400）進(jìn)行，因?yàn)椴恍枰入x子體，O3就能是TEOS分解，因此反應(yīng)可以在常壓（APCVD,760托）或者亞常壓(SACVD，600托)下。淀積的二氧化硅薄膜改善了臺(tái)階覆蓋輪廓，均勻性好，具有作為絕緣介質(zhì)優(yōu)異的電學(xué)特性。 優(yōu)點(diǎn)：對(duì)于高的深寬比槽有良好的覆蓋填充能力。 缺點(diǎn)：SiO2膜多孔，因而通常需要回流來(lái)去掉潮氣并增加膜密度。PSG 回流后平坦化的表面回流后

13、平坦化的表面回流后PSG回流前PSG金屬或多晶硅LPCVD 與APCVD相比，LPCVD系統(tǒng)有更低的成本、更高的產(chǎn)量及更好的膜性能，因此應(yīng)用更為廣泛。為了獲得低壓，必須在中等真空度下阿（約0.15托），反應(yīng)溫度一般在300900，常規(guī)的氧化爐設(shè)備就可以應(yīng)用。 LPCVD的反應(yīng)室通常是反應(yīng)速度限制的。在這種低壓條件下，反應(yīng)氣體的質(zhì)量傳輸不再限制反應(yīng)的速度。 不同于APCVD的是，LPCVD反應(yīng)中的邊界層由于低壓的緣故，距離硅片表面更遠(yuǎn)（見下圖）。邊界層的分子密度低，使得進(jìn)入的氣體分子很容易通過這一層擴(kuò)散，是硅片表面接觸足夠的反應(yīng)氣體分子。一般來(lái)說，LPCVD具有優(yōu)良的臺(tái)階覆蓋能力。硅片表面的邊界

14、層硅片表面的邊界層連續(xù)氣流淀積膜 硅襯底邊界層反應(yīng)物擴(kuò)散LPCVD Reaction Chamber for Deposition of Oxides, Nitrides, or Polysilicon三溫區(qū)加熱部件釘式熱電偶 (外部，控制)壓力表抽氣至真空泵氣體入口熱電偶 (內(nèi)部)用用 TEOS LPCVD 淀積氧化硅淀積氧化硅壓力控制器三溫區(qū)加熱器加熱器TEOSN2O2真空泵氣流控制器LPCVD爐溫度控制器計(jì)算機(jī)終端工作接口爐溫控制器尾氣Key Reasons for the Use of Doped Polysilicon in the Gate Structure1. 通過摻雜可得到特

15、定的電阻；2. 和二氧化硅優(yōu)良的界面特性；3. 和后續(xù)高溫工藝的兼容性；4. 比金屬電極（如AI）更高的可靠性；5. 在陡峭的結(jié)構(gòu)上淀積的均勻性；6. 實(shí)現(xiàn)柵的自對(duì)準(zhǔn)工藝。 Doped Polysilicon as a Gate electroden-wellp-wellp- Epitaxial layerp+ Silicon substratePolysilicon gatep+p+p+n+n+n+等離子體輔助等離子體輔助CVDCVD 過程中使用等離子體的好處過程中使用等離子體的好處1.更低的工藝溫度 (250 450)；2.對(duì)高的深寬比間隙有好的填充能力 (用高密度等離子體)；3.淀積的膜

16、對(duì)硅片有優(yōu)良的黏附能力；4.高的淀積速率；5.少的針孔和空洞，因?yàn)橛懈叩哪っ芏龋?.工藝溫度低，因而應(yīng)用范圍廣。 在等離子體輔助在等離子體輔助 CVD 中膜的形成中膜的形成PECVD 反應(yīng)室連續(xù)膜 8) 副產(chǎn)物 去除 1) 反應(yīng)物進(jìn) 入反應(yīng)室襯底 2) 電場(chǎng)使反 應(yīng)物分解 3) 薄膜初始 物形成 4) 初始物吸附 5) 初始物擴(kuò)散到襯底中 6) 表面反應(yīng) 7) 副產(chǎn)物的解 吸附作用排氣氣體傳送RF 發(fā)生器副產(chǎn)物電極電極RF 場(chǎng)General Schematic of PECVD for Deposition of Oxides, Nitrides, Silicon Oxynitride or

17、TungstenProcess gasesGas flow controllerPressure controllerRoughingpumpTurbopumpGas panelRF generatorMatching networkMicrocontroller operator InterfaceExhaustGas dispersion screenElectrodes用用LPCVD 和和 PECVD 氮化硅的性質(zhì)氮化硅的性質(zhì)高密度等離子體淀積腔高密度等離子體淀積腔淀積刻蝕淀積工藝淀積刻蝕淀積工藝用 PECVD 淀積的膜在間隙入口處產(chǎn)生夾斷現(xiàn)象，導(dǎo)致在間隙填充中的空洞鑰匙孔效應(yīng)面包塊效應(yīng)

18、MetalSiO2在這里開始分開1) 離子誘導(dǎo)薄膜初始產(chǎn)物的淀積2) 氬離子濺射刻蝕掉間隙入口處多余的膜，在膜上導(dǎo)致斜面外形3) 再淀積被刻蝕的材料。重復(fù)該過程，最終形成上下一致的形貌CapHDPCVD 工藝的五個(gè)步驟工藝的五個(gè)步驟1.離子誘導(dǎo)淀積：指離子被托出等離子體并淀積形成間隙填充的現(xiàn)象；2.濺射刻蝕：具有一定能量的Ar和因?yàn)楣杵帽晃奖∧さ姆磻?yīng)離子轟擊表面并刻蝕原子；3.再次淀積：原子從間隙的底部被剝離，通常會(huì)再次淀積到側(cè)壁上；4.熱中性 CVD：這對(duì)熱能驅(qū)動(dòng)的一些淀積反應(yīng)有很小的貢獻(xiàn)；5.反射：離子反射出側(cè)壁，然后淀積，是另一種貢獻(xiàn)。 在渦輪泵出口放置硅片的在渦輪泵出口放置硅片

19、的 HDPCVD機(jī)械泵微波2.45 GHz電磁渦輪泵閥門氣體噴頭靜電吸盤上的硅片介質(zhì)及其性能介質(zhì)及其性能 介電常數(shù) 間隙填充 芯片性能 低k值介電常數(shù) 高k值介電常數(shù) 器件隔離 局部氧化（LOCOS） 淺曹隔離（STI） 介質(zhì)間隙填充的三個(gè)過程介質(zhì)間隙填充的三個(gè)過程2) PECVD 帽帽1) HDPCVD 間隙填充SiO2鋁化學(xué)機(jī)械 平坦化ULSI 互連中可能的低互連中可能的低K值值ILD材料材料互連延遲互連延遲 (RC) 與特征尺寸的關(guān)系與特征尺寸的關(guān)系 ( m)2.52.01.51.00.500.51.01.52.0特征尺寸 (m)延遲時(shí)間 (10-9 sec)互連延遲 (RC)門延遲芯片

20、性能芯片性能 芯片性能的一項(xiàng)指標(biāo)是信號(hào)的傳輸速度。芯片的不斷縮小導(dǎo)致互聯(lián)線寬度減小，使得傳輸信號(hào)導(dǎo)線電阻（R）增大。而且，導(dǎo)線間距的縮小產(chǎn)生了更多的寄生電容（C）。最終增加了RC信號(hào)延遲（RC信號(hào)延遲降低芯片速度，減弱芯片性能）。這是在亞0.25m中凸現(xiàn)的問題，通常稱為互連延遲 （如上圖所示）。從本質(zhì)上講，減小互連尺寸帶來(lái)的寄生電阻和電容效應(yīng)而導(dǎo)致更大的信號(hào)延遲。這與晶體管的發(fā)展正好相反，對(duì)晶體管而言，隨著柵長(zhǎng)變小，延遲變小，晶體管的速度增加。 線電容C正比于絕緣介質(zhì)的k 值，低K值的絕緣介質(zhì)可以減小芯片總的互連電容，減小RC信號(hào)延遲 ，提供芯片性能?？偦ミB線電容總互連線電容電容 (10-12

21、 Farads/cm)7654321000.51.01.52.02.53.0間距 (m)K = 4K = 3K = 2K= 1低低-k 值絕緣介質(zhì)要求值絕緣介質(zhì)要求DRAM 疊層電容的示意圖疊層電容的示意圖SiO2 介質(zhì)摻雜多晶硅電容極板摻雜多晶硅電容極板埋接觸孔擴(kuò)散SiO2 dielectricDoped polysiliconcapacitor plateDoped polysiliconcapacitor plateBuried contact diffusion淺槽隔離淺槽隔離旋涂絕緣介質(zhì)旋涂絕緣介質(zhì) 旋涂玻璃 (SOG) 旋涂絕緣介質(zhì) (SOD) 外延 外延生長(zhǎng)方法 氣相外延（VEP

22、） 金屬有機(jī) CVD 分子束外延(MBE) CVD質(zhì)量測(cè)量 CVD 檢查及故障排除 用用 Spin-On-Glass 填充間隙填充間隙2) 處理后的SOG最初的SOG 間隙填充CVD 氧化硅帽CapHSQ 低低-k 值絕緣介質(zhì)工藝參數(shù)值絕緣介質(zhì)工藝參數(shù)外外 延延 外延生長(zhǎng)模型 外延生長(zhǎng)方法 氣相外延 (VPE) 金屬有機(jī)CVD (MOCVD) 分子束外延 (MBE) 外延就是在單晶襯底上淀積一層薄的單晶層（見下圖），新淀積的這層稱為外延層。外延為器件設(shè)計(jì)者在優(yōu)化器件性能方面提供了很大的靈活性，例如可以控制外延層厚度、摻雜濃度、輪廓，而這些因素是與硅片襯底無(wú)關(guān)的。外延層還可以減少CMOS器件的閂

23、鎖效應(yīng)。IC制造中最普通的外延反應(yīng)是高溫CVD系統(tǒng)。 如果外延生長(zhǎng)膜和襯底材料相同（例如硅襯底上生長(zhǎng)硅），這樣的膜生長(zhǎng)稱為同質(zhì)外延。膜材料與襯底材料不一致的情況（例如硅襯底上生長(zhǎng)氧化鋁），稱為異質(zhì)外延。 外延反應(yīng)可用的氣體源包括SiCl4/SiH2Cl2/SiHCl3 淀積溫度為：10501250硅片上外延生長(zhǎng)硅硅片上外延生長(zhǎng)硅SiSiClClHHSiSiSiSiSiSiSiSiSiSiSiClHClH化學(xué)反應(yīng)副產(chǎn)物淀積的硅外延層多晶硅襯底氣相外延示意圖氣相外延示意圖摻雜劑(AsH3 or B2 H3)H2SiH2 Cl2RF 感應(yīng)加熱線圈感應(yīng)基座硅片真空泵硅氣相外延爐硅氣相外延爐排氣排氣排氣

24、RF加熱RF 加熱氣體入口氣體入口臥式反應(yīng)爐桶式反應(yīng)爐立式反應(yīng)爐CVD質(zhì)量測(cè)量質(zhì)量測(cè)量ILD 中鑰匙孔的效果（金屬臺(tái)階覆蓋上）中鑰匙孔的效果（金屬臺(tái)階覆蓋上）b) 平坦化的SiO2 c) 被淀積的下一層鋁在 SiO2上由鑰匙孔引起的金屬空洞a) 由 PECVD淀積的SiO2 SiO2在層間介質(zhì)中的鑰匙孔缺陷鋁金屬互連金屬互連 金屬化是芯片制造過程中在絕緣介質(zhì)薄膜上淀積金屬薄膜，通過光刻形成互連金屬線和集成電路的孔填充塞的過程。金屬線被夾在兩個(gè)絕緣介質(zhì)層中間形成電整體。高性能的微處理器用金屬線在一個(gè)芯片上連接幾千萬(wàn)個(gè)器件，隨著互連復(fù)查性的相應(yīng)增加，預(yù)計(jì)將來(lái)每個(gè)芯片上晶體管的密度將達(dá)到10億個(gè)。

25、由于ULSI組件密度的增加，互連電阻和寄生電容也會(huì)隨之增加，從而降低了信號(hào)的傳播速度。 減小互連電阻可通過用銅取代鋁作為基本的導(dǎo)電金屬而實(shí)現(xiàn)。對(duì)于亞微米的線寬，需要低K值層間介質(zhì)（ILD）。通過降低介電常數(shù)來(lái)減少寄生電容。多層金屬化多層金屬化層間介質(zhì)金屬互連結(jié)構(gòu)在硅中擴(kuò)散的有源區(qū)亞0.25m CMOS 剖面具有鎢塞的通孔互連結(jié)構(gòu)復(fù)合金屬互連局部互連（鎢）初始金屬接觸 層間介質(zhì)（ILD）是絕緣材料，它分離了金屬之間的電連接。ILD一旦被淀積，便被光刻成圖形、刻蝕以便為各金屬層之間形成通路。用金屬（通常是鎢 W）填充通孔，形成通孔填充薄膜。在一個(gè)芯片上有許多通孔，據(jù)估計(jì)，一個(gè)300mm2單層芯片上

26、的通孔數(shù)達(dá)到一千億個(gè)。在一層ILD中制造通孔的工藝，在芯片上的每一層都被重復(fù)。 金屬化正處在一個(gè)過渡時(shí)期，隨著銅冶金術(shù)的介入正經(jīng)歷著快速變化以取代鋁合金。這種變化源于刻蝕銅很困難。銅金屬化銅金屬化 以提高性能為目的，用于芯片互連的金屬和金屬合金的類型正在發(fā)展，對(duì)一種成功的金屬材料的要求是：1.導(dǎo)電率導(dǎo)電率: 要求高導(dǎo)電率，能夠傳道高電流密度。2.黏附性：黏附性：能夠黏附下層襯底，容易與外電路實(shí)現(xiàn)電連接3.淀積：淀積：易于淀積經(jīng)相對(duì)低溫處理后具有均勻的結(jié)構(gòu)和組分刻印圖形刻印圖形/平坦化：平坦化：提供高分辨率的光刻圖形5. 可靠性：可靠性：經(jīng)受溫度循環(huán)變化，相對(duì)柔軟且有好的延展性抗腐蝕性：抗腐蝕性

27、：很好的抗腐蝕性，層與層以及下層器件區(qū)有最 小的化學(xué)反應(yīng)。應(yīng)力：應(yīng)力：很好的抗機(jī)械應(yīng)力特性，以便減少硅片的扭曲和材4. 料的失效。金屬類型金屬類型 硅和硅片制造業(yè)中所選擇的金屬硅和硅片制造業(yè)中所選擇的金屬 (at 20C)在硅片制造業(yè)中在硅片制造業(yè)中各種金屬和金屬合金可組成下列種類各種金屬和金屬合金可組成下列種類 鋁 鋁銅合金 銅 阻擋層金屬 硅化物 金屬填充塞 金金 屬屬 鋁鋁 在半導(dǎo)體制造業(yè)中，最早的互連金屬是鋁，目前在VLSI以下的工藝中仍然是最普通的互連金屬。在21世紀(jì)制造高性能IC工藝中，銅互連金屬有望取代鋁。然而，由于基本工藝中鋁互連金屬的普遍性， 所以選擇鋁金屬化的背景是有益的。

28、 1、鋁在20時(shí)具有2.65-cm的低電阻率，比銅、金及銀的電阻率稍高。然而銅和銀都比較容易腐蝕，在硅和二氧化硅中有高的擴(kuò)散率，這些都阻止它們被用于半導(dǎo)體制造。 2、鋁能夠很容易和二氧化硅反應(yīng)，加熱形成氧化鋁（Al2O3），這促進(jìn)了氧化硅和鋁之間的附著。 3、鋁容易淀積在硅片上。基于這些原因。鋁仍然作為首先的金屬應(yīng)用于金屬化。鋁鋁 互互 連連ILD-4ILD-5ILD-6Top NitrideBonding pad Metal-5 (Aluminum)Metal-4Via-4Metal-4 is preceded by other vias, interlayer dielectric, an

29、d metal layers.Metal-3歐姆接觸歐姆接觸 歐姆接觸就是指金屬半導(dǎo)體之間沒有整流作用的接觸,具體講應(yīng)該是有對(duì)稱性線性的伏安特性和小的接觸電阻，即其接觸面的電阻值遠(yuǎn)小于半導(dǎo)體本身的電阻，使得組件操作時(shí)，大部分的電壓降在于活動(dòng)區(qū)(Active region)而不在接觸面。 為了在金屬和硅之間形成接觸，可通過加熱完成。通常在惰性氣體或還原的氫氣環(huán)境中，在400500進(jìn)行，此過程也被稱為低溫退火或燒結(jié)。在硅上加熱烘烤鋁形成期望的電接觸界面，被稱為歐姆接觸（有很低的電阻）。接觸電阻與接觸面積成反比。 在某些特殊的芯片上有上億個(gè)接觸點(diǎn)，為了獲得良好的電性能，一個(gè)可靠的具有低電阻和牢固附著

30、的界面是非常重要的。歐姆接觸結(jié)構(gòu)歐姆接觸結(jié)構(gòu)Gate阻擋層金屬歐姆接觸鋁、鎢、銅等SourceDrainOxide結(jié)結(jié)“穿通穿通”：在加熱過程中，鋁和硅之間易出現(xiàn)不希望的反應(yīng)，該反應(yīng)導(dǎo)致接觸金屬和硅形成微合金，這一過程被稱為結(jié)“穿通”。當(dāng)純鋁和硅界面加熱時(shí)結(jié)尖刺發(fā)生，并導(dǎo)致硅向鋁中擴(kuò)散。結(jié)尖刺的問題可通過在鋁中添加硅和阻擋層金屬化兩種方法解決。結(jié)短路淺結(jié)鋁銅合金：鋁銅合金：由于鋁的低電阻率及其與硅片制造工藝的兼容性，因此被選擇為IC的主要互連材料。然而鋁有眾所周知的電遷徒引起的可靠性問題。由于電遷徒，在金屬表面金屬原子堆起來(lái)形成小丘（如圖所示）如果大量的小丘形成，毗鄰的連線或兩層之間的連線有可

31、能短接在一起。在ULIS技術(shù)、高級(jí)電路的設(shè)計(jì)中，芯片溫度會(huì)隨著電流密度而增加，兩者都會(huì)使鋁芯片金屬化更易引起電遷徒。小丘短接的兩條金屬線金屬線中的空洞IC互連金屬化引入銅的優(yōu)點(diǎn)互連金屬化引入銅的優(yōu)點(diǎn)1. 電阻率的減?。涸?0時(shí)，互連金屬線的電阻率從鋁的2.65 W-cm 減小到銅的1.678 W-cm ；減少RC的信號(hào)延遲，增加芯片速度。2. 功耗的減少：減小了線的寬度，降低了功耗。3. 更高的集成密度：更窄的線寬，允許更高密度的電路集成，這意味著需要更少的金屬層。4. 良好的抗電遷徒性能：銅不需要考慮電遷徒問題。5. 更少的工藝步驟：具有減少工藝步驟 20 to 30 %的潛力。 鋁和銅之間

32、特性和工藝的比較鋁和銅之間特性和工藝的比較對(duì)銅的挑戰(zhàn)對(duì)銅的挑戰(zhàn) 與傳統(tǒng)的鋁互連比較，用銅作為半導(dǎo)體互連主要涉及三個(gè)方面的挑戰(zhàn)，這些挑戰(zhàn)明顯不同于鋁技術(shù)，在銅應(yīng)用與IC互連之前必須解決：1. 銅快速擴(kuò)散進(jìn)氧化硅和硅，一旦進(jìn)入器件的有源區(qū)，將會(huì)損壞器件。 2. 應(yīng)用常規(guī)的等離子體刻蝕工藝，銅不容易形成圖形。干法刻蝕銅時(shí)，在它的化學(xué)反應(yīng)期間不產(chǎn)生揮發(fā)性的副產(chǎn)物，而這對(duì)于經(jīng)濟(jì)的干法刻蝕是必不可少的。 3. 低溫下（200）空氣中，銅很快被氧化，而且不會(huì)形成保護(hù)層阻止銅進(jìn)一步氧化。 用于銅互連結(jié)構(gòu)的用于銅互連結(jié)構(gòu)的阻擋層阻擋層：提高歐姆接觸可靠性更有效的方法是用阻擋層金屬化，這種方法可消除諸如淺結(jié)材料刻

33、蝕或結(jié)尖刺的問題。阻擋層金屬是淀積金屬或金屬塞，作用是阻止層上下的材料互相混合（見下圖）。其厚度對(duì)0.25m工藝來(lái)說為100nm；對(duì)0.35m工藝來(lái)說為400600nm。阻擋層金屬銅 阻擋層金屬在半導(dǎo)體工業(yè)中被廣泛應(yīng)用。為了連接鋁互連金屬和硅源漏之間的鎢填充薄膜接觸，阻擋層金屬阻止了硅和鎢互相進(jìn)入接觸點(diǎn)，也阻止了鎢和硅的擴(kuò)散以及任何結(jié)尖刺?？山邮艿淖钃鯇咏饘俚幕咎卣鳎鹤钃鯇咏饘俚幕咎卣鳎?. 有很好的阻擋擴(kuò)散作用；2. 高導(dǎo)電率具有很低的歐姆接觸電阻；3. 在半導(dǎo)體和金屬之間有很好的附著；4. 抗電遷徒；5. 在很薄的并且高溫下具有很好的穩(wěn)定性；6. 抗侵蝕和氧化。 銅在硅和二氧化硅中都有

34、很高的擴(kuò)散率，這種高擴(kuò)散率將破壞器件的性能。傳統(tǒng)的阻擋層金屬對(duì)銅來(lái)說阻擋作用不夠，銅需要由一層薄膜阻擋層完全封閉起來(lái)，這層封閉薄膜的作用是加固附著并有效地阻止擴(kuò)散。對(duì)銅來(lái)說對(duì)這個(gè)特殊的阻擋層金屬要求：1. 阻止銅擴(kuò)散；2. 低薄膜電阻；3. 對(duì)介質(zhì)材料和銅都有很好的附著；4. 與化學(xué)機(jī)械平坦化過程兼容；5. 具有很好的臺(tái)階覆蓋，填充高深寬比間隙的金屬層是連續(xù)、等角的；6. 允許銅有很小的厚度，占據(jù)最大的橫截面積。 鉭作為銅的阻擋層金屬：鉭作為銅的阻擋層金屬：對(duì)于銅互連冶金術(shù)來(lái)說，鉭、氮化鉭和鉭化硅（TaSiN）都是阻擋層金屬的待選材料，阻擋層厚度必須很?。s75埃），以致它不影響具有高深寬比填

35、充薄膜的電阻率而又能扮演一個(gè)阻擋層的角色。銅鉭硅化物硅化物 難熔金屬與硅在一起發(fā)生反應(yīng)，熔合時(shí)形成硅化物。硅化物是一種具有熱穩(wěn)定性的金屬化合物，并且在硅/難熔金屬的分界面具有低的電阻率（如下圖）。在硅片制造業(yè)中，難熔金屬硅化物是非常重要的，因?yàn)闉榱颂岣咝酒阅?，需要減小許多源漏和柵區(qū)硅接觸的電阻。在鋁互連技術(shù)中，鈦和鈷是用于接觸的普通難熔金屬。 如果難熔金屬和多晶硅反應(yīng)。那么它被稱為多晶硅化物（見下圖）。摻雜的多晶硅被用作柵電極，相對(duì)而言它有較高的電阻率（約500-cm）。多晶硅化物對(duì)減小連接多晶硅的串聯(lián)導(dǎo)致是有益的，同時(shí)也保持了多晶硅對(duì)氧化硅好的界面特性。硅接觸上的難溶金屬硅化物硅接觸上的難

36、溶金屬硅化物鈦/鈦鉭阻擋層金屬金屬鎢鈦硅化物接觸Silicon substrate多晶硅柵鈦硅化物接觸OxideOxideSourceDrain多晶硅上的多晶硅化物多晶硅上的多晶硅化物鈦多晶硅化物鈦硅化物多晶硅柵摻雜硅硅化物的一些特性硅化物的一些特性TiSi2的退火相的退火相自對(duì)準(zhǔn)硅化物 由于在優(yōu)化超大規(guī)模集成電路的性能方面，需要進(jìn)一步按比列縮小器件的尺寸，因此在源/漏和第一金屬層之間電接觸的面積是很小的。這個(gè)小的接觸面積將導(dǎo)致接觸電阻增加。一個(gè)可提供穩(wěn)定接觸結(jié)構(gòu)、減小源/漏區(qū)接觸電阻的工藝被稱為自對(duì)準(zhǔn)硅化物技術(shù)。它能很好地與露出的源、漏以及多晶硅柵的硅對(duì)準(zhǔn)。許多芯片的性能問題取決于自對(duì)準(zhǔn)硅化

37、物的形成（見下圖）。 自對(duì)準(zhǔn)硅化物的主要優(yōu)點(diǎn)是避免了對(duì)準(zhǔn)誤差。與自對(duì)準(zhǔn)硅化物有關(guān)的芯片性能問題與自對(duì)準(zhǔn)硅化物有關(guān)的芯片性能問題STITiSi2STISGDTiSi2TiSi2TiSi2減少的方阻減少柵的電阻減少的接觸電阻減少的二極管漏電自對(duì)準(zhǔn)金屬硅化物的形成自對(duì)準(zhǔn)金屬硅化物的形成2. 鈦淀積Silicon substrate1. 有源硅區(qū)場(chǎng)氧化層側(cè)墻氧化層多晶硅有源硅區(qū)3. 快速熱退火處理鈦硅反應(yīng)區(qū)4. 去除鈦TiSi2 形成金屬填充塞金屬填充塞 多層金屬化產(chǎn)生了對(duì)數(shù)以十億計(jì)的通孔用金屬填充塞填充的需要，以便在兩層金屬之間形成電通路。接觸填充薄膜也被用于連接硅片中硅器件和第一層金屬化。目前被用

38、于填充的最普通的金屬是鎢，因此填充薄膜常常被稱為鎢填充薄膜(見下圖)。鎢具有均勻填充高深寬比通孔的能力，因此被選作傳統(tǒng)的填充材料。鎢可抗電遷徒引起的失效，因此也被用作阻擋層以禁止硅和第一層之間的擴(kuò)散及反應(yīng)。 鎢是難熔材料，熔點(diǎn)為：3417，在20時(shí)，體電阻率是52.8-cm。 鋁雖然電阻率比鎢低，但濺射的鋁不能填充具有高深寬比的通孔，基于這個(gè)原因，鋁被用作互連材料，鎢被限于做填充材料。多層金屬的鎢填充塞多層金屬的鎢填充塞早期金屬化技術(shù)1. 厚氧化層淀積2. 氧化層平坦化3. 穿過氧化層刻蝕接觸孔4. 阻擋層金屬淀積5. 鎢淀積6. 鎢平坦化1. 穿過氧化層刻蝕接觸孔2. 鋁淀積3. 鋁刻蝕在接

39、觸孔 (通孔)中的鎢塞氧化硅(介質(zhì))鋁接觸孔氧化硅(介質(zhì))現(xiàn)代金屬化技術(shù)IC 中的金屬塞中的金屬塞SiO2金屬淀積系統(tǒng)金屬淀積系統(tǒng)物理氣相淀積物理氣相淀積 (PVD) 用于半導(dǎo)體制造業(yè)的傳統(tǒng)金屬化工藝歸并到被稱為物理氣相淀積（PVD）一類。PVD開始是用燈絲蒸發(fā)實(shí)現(xiàn)的，接著是用電子束，最近是通過濺射。 在SSI和MSI IC時(shí)代，蒸發(fā)是主要的金屬化方法。由于蒸發(fā)臺(tái)階覆蓋的特性差，所以后來(lái)被濺射取代。被用于傳統(tǒng)和雙大馬士革金屬化的不同金屬淀積系統(tǒng)是： 蒸發(fā) 濺射 金屬 CVD 銅電鍍 蒸蒸 發(fā)發(fā) 蒸發(fā)由待蒸發(fā)的材料放進(jìn)坩鍋，在真空系統(tǒng)中加熱并使之蒸發(fā)（見下圖）。最典型的加熱方法是利于電子束加熱放

40、置在坩鍋中的金屬。在蒸發(fā)中保持高真空環(huán)境。蒸汽分子的自由程增加，并在真空腔里以直線形式運(yùn)動(dòng)，直到它撞擊表面凝結(jié)形成薄膜。 蒸發(fā)的最大缺點(diǎn)是不能產(chǎn)生臺(tái)階覆蓋；性能上不能形成具有深寬比大于1.0:1的連續(xù)薄膜；還有對(duì)淀積合金的限制。簡(jiǎn)單的蒸發(fā)裝置簡(jiǎn)單的蒸發(fā)裝置機(jī)械泵高真空閥高真空泵工藝腔(鐘罩)坩鍋蒸發(fā)金屬載片盤濺濺 射：射： 濺射也是物理氣相淀積形式之一，主要是一個(gè)物理過程，而非化學(xué)過程。在濺射過程中，高能粒子在撞擊具有高純度的靶材料固體平板，按物理過程撞擊出原子。這些被撞擊出的原子穿過真空，最后淀積在硅片上。濺射的優(yōu)點(diǎn)是：1. 具有淀積并保持復(fù)雜合金原組分的能力；2. 能夠淀積高溫熔化和難熔金

41、屬；3. 能夠在直徑為(200 mm 或更大的硅片上控制淀積均勻薄膜；4. 具有多腔集成設(shè)備，能夠在淀積金屬前清除硅片表面沾污和本身的氧化層 (被稱為原位濺射刻蝕)。 簡(jiǎn)單平行金屬板直流二極管濺射系統(tǒng)簡(jiǎn)單平行金屬板直流二極管濺射系統(tǒng)尾氣e-e-e-DC 直流二極管濺射裝置襯底 1) 電場(chǎng)產(chǎn)生 Ar+ 離子 2) 高能Ar+ 離子和 金屬靶撞擊 3) 將金屬原子 從 靶中撞擊陽(yáng)極(+)陰極 (-)氬原子電場(chǎng)金屬靶等離子體 5) 金屬淀積在襯底上 6) 用真空泵將多余 物質(zhì)從腔中抽走4) 金屬原子向襯底遷移.進(jìn)氣基本濺射步驟基本濺射步驟 在高真空腔等離子體中產(chǎn)生正氬離子，并向具有負(fù)電勢(shì)的靶材料加速

42、； 在加速過程中獲得動(dòng)量，并轟擊靶； 離子通過物理過程從靶上撞擊出（濺射）原子，靶具有想要的材料組分； 被撞擊出（濺射）的原子遷移到硅片表面； 被濺射的原子在硅片表面凝聚形成薄膜，與靶材料相比，薄膜具有與它基本相同的材料組分； 額外材料由真空泵抽走。濺射中的物理學(xué)濺射中的物理學(xué) 濺射的一個(gè)基本方面是氬氣被離化形成等離子體。氬被用做濺射離子，是因?yàn)樗鄬?duì)較重并且化學(xué)上是惰性氣體，這避免了和生長(zhǎng)薄膜或靶發(fā)生化學(xué)反應(yīng)。如果一個(gè)高能電子撞擊中性的氬原子，碰撞電離外層電子，產(chǎn)生了帶正電荷的氬離子。這個(gè)具有能量的粒子被用于轟擊帶負(fù)電的靶材料以便被濺射。 帶正電荷的氬離子在等離子體中被陰極靶的負(fù)電位強(qiáng)烈吸引

43、。當(dāng)這些帶電的氬離子通過輝光放電區(qū)時(shí)，它們被加速并獲得動(dòng)能。當(dāng)氬離子轟擊靶表面時(shí)，氬離子的動(dòng)能轉(zhuǎn)移給靶材料以撞擊出一個(gè)或多個(gè)原子。被撞出的這些原子穿過等離子體抵達(dá)硅片表面。濺射過程中從靶的表面撞出金屬原子濺射過程中從靶的表面撞出金屬原子+0高能 Ar+ 離子被濺射的金屬原子金屬原子陰極(-)彈回的氬離子和自由電子復(fù)合形成中性原子 除了被濺射的原子被轟擊外，還有其它核素淀積在襯底上（見下圖）。這些核素給襯底加熱（使溫度達(dá)到350），引起薄膜淀積不均勻。在鋁的淀積過程中，高溫也可能產(chǎn)生不需要的鋁氧化，這反而妨礙了濺射過程。另外如果這些核素（雜質(zhì)原子）摻雜進(jìn)正在襯底上生長(zhǎng)的薄膜，這將引起薄膜的質(zhì)量問

44、題。 以上介紹的濺射系統(tǒng)是一個(gè)簡(jiǎn)單的直流二極管系統(tǒng)，它不能用于濺射介質(zhì)，因?yàn)殡姌O被介質(zhì)覆蓋，輝光放電不能夠維持。同樣也不能用于濺射刻蝕。下面介紹三類濺射系統(tǒng)： RF (射頻) 磁控 IMP (離子化的金屬等離子體)不同核素淀積在襯底上不同核素淀積在襯底上陽(yáng)極(+)陰極 (-)電場(chǎng)金屬靶等離子體輝光產(chǎn)生的光子被濺射的原子Substrate高能原子中子包含雜質(zhì)的陰離子轟擊靶產(chǎn)生的X-射線陰離子e-磁控濺射磁控濺射 磁控濺射系統(tǒng)是在靶的周圍和后面裝置了磁體以俘獲并限制電子于靶的前面（見下圖）。這種設(shè)置增加了離子在靶上的轟擊率，產(chǎn)生更多的二次電子，進(jìn)而增加等離子體中電離的速率。最后的結(jié)果是。更多的離子

45、引起對(duì)靶更多的濺射，因此增加了系統(tǒng)的淀積速率。 磁 控 濺 射 設(shè) 計(jì) 需 要 有 一 個(gè) 能 量 （ 大 約 從3KW20KW），供應(yīng)給氬等離子體，以便取得最大的濺射速率。由于靶吸收了這些能量中的大多數(shù)，并且靶與陰極接觸，因此陰極的冷卻是必須的 濺射淀積大面積硅片其均勻性較差。為了取得高濺射速率和膜的均勻性，需要發(fā)展能夠旋轉(zhuǎn)、裝置稀土和高強(qiáng)度永磁體的新陰極。磁控濺射系統(tǒng)磁控濺射系統(tǒng)DC 電源被加熱的硅片吸盤磁鐵氬氣入口真空泵 靶 陰極準(zhǔn)直濺射準(zhǔn)直濺射 為了在接觸孔或通孔的底部和邊沿取得較好的覆蓋，通過利用準(zhǔn)直濺射能夠獲得直接的增強(qiáng)（見下圖）。設(shè)置的準(zhǔn)直器好像是等離子體的陰極。用這種方法，任何

46、從靶上被濺射出的高角度中性核素被中斷，并淀積在準(zhǔn)直器上。從靶上直線噴射的其他原子將通過準(zhǔn)直器淀積在接觸孔的底部，準(zhǔn)直器在接觸孔中減少了對(duì)側(cè)墻的覆蓋。 準(zhǔn)直器的應(yīng)用意味著被濺射的材料大部分將達(dá)到不了硅片，因?yàn)楸粸R射材料的大部分終止在準(zhǔn)直器上，這個(gè)結(jié)果降低了濺射的生產(chǎn)效率。如果臺(tái)階覆蓋是一個(gè)關(guān)鍵因素，那么在磁控濺射的基礎(chǔ)上用IMP或CVD淀積會(huì)更有效。準(zhǔn)直濺射準(zhǔn)直濺射表明濺射薄膜覆蓋通孔的剖面圖Ar靶準(zhǔn)直器準(zhǔn)直濺射系統(tǒng)離子化的金屬等離子體離子化的金屬等離子體 PVD的概念的概念SubstrateElectrode電極鈦靶+RF場(chǎng)高能氬離子鈦離子被濺射的鈦原子e-e-離子體DC 電源RF 發(fā)生器DC

47、 場(chǎng)DC 偏置電源電感線圈金屬金屬 CVD： 由于化學(xué)氣相淀積具有良好的臺(tái)階覆蓋以及對(duì)高深寬比接觸通孔無(wú)間隙式的填充，在金屬淀積方面它的應(yīng)用正在增加。當(dāng)器件的特征尺寸減小到0.15m或更小時(shí)，這些因素在硅片制造業(yè)中至關(guān)重要。在0.15m的器件設(shè)計(jì)中，DRAM存儲(chǔ)器通孔的深寬比被設(shè)計(jì)成7:1，邏輯電路設(shè)計(jì)成2.4:1。 鎢 CVD 極好的臺(tái)階覆蓋和間隙填充 良好的抗電遷徒特性 銅 CVD 極好的一致性 具有具有 Ti/TiN 阻擋層金屬的墊膜鎢阻擋層金屬的墊膜鎢 CVDTi2 準(zhǔn)直鈦淀積覆 蓋通孔底部間隙填充介質(zhì)鋁通孔PECVD SiO21. 層間介質(zhì)通孔刻蝕CVD TiN 等角淀積TiN4. CVD 鎢淀積鎢通孔薄膜5. 鎢平坦化鎢填充薄膜PVD 多腔集成設(shè)備多腔集成設(shè)備Photo Courtesy of Applied Materials, Inc.銅電鍍系統(tǒng)銅電鍍系統(tǒng)- 陰極+ 陽(yáng)極襯底電鍍液入口出口出口銅離子 銅原子附著在硅片上+銅電鍍銅電鍍 IC 制造業(yè)轉(zhuǎn)到銅金屬化對(duì)所有芯片