大學(xué)課程數(shù)字電子技術(shù)-復(fù)習(xí)常見問(wèn)題匯總

1、復(fù)習(xí)常見問(wèn)題匯總第一章 邏輯代數(shù)基礎(chǔ)一、 數(shù)制編碼1、各種進(jìn)制之間的相互轉(zhuǎn)化和用編碼表示數(shù)例1、（10110.101）B=（_）D=（_）H=(_)8421BCD=(_)5421BCD=(_)余三BCD注意：此種題型重要，必須掌握。2、給定一個(gè)函數(shù)F，求它的反函數(shù)和對(duì)偶函數(shù)例2、已知，則，方法：求反函數(shù)的方法是：（1） 與和或互換，0和1互換，原變量和反變量互換，（2） 此互換過(guò)程不能改變?cè)瘮?shù)運(yùn)算順序，同時(shí)如果非號(hào)不是單變量的非號(hào)，則應(yīng)保留。求對(duì)偶函數(shù)的方法是：（1） 與或互換，0和1互換，注意原變量和反變量不互換。（2） 互換過(guò)程不能改變?cè)瘮?shù)的運(yùn)算順序。解：二、 代數(shù)法化簡(jiǎn)邏輯函數(shù)1、

2、給定一個(gè)函數(shù)，求：與或式和與非與非式方法：求函數(shù)的與或式和與非與非式，采用先求與或式，然后兩次求反即可例3、，采用代數(shù)法求F的與或式和與非與非式解：方法1：先求與或式，采用添項(xiàng)法解、此方法采用添項(xiàng)法，技巧性較強(qiáng)，此時(shí)可以先用卡諾圖化簡(jiǎn)，從圖上觀察合并項(xiàng)的規(guī)律求出與或式后，再兩次求非，即得函數(shù)的與非與非式2、給定一個(gè)函數(shù)，求：或非或非式，或與式，與或非式方法：先求反函數(shù)的與或式，然后求出函數(shù)的與或非式，再變形得或非或非式，或與式例4、，采用代數(shù)法求F的或非或非式，或與式，與或非式解： 三、 卡諾圖法化簡(jiǎn)邏輯函數(shù)1、 一般邏輯函數(shù)的化簡(jiǎn)：（1） 求函數(shù)的與或式和與非與非式，可以采用圈1法,求出與或

3、式后兩次求反。（2） 求函數(shù)的與或非，或非或非，或與式，采用圈0法，求出反函數(shù)的與或式，再求其他形式例題略2、 具有無(wú)關(guān)項(xiàng)的函數(shù)化簡(jiǎn)注意無(wú)關(guān)項(xiàng)的兩種表示形式例5：（1）此種表示方法，最小項(xiàng)7，8，12，13是無(wú)關(guān)項(xiàng)例5：（2）注意約束條件在填圖時(shí)的方法：第三章 基本邏輯門電路一、開門電阻和關(guān)門電阻：（1）對(duì)TTL結(jié)構(gòu)的門電路來(lái)說(shuō)，當(dāng)其輸入端通過(guò)電阻接地時(shí)，電阻的大小會(huì)影響輸出的邏輯狀態(tài)。當(dāng)該電阻大于開門電阻（RON=2K），對(duì)輸出的影響相當(dāng)于該輸入端接入高電平。當(dāng)該電阻小于關(guān)門電阻（ROFF=0.7K），對(duì)輸出的影響相當(dāng)于該輸入端接入低電平。（2）對(duì)CMOS結(jié)構(gòu)的門電路來(lái)說(shuō)，由于輸入端柵極是絕

4、緣的，故當(dāng)其輸入端通過(guò)電阻接地時(shí)，無(wú)論該電阻大小是多少，該端子輸入電壓始終是0V。例6：邏輯電路如下圖所示：（1）當(dāng)其為TTL門時(shí)，寫出輸出邏輯表達(dá)式（2）當(dāng)其為CMOS門時(shí)，寫出輸出邏輯表達(dá)式解：（1）（2）二、懸空輸入端的問(wèn)題：（1）、TTL門電路輸入端懸空時(shí)，對(duì)輸出端的作用相當(dāng)于在該處接入高電平。（2）、COMS門電路輸入端懸空時(shí)，容易感應(yīng)靜電導(dǎo)致門電路的損壞，故應(yīng)根據(jù)需要接入確定的高低電平。例7、TTL電路如圖所示，寫出輸出邏輯表達(dá)式：解：三、兩個(gè)TTL門電路之間串聯(lián)電阻的問(wèn)題例8、TTL電路如下圖所示，寫出輸出端的邏輯表達(dá)式解：此種題型主要考慮驅(qū)動(dòng)門分別輸出高低電平時(shí)，電阻的大小對(duì)負(fù)

5、載門輸入電平的影響，電阻范圍選擇的計(jì)算方法如下：計(jì)算過(guò)程略，只給出結(jié)論：（1）當(dāng)電阻較小時(shí)（一般取小于0.7K），該電阻對(duì)電路無(wú)影響；（2）當(dāng)電阻較大時(shí)（一般取大于2K），負(fù)載門與電阻相連的輸入端電平為高電平四、扇出系數(shù)的計(jì)算：因?yàn)镃MOS電路輸入端絕緣不取電流，故CMOS門電路驅(qū)動(dòng)同類負(fù)載門的能力很強(qiáng)。故扇出系數(shù)的計(jì)算主要針對(duì)TTL門電路。例9、TTL電路如下圖所示，計(jì)算其扇出系數(shù)： 解：對(duì)TTL門電路來(lái)說(shuō)，如下圖所示，要分別考慮其輸出高電平和低電平時(shí)的負(fù)載能力：（1）前級(jí)門輸出低電平時(shí)，帶灌電流負(fù)載，其電流方向如下圖示：此時(shí)的扇出系數(shù)為：其中：IOLMAX為TTL驅(qū)動(dòng)門能夠負(fù)載的最大灌電流

6、能力，IIL為TTL負(fù)載門輸入低電平的輸入電流。M為負(fù)載門的個(gè)數(shù)。（2）前級(jí)門輸出高電平時(shí)，帶拉電流負(fù)載，其電流方向如下圖示：此時(shí)的扇出系數(shù)為：其中：IOHMAX為TTL驅(qū)動(dòng)門能夠負(fù)載的最大拉電流能力，IIH為TTL負(fù)載門輸入高電平的輸入電流。K為負(fù)載門的輸入端的個(gè)數(shù)。故：N=MIN（NL，NH）五、TTLOC門，TTL三態(tài)門和CMOS傳輸門1、TTL OC門：注意事項(xiàng)：（1）輸出端必須有上拉電阻；（2）輸出直接相連可以完成線與例10、由TTLOC門構(gòu)成的電路如圖，寫出輸出的邏輯表達(dá)式：解：2、TTL三態(tài)門：注意事項(xiàng)：（1）使能端有效時(shí)，完成正常的邏輯功能，使能無(wú)效時(shí)，輸出高阻態(tài)。（2）輸出端

7、可以直接相連實(shí)現(xiàn)總線結(jié)構(gòu)，但是此時(shí)使能端必須分時(shí)使能例11、電路如圖示，寫出C=1和0時(shí)L的表達(dá)式解：該電路為總線結(jié)構(gòu)，分時(shí)使能：3、 CMOS傳輸門注意事項(xiàng)：（1）使能有效時(shí)，傳輸門導(dǎo)通，既可以傳送模擬信號(hào)，也可以傳送數(shù)字信號(hào)，且信號(hào)可以雙向傳送（2）使能無(wú)效時(shí)，輸出高阻態(tài)例12、電路如下圖所示，寫出輸出邏輯表達(dá)式解：根據(jù)電路圖可以列出真值表如下圖，故輸出表達(dá)式為：第四章 組合邏輯電路一、基于門電路的組合邏輯電路分析設(shè)計(jì)此問(wèn)題較簡(jiǎn)單，略，二、常用中規(guī)模組合邏輯器件（一）、編碼器（略）（二）、譯碼器重點(diǎn)：二進(jìn)制譯碼器74LS138及其應(yīng)用1、74138的邏輯符號(hào)和真值表： 說(shuō)明：（1）八個(gè)譯碼

8、輸出端輸出低電平有效，故其表達(dá)式為：（2）STA,STB,STC使能端同時(shí)為100時(shí)滿足使能條件，可以用來(lái)擴(kuò)展譯碼器。2、譯碼器功能的擴(kuò)展：將3-8線擴(kuò)展成4-16線譯碼器3、二進(jìn)制譯碼器的應(yīng)用：實(shí)現(xiàn)邏輯函數(shù)例13、用74138實(shí)現(xiàn)全加器（或者全減器，或者多數(shù)表決電路）解：先將函數(shù)寫成最小項(xiàng)之和的形式，然后輸出通過(guò)與非門實(shí)現(xiàn)。全加器： ， 電路如右圖：（注意：輸入三位代碼如果用CBA表示，則C是高位，A是低位）全減器 ， 電路如右圖：（三）數(shù)據(jù)選擇器：74253，74153，741511、三個(gè)芯片的邏輯符號(hào)和功能（1）、雙四選一數(shù)選器：74253，74153，邏輯符號(hào)相同 區(qū)別：74253使能

9、無(wú)效時(shí)，輸出高阻態(tài)；74153使能無(wú)效時(shí)，輸出低電平。所以兩個(gè)芯片在擴(kuò)展時(shí)，輸出端的連接方法不同。（2）、八選一數(shù)據(jù)選擇器：74151注：74151使能無(wú)效時(shí)，輸出也是低電平。2、數(shù)選器的擴(kuò)展例14、分別將74253和74153擴(kuò)展成8選1數(shù)據(jù)選擇器（注意輸出端的不同接法）3、用數(shù)選器來(lái)實(shí)現(xiàn)組合邏輯函數(shù)方法：由于數(shù)選器的輸出表達(dá)式是它的全部地址最小項(xiàng)和對(duì)應(yīng)數(shù)據(jù)乘積之和，所以可以將一個(gè)函數(shù)也寫成這種形式，然后用數(shù)選器來(lái)實(shí)現(xiàn)。例15、利用八選一數(shù)據(jù)選擇器74LS151設(shè)計(jì)下面的電路：判斷四位二進(jìn)制數(shù)A3A2A1A0能否被3整除，如果能夠整除，判斷輸入是否大于5。解：根據(jù)題意得表達(dá)式：(四)、數(shù)值比

10、較器1、兩個(gè)四位數(shù)值比較器MC14585和74LS85，邏輯符號(hào)相同注意：關(guān)于級(jí)聯(lián)端的一些說(shuō)明（1）當(dāng)A3A2A1A0=B3B2B1B0時(shí)，比較器的輸出結(jié)果由級(jí)聯(lián)端決定，當(dāng)：（2）故如果級(jí)聯(lián)端不用，應(yīng)該將三個(gè)級(jí)聯(lián)端接成010，使之不影響比較器得到的結(jié)果。2、 比較器位數(shù)的擴(kuò)展：例15（1）、用7485構(gòu)成8位數(shù)的比較器例15（2）、用7485構(gòu)成9位數(shù)的比較器方法一：可采用3片85級(jí)聯(lián)構(gòu)成方法二：利用使能端：用一片85比較高4位數(shù)，一片比較低5位數(shù)，然后級(jí)聯(lián)即可比較低5位時(shí)，級(jí)聯(lián)端輸入可以按照如下真值表設(shè)計(jì)故電路圖如下：（四）、加法器：1、集成加法器：超前進(jìn)位四位加法器74283，邏輯符號(hào)如下

11、注意：C-1是進(jìn)位輸入，C3是進(jìn)位輸出，可以擴(kuò)展加法器的位數(shù)2、四位加法器的擴(kuò)展：例16、將74283擴(kuò)展成8位數(shù)的加法器：3、 加法器的應(yīng)用：做代碼轉(zhuǎn)換電路：例16、用74283設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路：（1）將8421BCD轉(zhuǎn)換成5421BCD碼（2）完成兩個(gè)8421BCD碼相加，結(jié)果也以8421BCD碼顯示解：（1）方法1：用74283和門電路實(shí)現(xiàn)：查閱8421BCD和5421BCD的編碼表可知，當(dāng)輸入的代碼為00000100時(shí)，兩者編碼相同，當(dāng)輸入代碼在01011001時(shí)，5421BCD=8421BCD+0011，電路圖如下圖所示：方法2：可用74283和比較器7485實(shí)現(xiàn)解（2）、兩個(gè)8

12、421BCD碼相加，結(jié)果從000010010（0到18），結(jié)果是二進(jìn)制碼顯示。欲修正成為8421BCD碼顯示，需要考慮如下幾種情況：情況1：相加結(jié)果在00001001（09）的范圍內(nèi)，不需要修正情況2：相加結(jié)果在10101111（1015）的范圍內(nèi)，需要修正，方法是給相加的結(jié)果加0110情況3：相加結(jié)果在1000010010（1618）的范圍內(nèi)，需要修正，方法是給相加的結(jié)果加0110可根據(jù)以上分析結(jié)果列真值表：三、競(jìng)爭(zhēng)冒險(xiǎn)：定義：如果一個(gè)函數(shù)可以化成：判斷方法：方法1：代數(shù)法；方法2：卡諾圖法，畫出給定函數(shù)的卡諾圖，判斷是否存在圓圈相切而不相交的現(xiàn)象。例17、判斷下面的電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象

13、，如果存在如何解決？解：利用卡諾圖判斷，看看是否有圓圈相切的地方,從圖上看出兩個(gè)圓圈存在相切現(xiàn)象，增加虛線所示圈即可消除相切，修改后的函數(shù)為：第五章 觸發(fā)器第六章 時(shí)序邏輯電路一、基于觸發(fā)器的時(shí)序電路分析設(shè)計(jì)1、基于觸發(fā)器的時(shí)序電路分析（1）、同步時(shí)序電路的分析：分析方法：三大方程，一表，一圖，一波形（如題目無(wú)特殊要求，可不畫）例18、分析下圖所示時(shí)序電路的邏輯功能求解過(guò)程略（2）、異步時(shí)序電路的分析分析方法和同步時(shí)序電路基本相同，只是寫狀態(tài)方程時(shí)要標(biāo)明狀態(tài)轉(zhuǎn)移的條件，列狀態(tài)轉(zhuǎn)移真值表時(shí)，如果觸發(fā)器有觸發(fā)沿，就按照狀態(tài)方程發(fā)生轉(zhuǎn)移，否則狀態(tài)保持不變。例19、分析下圖所示邏輯功能，分析電路是否能

14、夠自啟動(dòng)2、基于觸發(fā)器的同步時(shí)序電路設(shè)計(jì)方法：和分析過(guò)程相反，先畫狀態(tài)轉(zhuǎn)移圖，然后求狀態(tài)轉(zhuǎn)移真值表，畫次態(tài)卡諾圖，圈圖判斷自啟動(dòng)，最后求驅(qū)動(dòng)方程。例20、用JK觸發(fā)器設(shè)計(jì)一個(gè)同步6進(jìn)制加法計(jì)數(shù)器。二、常用中規(guī)模時(shí)序邏輯器件（一）移位寄存器1、移位寄存器74194的邏輯符號(hào)和功能：異步清零，低電平有效M1M0=00，保持M1M0=01，右移，數(shù)據(jù)從Q0移至Q3，DSR為右移數(shù)據(jù)輸入M1M0=10，左移，數(shù)據(jù)從Q3移至Q0，DSL為左移數(shù)據(jù)輸入M1M0=11，同步置數(shù)2、移位寄存器的擴(kuò)展例21、將74194擴(kuò)展成8位雙向移位寄存器3、74194的應(yīng)用：構(gòu)成環(huán)形，扭環(huán)形計(jì)數(shù)器（1）、構(gòu)成環(huán)形計(jì)數(shù)器（

15、以四位右移環(huán)形計(jì)數(shù)器為例）：注意：N位移位寄存器可以構(gòu)成N進(jìn)制計(jì)數(shù)器，該電路不能自啟動(dòng)（2）、構(gòu)成扭環(huán)形計(jì)數(shù)器（以四位右移扭環(huán)形計(jì)數(shù)器為例）：注意：N位扭環(huán)形移位寄存器可以構(gòu)成2N進(jìn)制計(jì)數(shù)器，該電路不能自啟動(dòng)（二）計(jì)數(shù)器1、二進(jìn)制計(jì)數(shù)器l 異步二進(jìn)制：74LS293 (2-8-16進(jìn)制計(jì)數(shù)器)l 同步二進(jìn)制加法：74LS161，74LS163（1）、邏輯符號(hào)和邏輯功能：兩者之間區(qū)別是：74161是異步清零，同步置數(shù)，清零置數(shù)都是低電平有效74161是同步清零，同步置數(shù)，清零置數(shù)都是低電平有效（2）計(jì)數(shù)器的擴(kuò)展方式（以同步擴(kuò)展為例）：例22、將74161擴(kuò)展成8位二進(jìn)制（或者256進(jìn)制）計(jì)數(shù)器2

16、、十進(jìn)制計(jì)數(shù)器l 異步十進(jìn)制計(jì)數(shù)器：74290（7490）（異步2-5-10進(jìn)制計(jì)數(shù)器）（1）邏輯符號(hào)和控制端功能（2）構(gòu)成十進(jìn)制有兩種方式（注意兩種輸出代碼的高低位不同）：8421BCD碼（二乘以5）：CP=CP0，CP1=Q0，Q3Q2Q1Q0輸出為8421BCD碼電路如右圖：l 5421BCD碼（五乘以二）：CP=CP1，CP0=Q3，Q0Q3Q2Q1輸出為5421BCD碼電路如右圖：（3）、擴(kuò)展方法：l 同步十進(jìn)制加法計(jì)數(shù)器：74160，74162（1）、邏輯符號(hào)和邏輯功能：兩者之間區(qū)別是和74161與741631之間的區(qū)別相同：74160是異步清零，同步置數(shù)，清零置數(shù)都是低電平有效74162是同步清零，同步置數(shù)，清零置數(shù)都是低電平有效（2）計(jì)數(shù)器的擴(kuò)展方式（以同步擴(kuò)展為例）：例23、將74160擴(kuò)展成100進(jìn)制計(jì)數(shù)器3、任意進(jìn)制計(jì)數(shù)器方法一：先將計(jì)數(shù)器擴(kuò)展成一個(gè)較大的進(jìn)制，然后采用清零或者置數(shù)法改成欲得