計(jì)算機(jī)組成原理復(fù)習(xí)題及答案

1、.中南大學(xué)現(xiàn)代遠(yuǎn)程教育課程考試?？茝?fù)習(xí)題及參考答案"計(jì)算機(jī)組成原理"一、選擇題：1定點(diǎn)運(yùn)算器用來(lái)進(jìn)展 A十進(jìn)制數(shù)加法運(yùn)算 B定點(diǎn)數(shù)運(yùn)算 C浮點(diǎn)數(shù)運(yùn)算 D即進(jìn)展定點(diǎn)數(shù)運(yùn)算也進(jìn)展浮點(diǎn)數(shù)運(yùn)算 2某SRAM芯片，其存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 A64，16 B16，64 C64，8 D16，163. 目前的計(jì)算機(jī)中，代碼形式是 A指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放B指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放C指令和數(shù)據(jù)都以二進(jìn)制形式存放 D指令和數(shù)據(jù)都以十進(jìn)制形式存放4. 采用DMA 方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè) A指令周期

2、B數(shù)據(jù)周期 C存儲(chǔ)周期 D總線周期5.諾依曼機(jī)工作方式的根本特點(diǎn)是 A多指令流單數(shù)據(jù)流 B按地址訪問并順序執(zhí)行指令C堆棧操作 D存儲(chǔ)器按內(nèi)容選擇地址6某機(jī)字長(zhǎng)32位。其中1位符號(hào)位，31位表示尾數(shù)。假設(shè)用定點(diǎn)整數(shù)表示，那么最大正整數(shù)為 A+(231-1) B+(230-1) C+(231+1) D+(230+1)7以下數(shù)中最大的數(shù)是 A. 1001100012 B. 2278 C. 9816 D. 152108哪種表示法主要用于表示浮點(diǎn)數(shù)中的階碼 A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼9. 由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用以下哪個(gè)來(lái)規(guī)

3、定 A主存中讀取一個(gè)指令字的最短時(shí)間 B主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間 D主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間10. 下面表達(dá)的概念中哪個(gè)是正確的 A總線一定要和接口相連 B接口一定要和總線相連C通道可以代替接口 D總線始終由CPU控制和管理11. 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過以下哪個(gè)來(lái)實(shí)現(xiàn) A原碼運(yùn)算的二進(jìn)制減法器 B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D補(bǔ)碼運(yùn)算的二進(jìn)制加法器12. 以下有關(guān)運(yùn)算器的描述中哪個(gè)是正確的 A只作算術(shù)運(yùn)算，不作邏輯運(yùn)算 B只作加法C能暫時(shí)存放運(yùn)算結(jié)果 D以上答案都不對(duì)13. 某DRAM芯片，其存儲(chǔ)容量為512K

4、15;8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 A8，512 B512，8 C18，8 D19，814. 完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括 A運(yùn)算器 存儲(chǔ)器 控制器 B外部設(shè)備和主機(jī)C主機(jī)和應(yīng)用程序 D配套的硬件設(shè)備和軟件系統(tǒng)15.沒有外存儲(chǔ)器的計(jì)算機(jī)初始引導(dǎo)程序可以放在 ARAM BROM CRAM和ROM DCPU二、名詞解釋1.CPU周期：2.存取時(shí)間：3.存儲(chǔ)設(shè)備數(shù)據(jù)傳輸率：4.微指令格式：5.同步通信：6.接口：7.計(jì)算機(jī)硬件：8.正邏輯：9.指令的編碼格式：10.指令周期：11.存儲(chǔ)周期：12.微命令：三、簡(jiǎn)答題1.計(jì)算機(jī)中為什么采用二進(jìn)制數(shù)碼.2.主存儲(chǔ)器的性能指標(biāo)主要有哪些.含義是什么.3.計(jì)

5、算機(jī)的主要性能指標(biāo)包括哪些.4.CPU構(gòu)造如下圖，其中一個(gè)累加存放器AC，一個(gè)狀態(tài)條件存放器和其它四個(gè)存放器，各局部之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1) 標(biāo)明圖中四個(gè)存放器的名稱。(2) 簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。5.簡(jiǎn)單介紹CPU中的主要存放器的名稱和功能。6.試述指令周期、CPU周期和時(shí)鐘周期之間的關(guān)系7.一個(gè)256K×8的DRAM芯片，其地址線和數(shù)據(jù)線分別為多少根.8.解釋以下根本術(shù)語(yǔ)：微命令、微操作、微指令和微程序9.總線有哪些分類方式，數(shù)據(jù)總線和地址總線的特點(diǎn)各是什么.四、計(jì)算及設(shè)計(jì)題1.某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache、主存和用于虛擬存儲(chǔ)的磁盤組成

6、。CPU總是從Cache中獲取數(shù)據(jù)。假設(shè)訪問的字在Cache中，那么存取它只需20ns，將所訪問的字從主存裝入Cache需要60 ns ，而將它從磁盤裝入主存需要1200us。假設(shè)Cache的命中率為0.9，主存的命中率為0.6，計(jì)算該系統(tǒng)訪問一個(gè)字的平均存取時(shí)間。2.要求用128K×16位的SRAM芯片設(shè)計(jì)512K×16位的存儲(chǔ)器，SRAM芯片有兩個(gè)控制端：當(dāng) CS 有效時(shí)該片選中。當(dāng)W/R=1時(shí)執(zhí)行讀操作，當(dāng)W/R=0時(shí)執(zhí)行寫操作。用64K×16位的EPROM芯片組成128K×16位的只讀存儲(chǔ)器。試問：。 數(shù)據(jù)存放器多少位. 地址存放器多少位. 共需

7、多少片EPROM" 畫出此存儲(chǔ)器組成框圖。3.設(shè)機(jī)器字長(zhǎng)為16位，定點(diǎn)表示時(shí)，尾數(shù)15位，階符1位。定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少.最小負(fù)數(shù)為多少.定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)為多少.最小負(fù)數(shù)為多少.4.用16k×8位的SRAM芯片構(gòu)成64K×16位的存儲(chǔ)器，要求畫出該存儲(chǔ)器的組成邏輯框圖。5(1101.0111)2轉(zhuǎn)換為對(duì)應(yīng)的十進(jìn)制數(shù)和十六進(jìn)制數(shù)6用補(bǔ)碼運(yùn)算方法計(jì)算X+Y=.并判斷結(jié)果是否溢出采用雙符號(hào)位。 X= 0.1011 Y= 0.1100X= - 0.1011 Y= 0.10017將十進(jìn)制數(shù) -0.276 和 47化成二進(jìn)制數(shù)，再寫出各自的原碼、補(bǔ)碼

8、、反碼表示符號(hào)位和數(shù)值位共8位。 二進(jìn)制數(shù) 原碼 補(bǔ)碼 反碼- 0.276：47：8一個(gè)磁盤存儲(chǔ)器共有6個(gè)盤片12個(gè)存儲(chǔ)面，每個(gè)面有4096個(gè)磁道，每個(gè)磁道256個(gè)扇區(qū)，每個(gè)扇區(qū)512個(gè)字節(jié)，磁盤轉(zhuǎn)速為每分鐘7200轉(zhuǎn)，定位時(shí)間尋道時(shí)間為8ms，求：該磁盤存儲(chǔ)器的存儲(chǔ)容量；磁盤存儲(chǔ)器的尋址時(shí)間包括定位時(shí)間和等待時(shí)間；在尋址完成后，磁盤存儲(chǔ)器的有效數(shù)據(jù)傳輸率。9.某機(jī)器主頻為16MHZ，其整個(gè)加法器的邏輯門級(jí)數(shù)20個(gè)，假設(shè)取時(shí)間裕量=22.5ns，求其最大的邏輯門級(jí)的延遲時(shí)間。計(jì)算機(jī)組成原理專科復(fù)習(xí)題參考答案一、選擇題15：BDCCB， 610：AADAB， 1115：DDDDB二、名詞解釋1.

9、CPU周期：CPU周期也叫機(jī)器周期。是指CPU訪問一次主存或輸入輸出端口所需要的時(shí)間。一個(gè)CPU周期由假設(shè)干個(gè)時(shí)鐘周期組成。2.存取時(shí)間：存取時(shí)間又稱存儲(chǔ)器訪問時(shí)間，是指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的時(shí)間。具體地說，存取時(shí)間從存儲(chǔ)器收到有效地址開場(chǎng)，經(jīng)過譯碼、驅(qū)動(dòng)，直到將被訪問的存儲(chǔ)單元的內(nèi)容讀出或?qū)懭霝橹埂?.存儲(chǔ)設(shè)備數(shù)據(jù)傳輸率：存儲(chǔ)設(shè)備在單位時(shí)間內(nèi)向主機(jī)傳送數(shù)據(jù)的二進(jìn)制位數(shù)或字節(jié)數(shù)稱為數(shù)據(jù)傳輸率。數(shù)據(jù)傳輸率Dr與存儲(chǔ)設(shè)備的構(gòu)造及主機(jī)接口邏輯有著密切的關(guān)系，與記錄密度D和記錄介質(zhì)的運(yùn)動(dòng)速度V成正比。4.微指令格式：微指令格式是指由于編譯微操作碼時(shí)采用不同的方法而形成的不同格式的微指令的

10、方式，微指令格式有水平型微指令和垂直型微指令兩種。5.同步通信：總線上的部件通過總線進(jìn)展信息傳送時(shí)，用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)展同步，這種方式稱為同步通信。這個(gè)公共的時(shí)鐘信號(hào)可以由總線控制部件發(fā)送到每一個(gè)部件或設(shè)備，也可以每個(gè)部件有自己的時(shí)鐘發(fā)生器，但是，它們都必須由CPU發(fā)出的時(shí)鐘信號(hào)進(jìn)展同步。6.接口：接口是計(jì)算機(jī)系統(tǒng)總線與外圍設(shè)備之間的一個(gè)邏輯部件，它的根本功能有兩點(diǎn)：一是為信息傳輸操作選擇外圍設(shè)備；二是在選定的外圍設(shè)備和主機(jī)之間交換信息，保證外圍設(shè)備用計(jì)算機(jī)系統(tǒng)特性所要求的形式發(fā)送或接收信息。7.計(jì)算機(jī)硬件：是指組成一臺(tái)計(jì)算機(jī)的各種物理裝置,它們是由各種實(shí)實(shí)在在的器件組成的,是計(jì)算機(jī)進(jìn)展工

11、作的物質(zhì)根底。計(jì)算機(jī)的硬件由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、存儲(chǔ)器和控制器五局部組成。8.正邏輯：正邏輯是把邏輯電路中電平的上下和邏輯變量值0、1聯(lián)系起來(lái)的一種概念。指定邏輯電路中高電平為“1”，低電平為“0”，稱為正邏輯。9.指令的編碼格式：指令的編碼格式是指指令中操作碼的長(zhǎng)度是否可以變化而形成指令的方式。指令操作碼通常有兩種編碼格式：固定格式和可變格式。10.指令周期：指令周期是執(zhí)行一條指令所需要的時(shí)間。也就是從取指令開場(chǎng)到執(zhí)行完這條指令為止的全部時(shí)間。一個(gè)指令周期由假設(shè)干個(gè)機(jī)器周期組成。11.存儲(chǔ)周期：存儲(chǔ)周期又稱訪內(nèi)周期，是指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間。它是衡量主存儲(chǔ)器

12、工作性能的重要指標(biāo)。12.微命令：微命令是指構(gòu)成一條指令所對(duì)應(yīng)的各種根本命令，它是構(gòu)成控制信號(hào)序列的最小單位，微命令通常是指那些能直接作用于某部件控制門的命令。三、簡(jiǎn)答題1.計(jì)算機(jī)中為什么采用二進(jìn)制數(shù)碼.解答：這是由計(jì)算機(jī)電路所采用的器件決定的。計(jì)算機(jī)中采用了具有兩個(gè)穩(wěn)態(tài)的二值電路，用二值電路只能代表兩個(gè)數(shù)碼： 0和1。比方，采用正邏輯表示，是以低電位表示數(shù)碼“0，高電位表示數(shù)碼“1；負(fù)邏輯表示，那么以高電位表示數(shù)碼“0，低電位表示數(shù)碼“1。在計(jì)算機(jī)中采用二進(jìn)制，具有運(yùn)算規(guī)那么簡(jiǎn)單，物理上實(shí)現(xiàn)方便，本錢低廉，數(shù)碼“1和“0正好與邏輯命題中的兩個(gè)值“True、“False相對(duì)應(yīng)，為計(jì)算機(jī)中實(shí)現(xiàn)邏

13、輯運(yùn)算和程序中的邏輯判斷提供了便利條件等優(yōu)點(diǎn)。2.主存儲(chǔ)器的性能指標(biāo)主要有哪些.含義是什么.解答：主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、 存取時(shí)間、存儲(chǔ)周期可靠性和性能價(jià)格比。 在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)通常稱為該存儲(chǔ)器的存儲(chǔ)容量。 存取時(shí)間又稱存儲(chǔ)訪問時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存儲(chǔ)周期是指連續(xù)兩次獨(dú)立的存儲(chǔ)器操作如連續(xù)兩次讀操作所需間隔的最小時(shí)間?？煽啃允侵冈谝?guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障工作的時(shí)間。通常用平均無(wú)故障時(shí)間MTBF來(lái)衡量。性能與價(jià)格的比值是衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合性指標(biāo)。3.計(jì)算機(jī)的主要性能指標(biāo)包括哪些.解答：計(jì)算機(jī)的主要技術(shù)性能指標(biāo)有下面幾

14、項(xiàng)：主頻、字長(zhǎng)、存儲(chǔ)容量、存取周期和運(yùn)算速度等。1主頻：主頻即時(shí)鐘頻率，是指計(jì)算機(jī)的CPU在單位時(shí)間內(nèi)發(fā)出的脈沖數(shù)。2字長(zhǎng)：字長(zhǎng)是指計(jì)算機(jī)的運(yùn)算部件能同時(shí)處理的二進(jìn)制數(shù)據(jù)的位數(shù)，它與計(jì)算機(jī)的功能和用途有很大的關(guān)系。字長(zhǎng)決定了計(jì)算機(jī)的運(yùn)算精度，字長(zhǎng)長(zhǎng)，計(jì)算機(jī)的運(yùn)算精度就高。字長(zhǎng)也影響機(jī)器的運(yùn)算速度，字長(zhǎng)越長(zhǎng)，計(jì)算機(jī)的運(yùn)算速度越快。3存儲(chǔ)容量：計(jì)算機(jī)能存儲(chǔ)的信息總字節(jié)量稱為該計(jì)算機(jī)系統(tǒng)的存儲(chǔ)容量存儲(chǔ)容量的單位還有MB兆字節(jié)、GB吉字節(jié)和TB太字節(jié)。4存取周期：把信息代碼存入存儲(chǔ)器，稱為“寫；把信息代碼從存儲(chǔ)器中取出，稱為“讀。存儲(chǔ)器進(jìn)展一次“讀或“寫操作所需的時(shí)間稱為存儲(chǔ)器的訪問時(shí)間(或讀寫時(shí)間)

15、，而連續(xù)啟動(dòng)兩次獨(dú)立的“讀或“寫操作(如連續(xù)的兩次“讀操作)所需的最短時(shí)間，稱為存取周期(或存儲(chǔ)周期)。5運(yùn)算速度：運(yùn)算速度是一項(xiàng)綜合性的性能指標(biāo)。衡量計(jì)算機(jī)運(yùn)算速度的單位是MIPS(百萬(wàn)條指令/秒)。因?yàn)槊糠N指令的類型不同，執(zhí)行不同指令所需的時(shí)間也不一樣。過去以執(zhí)行定點(diǎn)加法指令作標(biāo)準(zhǔn)來(lái)計(jì)算運(yùn)算速度，現(xiàn)在用一種等效速度或平均速度來(lái)衡量。等效速度由各種指令平均執(zhí)行時(shí)間以及相對(duì)應(yīng)的指令運(yùn)行比例計(jì)算得出來(lái)，即用加權(quán)平均法求得。4.CPU構(gòu)造如下圖，其中一個(gè)累加存放器AC，一個(gè)狀態(tài)條件存放器和其它四個(gè)存放器，各局部之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1) 標(biāo)明圖中四個(gè)存放器的名稱。(2)

16、簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。解答： 1a為數(shù)據(jù)緩沖存放器DR，b為指令存放器IR，c為主存地址存放器AR，d為程序計(jì)數(shù)器PC；2PCAR主存 緩沖存放器DR 指令存放器IR 操作控制器5.簡(jiǎn)單介紹CPU中的主要存放器的名稱和功能。解答：CPU主要有以下存放器：（1） 指令存放器IR：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。（2） 程序計(jì)數(shù)器PC：用來(lái)確定下一條指令的地址。（3） 地址存放器AR：用來(lái)保存當(dāng)前CPU所訪問的內(nèi)存單元的地址。（4） 緩沖存放器DR：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 <2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差異。

17、 <3>在單累加器構(gòu)造的運(yùn)算器中，緩沖存放器還可兼作為操作數(shù)存放器。（5） 通用存放器AC：當(dāng)運(yùn)算器的算術(shù)邏輯單元ALU執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。（6） 狀態(tài)條件存放器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條 件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。6.試述指令周期、CPU周期和時(shí)鐘周期之間的關(guān)系解答：指令周期是執(zhí)行一條指令所需要的時(shí)間。也就是從取指令開場(chǎng)到執(zhí)行完這條指令為止的全部時(shí)間。一個(gè)指令周期由假設(shè)干個(gè)機(jī)器周期組成。CPU周期也叫機(jī)器周期。是指CPU訪問一次主存或輸入輸出

18、端口所需要的時(shí)間。一個(gè)CPU周期由假設(shè)干個(gè)時(shí)鐘周期組成。時(shí)鐘周期是CPU處理操作的最小時(shí)間單位，也叫T周期指令周期、CPU周期和時(shí)鐘周期之間的關(guān)系如以下圖所示。7.一個(gè)256K×8的DRAM芯片，其地址線和數(shù)據(jù)線分別為多少根.解答：地址線有18根，數(shù)據(jù)線有8根。8.解釋以下根本術(shù)語(yǔ)：微命令、微操作、微指令和微程序解答：微命令通常是指那些能直接作用于某部件控制門的命令，它是構(gòu)成控制信號(hào)序列的最小單位。執(zhí)行部件承受微命令后進(jìn)展的操作稱為微操作。在一個(gè)CPU周期中，一組實(shí)現(xiàn)一定操作功能的微命令的組合，稱為微指令。對(duì)應(yīng)于程序指令的概念，微指令的有序集合稱為微程序。一般一條機(jī)器指令的功能由對(duì)應(yīng)

19、的一段微程序來(lái)實(shí)現(xiàn)。9.總線有哪些分類方式，數(shù)據(jù)總線和地址總線的特點(diǎn)各是什么.解答：根據(jù)總線所傳輸?shù)男畔?nèi)容的不同，總線可分為地址總線、數(shù)據(jù)總線和控制總線。根據(jù)總線在計(jì)算機(jī)系統(tǒng)中所處的位置不同，總線又有片級(jí)總線、內(nèi)部總線和外部總線之分。根據(jù)二進(jìn)制數(shù)碼的傳送方式，總線有并行總線和串行總線兩種。根據(jù)數(shù)據(jù)的傳送方向，總線有單向總線和雙向總線兩種。數(shù)據(jù)總線的特點(diǎn)是：雙向傳輸；地址總線的特點(diǎn)是：?jiǎn)蜗騻鬏?。四、?jì)算及設(shè)計(jì)題1. 解答：平均存取時(shí)間=20ns*0.9+20 ns +60 ns*0.6*0.1+20 ns +60 ns+1200us*0.4*0.1=48 us2. 解答：存儲(chǔ)器的總?cè)萘繛椋?12K×16位SRAM+128K×16位EPROM=640K ×16位。數(shù)據(jù)存放器16位。因?yàn)?20=1024K>640K，所以地址存放器20位。所需EPROM芯片數(shù)為128K×2B/64K×2B=2片設(shè)存儲(chǔ)器地址空間分配如下：EPROM SRAM 128K 512K 存儲(chǔ)器組成框圖如下：3.解答：定點(diǎn)原碼整數(shù)表示時(shí) 最大正數(shù)：215-110 = 3276710 最小負(fù)數(shù)：-215-110=-3276710定點(diǎn)原碼小數(shù)表示時(shí) 最大正數(shù)：1