第7章半導(dǎo)體存儲(chǔ)器

1、數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器 能存儲(chǔ)大量二值信息的半導(dǎo)體器件。能存儲(chǔ)大量二值信息的半導(dǎo)體器件。1、按存、按存/ 取功能分取功能分1)只讀存儲(chǔ)器只讀存儲(chǔ)器 （ROM）2) 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器 （RAM）半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器分分 類類掩膜掩膜 ROM可編程可編程 ROM （PROM）可擦除的可編程可擦除的可編程 ROM （EPROM） 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器 （SRAM） 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器 （DRAM）2、按工藝分、按工藝分 1) 雙極型雙極型2) MOS型型數(shù)字電子技術(shù)數(shù)字電子

2、技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器 在正常工作時(shí)，存儲(chǔ)器的數(shù)據(jù)只能讀出，不能寫入。在正常工作時(shí)，存儲(chǔ)器的數(shù)據(jù)只能讀出，不能寫入。 所存儲(chǔ)的數(shù)據(jù)，所存儲(chǔ)的數(shù)據(jù)，在制作過程中使用在制作過程中使用掩膜板固定。掩膜板固定。一、結(jié)構(gòu)一、結(jié)構(gòu) 三部分組成三部分組成存儲(chǔ)矩陣存儲(chǔ)矩陣地址譯碼器地址譯碼器輸出緩沖器輸出緩沖器 每個(gè)或一組存儲(chǔ)單元有一個(gè)地址碼。每個(gè)或一組存儲(chǔ)單元有一個(gè)地址碼。 提高負(fù)載能力及控制三態(tài)輸出。提高負(fù)載能力及控制三態(tài)輸出。 許多存儲(chǔ)單元排列構(gòu)成，每個(gè)存儲(chǔ)許多存儲(chǔ)單元排列構(gòu)成，每個(gè)存儲(chǔ)單存放單存放1位二值代碼。位二值代碼。 將地址碼譯碼，形成從存儲(chǔ)矩陣中將地址碼譯碼，形成從存儲(chǔ)矩陣中選擇存儲(chǔ)單

3、元的選擇信號(hào)。選擇存儲(chǔ)單元的選擇信號(hào)。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器二、舉例二、舉例二極管二極管ROM的電路結(jié)構(gòu)圖的電路結(jié)構(gòu)圖VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D1D0輸出緩沖器輸出緩沖器地址譯碼器地址譯碼器存儲(chǔ)矩陣存儲(chǔ)矩陣地地 址址 數(shù)數(shù) 據(jù)據(jù)A1 A0 D3 D2 D1 D0 ROM中的數(shù)據(jù)表中的數(shù)據(jù)表0 00 0 1 1 1 0 0 00 1 0 10 1 0 1數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器二、舉例二、舉例二極管二極管ROM的電路結(jié)構(gòu)圖的電路結(jié)構(gòu)圖VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D

4、1D0輸出緩沖器輸出緩沖器地址譯碼器地址譯碼器存儲(chǔ)矩陣存儲(chǔ)矩陣地地 址址 數(shù)數(shù) 據(jù)據(jù)A1 A0 D3 D2 D1 D0 ROM中的數(shù)據(jù)表中的數(shù)據(jù)表0 00 1 0 10 10 1 1 00 1 0 01 0 1 11 0 1 1數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器二、舉例二、舉例二極管二極管ROM的電路結(jié)構(gòu)圖的電路結(jié)構(gòu)圖VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D1D0輸出緩沖器輸出緩沖器地址譯碼器地址譯碼器存儲(chǔ)矩陣存儲(chǔ)矩陣地地 址址 數(shù)數(shù) 據(jù)據(jù)A1 A0 D3 D2 D1 D0 ROM中的數(shù)據(jù)表中的數(shù)據(jù)表0 00 1 0 10 11 0 1 11 01

5、0 0 10 0 1 00 1 0 00 1 0 0數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器二、舉例二、舉例二極管二極管ROM的電路結(jié)構(gòu)圖的電路結(jié)構(gòu)圖VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D1D0輸出緩沖器輸出緩沖器地址譯碼器地址譯碼器存儲(chǔ)矩陣存儲(chǔ)矩陣地地 址址 數(shù)數(shù) 據(jù)據(jù)A1 A0 D3 D2 D1 D0 ROM中的數(shù)據(jù)表中的數(shù)據(jù)表0 00 1 0 10 11 0 1 11 01 1 0 00 0 0 10 1 0 01 11 1 1 01 1 1 0數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器二、舉例二、舉例二極管二極管ROM的電路結(jié)構(gòu)圖的電路結(jié)

6、構(gòu)圖VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D1D0輸出緩沖器輸出緩沖器地址譯碼器地址譯碼器存儲(chǔ)矩陣存儲(chǔ)矩陣地地 址址 數(shù)數(shù) 據(jù)據(jù)A1 A0 D3 D2 D1 D0 ROM中的數(shù)據(jù)表中的數(shù)據(jù)表0 00 1 0 10 11 0 1 11 00 1 0 01 11 1 1 0 1) 橫向理解真值表橫向理解真值表 輸入一個(gè)地址，讀出一個(gè)字。輸入一個(gè)地址，讀出一個(gè)字。 2) 存儲(chǔ)矩陣的每個(gè)交叉點(diǎn)存儲(chǔ)矩陣的每個(gè)交叉點(diǎn)是一個(gè)是一個(gè)“存儲(chǔ)單元存儲(chǔ)單元”，存儲(chǔ)單，存儲(chǔ)單元中有器件存入元中有器件存入“1”，無器件，無器件存入存入“0”。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器

7、存儲(chǔ)器的一些概念和數(shù)量關(guān)系存儲(chǔ)器的一些概念和數(shù)量關(guān)系 1) 存儲(chǔ)器的容量存儲(chǔ)器的容量 存儲(chǔ)器的容量存儲(chǔ)器的容量 = 字?jǐn)?shù)字?jǐn)?shù)位數(shù)位數(shù) 2) 存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù) 存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù)= 字?jǐn)?shù)、位數(shù)的乘積結(jié)果字?jǐn)?shù)、位數(shù)的乘積結(jié)果 3) 字線字線 對(duì)存放每個(gè)字的存儲(chǔ)單元組進(jìn)行選擇的譯碼器的輸出線。對(duì)存放每個(gè)字的存儲(chǔ)單元組進(jìn)行選擇的譯碼器的輸出線。 4) 位線位線 一個(gè)存儲(chǔ)單元組中，每一位數(shù)據(jù)的傳輸線。一個(gè)存儲(chǔ)單元組中，每一位數(shù)據(jù)的傳輸線。 5) 字長(zhǎng)字長(zhǎng) 一個(gè)字的位數(shù)。一個(gè)字的位數(shù)。 6) 地址變量數(shù)與字?jǐn)?shù)的關(guān)系地址變量數(shù)與字?jǐn)?shù)的關(guān)系 n個(gè)地址變量，個(gè)地址變量， 2n 個(gè)字個(gè)字 7) 存儲(chǔ)器的尋址

8、范圍存儲(chǔ)器的尋址范圍 地址變量的取值組合范圍。地址變量的取值組合范圍。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器用用MOS管構(gòu)成的存儲(chǔ)矩陣管構(gòu)成的存儲(chǔ)矩陣 掩膜掩膜ROM的特點(diǎn)：的特點(diǎn)： 出廠時(shí)已經(jīng)固定，不能更改，非易失性。出廠時(shí)已經(jīng)固定，不能更改，非易失性。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器 用戶可寫入一次的存儲(chǔ)器。用戶可寫入一次的存儲(chǔ)器。 正常工作時(shí)只能讀不能寫。正常工作時(shí)只能讀不能寫。 總體結(jié)構(gòu)與掩膜總體結(jié)構(gòu)與掩膜ROM一樣，但存儲(chǔ)單元不同。一樣，但存儲(chǔ)單元不同。熔絲型熔絲型PROM的存儲(chǔ)單元的存儲(chǔ)單元熔絲由易熔合金制成；熔絲由易熔合金制成；出廠時(shí)每個(gè)結(jié)點(diǎn)上都有存

9、儲(chǔ)單元；出廠時(shí)每個(gè)結(jié)點(diǎn)上都有存儲(chǔ)單元；編程時(shí)將不用的存儲(chǔ)單元熔絲熔斷；編程時(shí)將不用的存儲(chǔ)單元熔絲熔斷；是一次性編程，不能改寫。是一次性編程，不能改寫。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器PROM的結(jié)構(gòu)原理圖的結(jié)構(gòu)原理圖數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器使用使用FAMOS管的存儲(chǔ)單元管的存儲(chǔ)單元可擦除的可編程可擦除的可編程（EPROM） 可反復(fù)多次寫入的存儲(chǔ)器?？煞磸?fù)多次寫入的存儲(chǔ)器。 正常工作時(shí)只能讀不能寫。正常工作時(shí)只能讀不能寫。 總體結(jié)構(gòu)與掩膜總體結(jié)構(gòu)與掩膜ROM一樣，但存儲(chǔ)單元不同。一樣，但存儲(chǔ)單元不同。一、用紫外線擦除的一、用紫外線擦除的EPROM（UVE

10、PROM）浮柵雪崩注入浮柵雪崩注入MOS管管(FAMOS管管) 寫入：寫入： 雪崩注入。雪崩注入。擦除：通過照射產(chǎn)生電子擦除：通過照射產(chǎn)生電子-空穴對(duì)，提供泄放通道?？昭▽?duì)，提供泄放通道。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器 疊柵注入疊柵注入MOS管管GC ：控制柵控制柵Gf ：浮置柵浮置柵寫入：寫入： 雪崩注入，雪崩注入，DS間加高壓（間加高壓（2025V），發(fā)生雪崩擊穿，），發(fā)生雪崩擊穿， 同時(shí)在同時(shí)在GC上加上加25V、50ms寬的正脈沖，吸引高速電子穿寬的正脈沖，吸引高速電子穿 過過 SIO2 到達(dá)到達(dá) Gf ，形成注入電荷。，形成注入電荷。擦除：通過照射產(chǎn)生電子擦除：通

11、過照射產(chǎn)生電子-空穴對(duì)，提供泄放通道。空穴對(duì)，提供泄放通道。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器二、電可擦除的可編程二、電可擦除的可編程ROM（E2 PROM） 浮柵隧道氧化層浮柵隧道氧化層MOS管管 ( FLOTOX ) E2 PROM的存儲(chǔ)單元的存儲(chǔ)單元數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器 可隨機(jī)對(duì)任一存儲(chǔ)地址的存儲(chǔ)單元進(jìn)行讀或?qū)懖僮??？呻S機(jī)對(duì)任一存儲(chǔ)地址的存儲(chǔ)單元進(jìn)行讀或?qū)懖僮鳌?.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）一、一、 SRAM的結(jié)構(gòu)與工作原理的結(jié)構(gòu)與工作原理SRAM的結(jié)構(gòu)框圖的結(jié)構(gòu)框圖 I/O 端口端口 讀操作時(shí)為數(shù)據(jù)讀操作時(shí)為數(shù)據(jù) 輸

12、出端口；寫操作時(shí)為數(shù)據(jù)輸入端口。輸出端口；寫操作時(shí)為數(shù)據(jù)輸入端口。 存儲(chǔ)矩陣存儲(chǔ)矩陣 存儲(chǔ)單元按行、列排列。存儲(chǔ)單元按行、列排列。 每個(gè)存儲(chǔ)單元可寫入或讀出每個(gè)存儲(chǔ)單元可寫入或讀出0或或1。 地址譯碼器地址譯碼器 行地址譯碼器：輸入行地址碼，行地址譯碼器：輸入行地址碼，輸出行選擇線。輸出行選擇線。 列地址譯碼器：輸入列地址碼，列地址譯碼器：輸入列地址碼，輸出列選擇線。輸出列選擇線。 讀寫控制電路讀寫控制電路 片選信號(hào)片選信號(hào) CS = 0 時(shí)：時(shí)： 當(dāng)讀當(dāng)讀/寫控制信號(hào)寫控制信號(hào)R / W =0時(shí)，進(jìn)時(shí)，進(jìn)行寫操作；行寫操作；當(dāng)讀當(dāng)讀/寫控制信號(hào)寫控制信號(hào) R / W =1時(shí)，進(jìn)時(shí)，進(jìn)行讀操作

13、；行讀操作； 片選信號(hào)片選信號(hào) CS = 1時(shí)：時(shí)：I / O端口呈高阻態(tài)。端口呈高阻態(tài)。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器1024 4位位RAM ( 2114 )的結(jié)構(gòu)框圖的結(jié)構(gòu)框圖數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器I/O0 I/O1 I/O2 I/O3 A0 A1 A9 R / W CS1024 4 RAM 1024 4位位RAM ( 2114 )的的 圖形符號(hào)圖形符號(hào)數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器六管六管NMOS靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元二、二、SRAM的存儲(chǔ)單元的存儲(chǔ)單元 靜態(tài)存儲(chǔ)單元：利用基本靜態(tài)存儲(chǔ)單元：利用基本RS觸發(fā)器存儲(chǔ)信息。

14、觸發(fā)器存儲(chǔ)信息。 保存的信息不易丟失。保存的信息不易丟失。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器 動(dòng)態(tài)存儲(chǔ)單元是利用動(dòng)態(tài)存儲(chǔ)單元是利用MOS管柵極電容可以存儲(chǔ)電荷的原理。管柵極電容可以存儲(chǔ)電荷的原理。7.3.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）單管動(dòng)態(tài)單管動(dòng)態(tài)MOS存儲(chǔ)單元存儲(chǔ)單元 數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器7.4 存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展 當(dāng)當(dāng)1片片ROM或或RAM芯片的容量不能滿足要求時(shí)，用幾片芯片的容量不能滿足要求時(shí)，用幾片ROM或或RAM芯片組合起來，形成所需容量的存儲(chǔ)器。芯片組合起來，形成所需容量的存儲(chǔ)器。7.4.1 位擴(kuò)展方式位

15、擴(kuò)展方式（即字長(zhǎng)擴(kuò)展）（即字長(zhǎng)擴(kuò)展） 一片一片RAM、ROM字?jǐn)?shù)夠用而位數(shù)不夠時(shí)的容量擴(kuò)展字?jǐn)?shù)夠用而位數(shù)不夠時(shí)的容量擴(kuò)展 。所需芯片數(shù)量所需芯片數(shù)量 =總存儲(chǔ)容量總存儲(chǔ)容量1片存儲(chǔ)容量片存儲(chǔ)容量 接法：將各片的地址線、讀寫線、片選線分別并聯(lián)，數(shù)據(jù)線接法：將各片的地址線、讀寫線、片選線分別并聯(lián)，數(shù)據(jù)線并行排列。并行排列。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器 例：用例：用8片片1024 1位的位的RAM接成一個(gè)接成一個(gè)1024 8位的位的RAM。解：將解：將8片片RAM的地址線、的地址線、R/W、CS 分別并聯(lián)，數(shù)據(jù)線并行排列。分別并聯(lián)，數(shù)據(jù)線并行排列。I/OA0 A1 A9 R/W

16、 CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).A1第 7 章 半導(dǎo)體存儲(chǔ)器 例：用例：用8片片1024 1位的位的RAM接成一個(gè)接成一個(gè)1024 8位的位的RAM。解：將解：將8片片RAM的地址線、的地址線、R/W、CS 分別并聯(lián)，數(shù)據(jù)線并行排列。分別并聯(lián)，數(shù)據(jù)線并行排列。I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7

17、 章 半導(dǎo)體存儲(chǔ)器 例：用例：用8片片1024 1位的位的RAM接成一個(gè)接成一個(gè)1024 8位的位的RAM。解：將解：將8片片RAM的地址線、的地址線、R/W、CS 分別并聯(lián)，數(shù)據(jù)線并行排列。分別并聯(lián)，數(shù)據(jù)線并行排列。A1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9數(shù)字電子技術(shù)數(shù)字電子技術(shù). R/W第 7 章 半導(dǎo)體存儲(chǔ)器 例：用例：用8片片1024 1位的位的RAM接成一個(gè)接成一個(gè)1024 8位的位的RAM。解：將解：將8片片RAM的地址線、的地址線、R/W、C

18、S 分別并聯(lián)，數(shù)據(jù)線并行排列。分別并聯(lián)，數(shù)據(jù)線并行排列。A1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9數(shù)字電子技術(shù)數(shù)字電子技術(shù). CS第 7 章 半導(dǎo)體存儲(chǔ)器 例：用例：用8片片1024 1位的位的RAM接成一個(gè)接成一個(gè)1024 8位的位的RAM。解：將解：將8片片RAM的地址線、的地址線、R/W、CS 分別并聯(lián)，數(shù)據(jù)線并行排列。分別并聯(lián)，數(shù)據(jù)線并行排列。 R/WA1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS10

19、24 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9數(shù)字電子技術(shù)數(shù)字電子技術(shù).I/O0I/O1I/O7第 7 章 半導(dǎo)體存儲(chǔ)器 例：用例：用8片片1024 1位的位的RAM接成一個(gè)接成一個(gè)1024 8位的位的RAM。解：將解：將8片片RAM的地址線、的地址線、R/W、CS 分別并聯(lián)，數(shù)據(jù)線并行排列。分別并聯(lián)，數(shù)據(jù)線并行排列。 CS R/WA1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器

20、例：用例：用8片片1024 1位的位的RAM接成一個(gè)接成一個(gè)1024 8位的位的RAM。解：將解：將8片片RAM的地址線、的地址線、R/W、CS 分別并聯(lián)，數(shù)據(jù)線并行排列。分別并聯(lián)，數(shù)據(jù)線并行排列。I/O0I/O1I/O7 CS R/WA1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器7.4.2 字?jǐn)U展方式字?jǐn)U展方式 一片一片RAM、ROM位數(shù)夠用而字?jǐn)?shù)不夠時(shí)的容量擴(kuò)展位數(shù)夠用而字?jǐn)?shù)不夠時(shí)的容量擴(kuò)展 。所需芯片數(shù)量所

21、需芯片數(shù)量 =總存儲(chǔ)容量總存儲(chǔ)容量1片存儲(chǔ)容量片存儲(chǔ)容量增加的地址變量數(shù)增加的地址變量數(shù) = 擴(kuò)展后總的地址變量數(shù)擴(kuò)展后總的地址變量數(shù) 單片的地址變量數(shù)單片的地址變量數(shù) 增加的地址變量作為總的地址變量中的高位地址變量，增加的地址變量作為總的地址變量中的高位地址變量， 接法：接法： 各存儲(chǔ)芯片依次輪流工作。各存儲(chǔ)芯片依次輪流工作。控制控制 以增加的地址變量控制各存儲(chǔ)芯片的以增加的地址變量控制各存儲(chǔ)芯片的CS 端端 列出控制真值表，求出各存儲(chǔ)芯片的列出控制真值表，求出各存儲(chǔ)芯片的 CS 表達(dá)式，按式附加電表達(dá)式，按式附加電路連接各存儲(chǔ)芯片的路連接各存儲(chǔ)芯片的 CS 端。端。 將各片的地址線、讀寫線

22、、數(shù)據(jù)線分別并聯(lián)。將各片的地址線、讀寫線、數(shù)據(jù)線分別并聯(lián)。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器 例：用例：用1024 4位的位的RAM接成一個(gè)接成一個(gè)20484位的位的RAM。 解：解： 所需芯片的數(shù)量所需芯片的數(shù)量= 20484位位1024 4位位= 2片片 單片單片1024 4位的位的RAM，因，因 210 =1024，有，有10位地址位地址 A0 A9 ，擴(kuò)展后擴(kuò)展后 2048 4位位 的的RAM，因，因 211 =2048，有，有11位地址位地址 A0 A10 ，需增加一個(gè)高位地址需增加一個(gè)高位地址A10 。控制真值表控制真值表A10 CS1 CS2 010 11 0各各

23、RAM芯片的片選表達(dá)式為：芯片的片選表達(dá)式為：CS1 = A10CS2 = A10附加一個(gè)非門連接附加一個(gè)非門連接2芯片的片選端。芯片的片選端。 將將2芯片的地址線、讀寫線、數(shù)據(jù)線分別并聯(lián)。芯片的地址線、讀寫線、數(shù)據(jù)線分別并聯(lián)。數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).A1第 7 章 半導(dǎo)體存儲(chǔ)器I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1

24、I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).A9第 7 章 半導(dǎo)體存儲(chǔ)器A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).1A10第 7 章 半導(dǎo)體存儲(chǔ)器A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù)

25、. R/W 第 7 章 半導(dǎo)體存儲(chǔ)器1A10A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).I/O0第 7 章 半導(dǎo)體存儲(chǔ)器 R/W 1A10A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).I/O1第 7 章 半導(dǎo)體存儲(chǔ)器I/O0 R/W 1A10A9A1I/O0 I

26、/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).I/O2第 7 章 半導(dǎo)體存儲(chǔ)器I/O1I/O0 R/W 1A10A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).I/O3第 7 章 半導(dǎo)體存儲(chǔ)器I/O2I/O1I/O0 R/W 1A10A9A1I/O0 I/O1 I/O2 I/O3A0

27、A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器I/O3I/O2I/O1I/O0 R/W 1A10A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器 圖示為用圖示為用4片片256 8位的位的RAM接成一個(gè)接成一個(gè)10248位的位的RAM的字?jǐn)U展。的字?jǐn)U展。數(shù)字電子技術(shù)數(shù)字電

28、子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器7.5 用用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)一、基本原理一、基本原理 從從ROM的數(shù)據(jù)表可知，若以地址為輸入變量，則輸出數(shù)據(jù)的數(shù)據(jù)表可知，若以地址為輸入變量，則輸出數(shù)據(jù)即為一組關(guān)于地址變量的邏輯函數(shù)。即為一組關(guān)于地址變量的邏輯函數(shù)。地地 址址 數(shù)數(shù) 據(jù)據(jù)A1 A0 D3 D2 D1 D0 ROM中的數(shù)據(jù)表中的數(shù)據(jù)表0 00 1 0 10 11 0 1 11 00 1 0 01 11 1 1 0二極管二極管ROM的電路結(jié)構(gòu)圖的電路結(jié)構(gòu)圖數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器7.5 用用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)一、基本原理

29、一、基本原理 從從ROM的數(shù)據(jù)表可知，若以地址為輸入變量，則輸出數(shù)據(jù)的數(shù)據(jù)表可知，若以地址為輸入變量，則輸出數(shù)據(jù)即為一組關(guān)于地址變量的邏輯函數(shù)。即為一組關(guān)于地址變量的邏輯函數(shù)。地地 址址 數(shù)數(shù) 據(jù)據(jù)A1 A0 D3 D2 D1 D0 ROM中的數(shù)據(jù)表中的數(shù)據(jù)表0 00 1 0 10 11 0 1 11 00 1 0 01 11 1 1 0由由ROM數(shù)據(jù)表寫出邏輯表達(dá)式：數(shù)據(jù)表寫出邏輯表達(dá)式：D3 = A1 A0 + A1 A0 D1 = A1 A0 + A1 A0 D0 = A1 A0 + A1 A0 D2 = A1 A0 + A1 A0 + A1 A0 由由ROM 的邏輯表達(dá)式可知的邏輯表達(dá)

30、式可知:ROM在功能在功能上可等效為上可等效為產(chǎn)生全體最小項(xiàng)的與門陣列產(chǎn)生全體最小項(xiàng)的與門陣列相或某些最小項(xiàng)的或門陣列相或某些最小項(xiàng)的或門陣列（最小項(xiàng)以地址為變量（最小項(xiàng)以地址為變量 ）（相或的結(jié)果為各輸出函數(shù)（相或的結(jié)果為各輸出函數(shù) ）用點(diǎn)陣圖表用點(diǎn)陣圖表 示示2個(gè)陣列個(gè)陣列數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器 用用ROM實(shí)現(xiàn)邏輯函數(shù)：實(shí)現(xiàn)邏輯函數(shù)： ROM的地址輸入的地址輸入邏輯函數(shù)的變量邏輯函數(shù)的變量 ROM的數(shù)據(jù)輸出的數(shù)據(jù)輸出邏輯函數(shù)邏輯函數(shù) n個(gè)變量、個(gè)變量、m個(gè)函數(shù)的組合邏輯問題，可用容量為個(gè)函數(shù)的組合邏輯問題，可用容量為 2n m位位 的的ROM實(shí)現(xiàn)。實(shí)現(xiàn)。用用RO

31、M實(shí)現(xiàn)邏輯函數(shù)的一般步驟：實(shí)現(xiàn)邏輯函數(shù)的一般步驟： 確定輸入量、輸出量確定輸入量、輸出量 及之間的邏輯關(guān)系及之間的邏輯關(guān)系真真值值表表最最小小項(xiàng)項(xiàng)表表達(dá)達(dá)式式由最小項(xiàng)和點(diǎn)陣圖由最小項(xiàng)和點(diǎn)陣圖 的對(duì)應(yīng)關(guān)系的對(duì)應(yīng)關(guān)系畫畫點(diǎn)點(diǎn)陣陣圖圖數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器例例 試用試用ROM產(chǎn)生如下的一組多輸出邏輯函數(shù)產(chǎn)生如下的一組多輸出邏輯函數(shù) Y2 = ABCD + BCD + ABCDY3 = ABCD + ABCDY1 = ABC + ABCY4 = ABCD + ABCD解：解：將給定函數(shù)化為最小項(xiàng)之和形式將給定函數(shù)化為最小項(xiàng)之和形式Y(jié)1 = ABCD + ABCD + ABC

32、D + ABCD = m2 + m3 + m6 + m7 Y2 = ABCD + ABCD + ABCD + ABCD = m6 + m7 + m10 + m14 Y3 = ABCD + ABCD = m2 + m15 Y4 = ABCD + ABCD用容量為用容量為 164 位位 的的ROM 實(shí)現(xiàn)，實(shí)現(xiàn)，將將 A、B、C、D 4個(gè)輸入個(gè)輸入分別接至分別接至ROM的地址輸入端的地址輸入端 A3、 A2 、 A1、 A0 ，ROM 的的 4個(gè)個(gè) 數(shù)數(shù)據(jù)輸出端據(jù)輸出端 D3、 D2 、 D1、 D0為為4個(gè)輸出函數(shù)個(gè)輸出函數(shù) Y4、 Y3 、 Y2、 Y1 。 = m4 + m14 數(shù)字電子技術(shù)數(shù)字電子技術(shù).第 7 章 半導(dǎo)體存儲(chǔ)器畫畫ROM 點(diǎn)陣圖：點(diǎn)陣圖：1111與與邏邏輯輯陣陣列列( A3 )( A2 )( A1 )( A0 )W0W1W2W3W4W