電子技術(shù) 雷勇 第8章

1、交通信號燈故障檢測電路交通信號燈故障檢測電路FGYR&11&11電平的高低一般電平的高低一般用用“1”和和“0”兩種狀態(tài)區(qū)別，兩種狀態(tài)區(qū)別，若規(guī)定若規(guī)定高電平為高電平為“1”，低電平，低電平為為“0”則稱為則稱為正邏輯正邏輯。反之則。反之則稱為稱為負(fù)邏輯負(fù)邏輯。若。若無特殊說明，均無特殊說明，均采用正邏輯。采用正邏輯。100VUCC高電平高電平低電平低電平1. 分立元器件基本邏輯門電路分立元器件基本邏輯門電路（1）二極管和晶體管的開關(guān)特性）二極管和晶體管的開關(guān)特性R相當(dāng)于相當(dāng)于開關(guān)閉合開關(guān)閉合SSR3V0VRDiuou（2）. 三極管的開關(guān)特性三極管的開關(guān)特性3V0V+UCCu

2、iRBRCuOTuO+UCCRCECuO+UCCRCEC輸入輸入A、B、C全為高電平全為高電平“1”，輸出輸出 Y 為為“1”。輸入輸入A、B、C不全為不全為“1”，輸出輸出 Y 為為“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V邏輯邏輯即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC0V0V0V0V0V3V3V3V3V0V0000001110111101100101110

3、1011111ABYC3V3V-U 12VRDADCABYDBC輸入輸入A、B、C全為低電平全為低電平“0”，輸出輸出 Y 為為“0”。輸入輸入A、B、C有一個為有一個為“1”，輸出輸出 Y 為為“1”。邏輯關(guān)系邏輯關(guān)系：邏輯邏輯即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC 100000011101111011001011101011111ABYC+UCC-UBBARKRBRCYT 1 0飽和飽和邏輯表達(dá)式：邏輯表達(dá)式：Y=A“0”10“1”“0”“1”AY邏輯符號邏輯符號1AY2. 基本邏輯門電路的組合基本邏輯門電路的組合+UCCAR1RCYTBDADBR2YC

4、DC有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y有有“1”出出“0”，全，全“0”出出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C與或非門電路與或非門電路&ABY&CD1&ABY&CD1ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y2 1 A1&AFB邏邏 輯輯 電電 路路 如如 圖

5、圖 所所 示示 ， 當(dāng)當(dāng) 輸輸 入入 輸輸 入入 B 為為 方方 波波 時，時， 則則 輸輸 出出 F 應(yīng)應(yīng) 為為( ) (a) “1” (b) “0” (c) 方方 波波 TTL(Transistor-Transistor Logic) T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BCE2E3E1BC T5Y R3R5AB CR4R2R1 T3 T4T2+5V T14.3V鉗位鉗位2.1V“0”(0.3V)輸入全高輸入全高“1”,輸出為輸出為低低“0”1V T4E2E3E1BC T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“

6、1”“0”輸入有低輸入有低“0”輸出為高輸出為高“1” 流過流過 E結(jié)的電結(jié)的電流為正向電流流為正向電流5VVY 5-0.7-0.7 =3.6V00010011101111011001011101011110ABYCY=A B CY&ABC4路路2輸入與非門引腳排列和邏輯圖輸入與非門引腳排列和邏輯圖 14 13 12 11 10 9 8 74LS00 1 2 3 4 5 6 7 4 與非門與非門 74LS00 的引腳排列圖 VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1 T5Y R

7、3R5AB CR4R2R1 T3 T4T2+5V T1ABDE允許疊加干擾允許疊加干擾UOFF0.9UOH1231234 Ui AB UON是保證輸出為額是保證輸出為額定低電平時所對應(yīng)的定低電平時所對應(yīng)的最最小輸入高電平電壓小輸入高電平電壓。DE1231234 Ui UON 10 低電平，低電平，&Y11R50%50%tpd1tpd22 2p pt t2 2p pt t1 1p pd dttt 輸入波形輸入波形ui輸出波形輸出波形uO推拉式輸出電路結(jié)構(gòu)存在局限性。輸出端不能并聯(lián)使用，否推拉式輸出電路結(jié)構(gòu)存在局限性。輸出端不能并聯(lián)使用，否則，若兩個門一個輸出高電平另一個輸出低電平，當(dāng)兩個

8、門則，若兩個門一個輸出高電平另一個輸出低電平，當(dāng)兩個門的輸出端并聯(lián)以后，將有很大的電流從截止門流到導(dǎo)通門，的輸出端并聯(lián)以后，將有很大的電流從截止門流到導(dǎo)通門，可能使這兩個門損壞。集電極開路門就是為克服以上局限性可能使這兩個門損壞。集電極開路門就是為克服以上局限性而設(shè)計的一種而設(shè)計的一種TTL門電路。門電路。集電極開路門簡稱集電極開路門簡稱OC門門(Open-Collector Gate) T5Y R3AB CRLR2R1T2 T1(5V)CCUCE&YCBA （1）“OC”門可以直接接負(fù)載，如繼電器、指門可以直接接負(fù)載，如繼電器、指示燈、發(fā)光二極管等。示燈、發(fā)光二極管等。 普通普通TT

9、L “與非與非”不允許直接驅(qū)動電壓高于不允許直接驅(qū)動電壓高于5V的負(fù)載，否則將被損壞。的負(fù)載，否則將被損壞。 （2） “OC”門可門可“線與線與”。即：將幾個。即：將幾個“OC”門的輸出端相聯(lián)，再接電源和負(fù)載；將多個輸出門的輸出端相聯(lián)，再接電源和負(fù)載；將多個輸出信號直接相聯(lián)，按信號直接相聯(lián)，按“與與”邏輯輸出。邏輯輸出。 普通普通TTL “與非與非”不允許直接相聯(lián)！不允許直接相聯(lián)！Y&CBAKA+24VKA220&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”Y&CBAKA+24VKA220&A1B1C

10、1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”0“1”控制端控制端 DE D T5Y R3R5AB R4R2R1 T3 T4T2+5V T14. 三態(tài)輸出與非門電路（三態(tài)輸出與非門電路（TS門）門）“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V&YEBA邏輯符號邏輯符號 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表“1”“0”“0” A1 B1三態(tài)門構(gòu)成雙向總線三態(tài)門構(gòu)成雙向總線E為為“1”時，時，G1三態(tài)三態(tài)門處于工作態(tài)，門處于

11、工作態(tài)，G1就就將數(shù)據(jù)輸入信號將數(shù)據(jù)輸入信號D0的的非非送到數(shù)據(jù)總線，送到數(shù)據(jù)總線，G2三態(tài)門處于高阻狀態(tài)；三態(tài)門處于高阻狀態(tài)；當(dāng)當(dāng)E為為“0”時，時，G1三三態(tài)門處于高阻狀態(tài)，態(tài)門處于高阻狀態(tài)，G2三態(tài)門處于工作態(tài)，三態(tài)門處于工作態(tài)，G2就將數(shù)據(jù)總線上的就將數(shù)據(jù)總線上的信號的信號的非非送到送到D1。通過改變控制信號通過改變控制信號E狀態(tài)，實現(xiàn)分時的數(shù)狀態(tài)，實現(xiàn)分時的數(shù)據(jù)雙向傳送。據(jù)雙向傳送。i3VT Viii由兩個串聯(lián)的由兩個串聯(lián)的N溝道增強(qiáng)型溝道增強(qiáng)型MOS管管T1和和T2和兩個和兩個并聯(lián)的并聯(lián)的P溝道增強(qiáng)型溝道增強(qiáng)型MOS管管T3和和T4組成。組成。當(dāng)至少有一個為低電平時，當(dāng)至少有一個為

12、低電平時，T1、T2中就至少有一管截止，中就至少有一管截止，T3、T4中就至少有一管導(dǎo)通，輸出中就至少有一管導(dǎo)通，輸出為高電平；當(dāng)輸入均為高電平為高電平；當(dāng)輸入均為高電平時，時，T1和和T2都導(dǎo)通，都導(dǎo)通，T3和和T4都都截止，輸出為低電平。截止，輸出為低電平。輸出輸出Y和輸入和輸入A、B的邏輯關(guān)系的邏輯關(guān)系A(chǔ)BY A B Y VDD T3 T4 T2 T1 A B Y VDD T1 T4 T3 T2 其電路形式剛好和與非門相反，并聯(lián)的兩個驅(qū)動管其電路形式剛好和與非門相反，并聯(lián)的兩個驅(qū)動管T1和和T2為為N溝道增強(qiáng)管，串聯(lián)的兩個負(fù)載管溝道增強(qiáng)管，串聯(lián)的兩個負(fù)載管T3和和T4為為P溝道增強(qiáng)管。溝

13、道增強(qiáng)管。當(dāng)輸入當(dāng)輸入A、B均為低電平時，均為低電平時，T1和和T2都截止，都截止，T3和和T4都導(dǎo)通，輸都導(dǎo)通，輸出為高電平；當(dāng)輸入出為高電平；當(dāng)輸入A、B中至中至少有少有1個為高電平時，個為高電平時，T1、T2中中至少有至少有1個導(dǎo)通，個導(dǎo)通，T3、T4中至少中至少有有1個截止，輸出為低電平。個截止，輸出為低電平。輸出輸出Y和輸入和輸入A、B的邏輯關(guān)系的邏輯關(guān)系YAB1.1.邏輯狀態(tài)表邏輯狀態(tài)表( (真值表真值表)邏輯狀態(tài)表：邏輯狀態(tài)表：是由變量的所有可是由變量的所有可能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成的表格。的表格。邏輯狀態(tài)表列寫方法：每一個變量邏輯狀態(tài)表列

14、寫方法：每一個變量均有均有0、1兩種取值，兩種取值，n個變量共有個變量共有2i種不種不同的取值，將這同的取值，將這2i種不同的取值按順序種不同的取值按順序（一般按二進(jìn)制遞增規(guī)律）排列起來，（一般按二進(jìn)制遞增規(guī)律）排列起來，同時在相應(yīng)位置上填入函數(shù)的值，便可同時在相應(yīng)位置上填入函數(shù)的值，便可得到邏輯函數(shù)的狀態(tài)表。得到邏輯函數(shù)的狀態(tài)表。A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 1 1 例如：當(dāng)例如：當(dāng)A=B=1、或則、或則B=C=1時，時，函數(shù)函數(shù)Y=1；否則；否則Y=0。邏輯狀態(tài)表邏輯狀態(tài)表邏輯函數(shù)的表

15、示方法邏輯函數(shù)的表示方法 A B Y 0 0 1 0 1 1 1 0 1 1 1 0A B C Y0 0 0 0 0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 10 10 11 01 0A YA Y一輸入變一輸入變量，二種量，二種組合組合二輸入變二輸入變量，四種量，四種組合組合三輸入變?nèi)斎胱兞?，八種量，八種組合組合邏輯狀態(tài)表邏輯狀態(tài)表（四輸入變量）（四輸入變量）邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法A B C D Y0 0 0 0 1 0 0 0 1 00 0 1 0 10 0 1 1 10 1 0 0 00 1 0 1 10 1 1 0 00

16、 1 1 1 1A B C D Y1 0 0 0 1 1 0 0 1 11 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1四輸入變量，四輸入變量，16種組合種組合 輸入變量的組輸入變量的組合：二變量有四種；合：二變量有四種；三變量有八種；四三變量有八種；四變量有十六種。如變量有十六種。如果有果有n n個輸入變量，個輸入變量，則有則有2 2n n種組合。種組合。 （2 2）、）、邏輯函數(shù)邏輯函數(shù)(表達(dá)表達(dá))式式邏輯表達(dá)式：是由邏輯變量和與、或、非邏輯表達(dá)式：是由邏輯變量和與、或、非3種運(yùn)種運(yùn)算符連接起來所構(gòu)成的式子。算符連接起來所構(gòu)成的式

17、子。函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式的列寫方法：將函數(shù)的函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式的列寫方法：將函數(shù)的邏邏輯狀態(tài)表輯狀態(tài)表中那些使函數(shù)值為中那些使函數(shù)值為1的最小項相加，便得到的最小項相加，便得到函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式。函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式。)7 , 6 , 3(mABCCABBCAYB B、邏輯函數(shù)的最小項表達(dá)式邏輯函數(shù)的最小項表達(dá)式任何一個邏輯函數(shù)都可以表示成唯一的一組最小項之和，任何一個邏輯函數(shù)都可以表示成唯一的一組最小項之和，稱為標(biāo)準(zhǔn)與或表達(dá)式，也稱為最小項表達(dá)式稱為標(biāo)準(zhǔn)與或表達(dá)式，也稱為最小項表達(dá)式對于不是最小項表達(dá)式的與或表達(dá)式，可利用公式對于不是最小項表達(dá)式的與或表達(dá)式，可利用公式AA1 和分配律和

18、分配律A(B+C)ABBC來配項展開成最小項表達(dá)式。來配項展開成最小項表達(dá)式。)7 , 3 , 2 , 1 , 0()()(73210mmmmmmABCBCACBACBACBABCAABCCBACBACBABCABCAACCBBABCAY如果列出了函數(shù)的真值表，則只要將函數(shù)值為如果列出了函數(shù)的真值表，則只要將函數(shù)值為1的那些最小的那些最小項相加，便是函數(shù)的最小項表達(dá)式。項相加，便是函數(shù)的最小項表達(dá)式。A B CY最小項0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101110100m0m1m2m3m4m5m6m7m1ABCm5ABCm3ABCm2ABCCBABC

19、ACBACBAmmmmmY)5 ,3 ,2, 1(5321將真值表中函數(shù)值為將真值表中函數(shù)值為0的那些最小項相加，便可得到的那些最小項相加，便可得到反函數(shù)的最小項表達(dá)式。反函數(shù)的最小項表達(dá)式。(3)(3)、邏輯圖邏輯圖邏輯圖：是由表邏輯圖：是由表示邏輯運(yùn)算的邏輯符示邏輯運(yùn)算的邏輯符號所構(gòu)成的圖形。號所構(gòu)成的圖形。Y&1&ABBC(5)(5)、波形、波形圖圖波形圖：是由輸入變量的波形圖：是由輸入變量的所有可能取值組合的高、低電所有可能取值組合的高、低電平及其對應(yīng)的輸出函數(shù)值的高、平及其對應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。低電平所構(gòu)成的圖形。(4)(4)、卡諾圖卡諾圖邏輯乘用

20、邏輯乘用“與與”門實現(xiàn)，門實現(xiàn)，邏輯加用邏輯加用“或或”門實現(xiàn)，門實現(xiàn)，求反用求反用“非非”門實現(xiàn)。門實現(xiàn)。 下面舉例說明這幾種表示方法。下面舉例說明這幾種表示方法。 設(shè)：開關(guān)閉合其狀態(tài)為設(shè)：開關(guān)閉合其狀態(tài)為“1”，斷開為，斷開為“0”燈亮狀態(tài)為燈亮狀態(tài)為“1”，燈滅為，燈滅為“0” 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1取取 Y=“1”( 或或Y=“0” ) 列邏輯式列邏輯式取取 Y = “1”(1)由邏輯狀態(tài)表寫出邏輯式由邏輯狀態(tài)表寫出邏輯式對應(yīng)于對應(yīng)于Y=1，一種組合中，輸入變一種組合中，輸入變量之間是量之間

21、是“與與”關(guān)系，關(guān)系， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1YCBA&1CBAABCCBACBACBAYCBACBACBAABC1 1、邏輯電路圖、邏輯電路圖邏輯代數(shù)式邏輯代數(shù)式BABY=A B+ABA BA1&AB&118.2.2 邏輯函數(shù)表示方法之間的轉(zhuǎn)換邏輯函數(shù)表示方法之間的轉(zhuǎn)換從輸入到輸出從輸入到輸出逐級寫出逐級寫出2 2、由邏輯狀態(tài)表到

22、、由邏輯狀態(tài)表到邏輯圖的轉(zhuǎn)換邏輯圖的轉(zhuǎn)換邏輯狀邏輯狀態(tài)表態(tài)表邏輯表邏輯表達(dá)式達(dá)式A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100100111) 7 , 6 , 5 , 2 (mABCCABCBACBAY 1 1 最簡與或最簡與或表達(dá)式表達(dá)式化簡 2 ACCBY 2 a a取取Y=1Y=1( (或或Y Y0)0)列邏輯式列邏輯式： b b對一種組合而言，輸入變量之間是對一種組合而言，輸入變量之間是“與與”的邏輯關(guān)系。對應(yīng)的邏輯關(guān)系。對應(yīng)于于Y Y1 1，如果輸人變量為，如果輸人變量為“1 1”，則取其原變量，則取其原變量( (如如A)A)；如果輸入

23、；如果輸入變量為變量為“0 0”，則取其反變量，則取其反變量( (如如 ) )。而后取乘積項。而后取乘積項。 A c c各種組合之間是各種組合之間是“或或”的邏輯關(guān)系的邏輯關(guān)系。 &畫邏輯圖畫邏輯圖 3 &1最簡與或最簡與或表達(dá)式表達(dá)式ACCBYCBACBCACYCBACY&BCAC若用與非門實若用與非門實現(xiàn)，將最簡與現(xiàn)，將最簡與或表達(dá)式變換或表達(dá)式變換乘最簡與非乘最簡與非-與非表達(dá)式與非表達(dá)式ACCBY 3 3 3、由、由邏輯圖邏輯圖到真值表到真值表的轉(zhuǎn)換的轉(zhuǎn)換邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式 1 1 最簡與或最簡與或表達(dá)式表達(dá)式化簡 2 &A1CBBAACY

24、11CBAY1BAY2CAY31Y2Y3YY)()(321CABACBAYYYY 2 CAABCBACBACBACABACBAY)()()(從輸入到輸出逐級寫出A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101001011最簡與或最簡與或表達(dá)式表達(dá)式 3 邏輯狀邏輯狀態(tài)表態(tài)表CAABCBAY 3 邏輯電路如圖所示，試寫出邏輯式，并化簡之，列出狀態(tài)表邏輯電路如圖所示，試寫出邏輯式，并化簡之，列出狀態(tài)表 AB111&F&C1)( BCBCABCABCCBABCFA01010101B00110011C00001111F11111111畫出

25、畫出 的邏輯圖，列出其邏輯狀態(tài)表的邏輯圖，列出其邏輯狀態(tài)表 CBAABF)( &ABCF11A01010101B00110011C00001111F11100000確定確定Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.反演律反演律反演律反演律ABY001 100111001=A B.A B.Y = AB AB .AB.BAYA B = AB +AB=A B =1ABY邏輯符號邏輯符號=A BABY001 1001001111Y2YY1YABC2YABC12YYYABCABCYABCABCABCABCYABCABCABCABC電

26、路的作用：電路的作用： 在采用幾套設(shè)備同時工作的系統(tǒng)中，可采在采用幾套設(shè)備同時工作的系統(tǒng)中，可采用用“不一致電路不一致電路”進(jìn)行控制，一旦運(yùn)行結(jié)果不進(jìn)行控制，一旦運(yùn)行結(jié)果不一致，便由該電路發(fā)出報警信號，通知操作人一致，便由該電路發(fā)出報警信號，通知操作人員及時排除故障，確保系統(tǒng)的可靠性。員及時排除故障，確保系統(tǒng)的可靠性。該電路具有檢查輸入信號是否該電路具有檢查輸入信號是否致的邏輯功能，致的邏輯功能，一旦輸出為一旦輸出為0 0，則表明輸入不一致，通常稱該電路，則表明輸入不一致，通常稱該電路為為“不一致電路不一致電路”。該電路的設(shè)計方案最簡該電路的設(shè)計方案最簡Y&1.BA&C101A

27、A=AC +BCY=AC BC 設(shè)：設(shè)：C=1封鎖封鎖打開打開選通選通A信號信號Y&1.BA&C001設(shè)：設(shè)：C=0選通選通B信號信號B=AC +BCY=AC BC (取取 Y=“1”( 或或Y=“0” ) 列邏輯式列邏輯式取取 Y = “1”對應(yīng)于對應(yīng)于Y=1， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBACBACBACBAYABCCBACBACBAY BCACBACBACBAABC001001 11 101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0

28、 1 01 1 0 01 1 1 1YCBA01100111110&1010BCACBACBACBAY 例例 有一個火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光有一個火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類型的火災(zāi)探測器。為了防止誤報警，只有感三種不同類型的火災(zāi)探測器。為了防止誤報警，只有當(dāng)其中兩種或三種探測器發(fā)出探測信號時，報警系統(tǒng)才當(dāng)其中兩種或三種探測器發(fā)出探測信號時，報警系統(tǒng)才產(chǎn)生報警信號，試用與非門設(shè)計產(chǎn)生報警信號的電路。產(chǎn)生報警信號，試用與非門設(shè)計產(chǎn)生報警信號的電路。輸輸 入入輸輸 出出A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

29、1解：解：( (1) ) 分析設(shè)計要求，建立真值表分析設(shè)計要求，建立真值表感三種不同類型的火災(zāi)探測器感三種不同類型的火災(zāi)探測器有煙感、溫感和紫外光有煙感、溫感和紫外光產(chǎn)生報警信號產(chǎn)生報警信號兩種或三種探測器發(fā)出探測信號時，報警系統(tǒng)才兩種或三種探測器發(fā)出探測信號時，報警系統(tǒng)才與非門設(shè)計與非門設(shè)計 報警電路的輸入信號為煙感、溫感報警電路的輸入信號為煙感、溫感和紫外光感三種探測器的輸出信號，設(shè)和紫外光感三種探測器的輸出信號，設(shè)用用 A、B、C 表示，且規(guī)定有火災(zāi)探測信表示，且規(guī)定有火災(zāi)探測信號時用號時用 1 表示，否則用表示，否則用 0 表示。表示。 報警電路的輸出用報警電路的輸出用 Y 表示，且規(guī)

30、表示，且規(guī)定需報警時定需報警時Y 為為 1 ，否則，否則 Y 為為 0。由此可列出真值表如右圖所示由此可列出真值表如右圖所示11110000( (2) ) 根據(jù)根據(jù)真值表列邏輯式或畫函數(shù)卡諾圖真值表列邏輯式或畫函數(shù)卡諾圖3 5 6 7Y( A BCm( , , , )、）函數(shù)的最小項表達(dá)式函數(shù)的最小項表達(dá)式 1 1ABC0100 0111 10 1 1( (3) ) 用卡諾圖化簡法求出輸出用卡諾圖化簡法求出輸出邏輯函數(shù)的最簡與或表達(dá)式，邏輯函數(shù)的最簡與或表達(dá)式，再變換為與非表達(dá)式。再變換為與非表達(dá)式。Y = AB + AC + BC( (4) ) 畫邏輯圖畫邏輯圖根據(jù) Y 的與非表達(dá)式畫邏輯圖

31、=AB AC BCABCY=AB AC BC3 5 6 7Y( ABCm( , , , )、） 開工為開工為“1”，不開工為，不開工為“0”； G1和和 G2運(yùn)行為運(yùn)行為“1”，不運(yùn)行為，不運(yùn)行為“0”。0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2ABCCABCBABCA1 GABCCBACBACBA2 GABC001001 11 101111ACBCAB1 G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0 0111 0 0 1 0A B C

32、 G1 G2 100011 0 1ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBA2 G ABC00100111101111A BCA BC&G1G21AB BC ACG ABCCBACBACBA2 G例例8.3.38.3.3：設(shè)計一個電話機(jī)信號控制電路。電路有設(shè)計一個電話機(jī)信號控制電路。電路有I0（火警）、（火警）、I1（盜警）和（盜警）和I2（日常業(yè)務(wù)）三種輸入信號，通過排隊電路分別從（日常業(yè)務(wù)）三種輸入信號，通過排隊電路分別從L0、L1、L2輸出，在同一時間只能有一個信號通過。如果同時有輸出，在同一時間只能有一個信號通過。如果同時有兩個以上信

33、號出現(xiàn)時，應(yīng)首先接通火警信號，其次為盜警信號，兩個以上信號出現(xiàn)時，應(yīng)首先接通火警信號，其次為盜警信號，最后是日常業(yè)務(wù)信號。試按照上述輕重緩急設(shè)計該信號控制電路最后是日常業(yè)務(wù)信號。試按照上述輕重緩急設(shè)計該信號控制電路。要求用集成門電路。要求用集成門電路7400（每片含（每片含4個個2輸入端與非門）實現(xiàn)輸入端與非門）實現(xiàn)解：解：（1）列真值表：）列真值表：（2）由真值表寫出各輸出的）由真值表寫出各輸出的邏輯表達(dá)式：邏輯表達(dá)式：00IL 101IIL 2102IIIL 輸輸 出出輸輸 入入0 0 01 0 00 1 00 0 10 0 01 0 1 0 0 1L0 L1 L2I0 I1 I2（3）根

34、據(jù)要求，將上式轉(zhuǎn)換為與非表達(dá)式：）根據(jù)要求，將上式轉(zhuǎn)換為與非表達(dá)式：00IL 101IIL 2102102IIIIIIL 00IL 101IIL 2102IIIL （4）畫出邏輯圖：）畫出邏輯圖：&I01I2I0L1LL200IL 101IIL 2102102IIIIIIL 8.4.1 加法器加法器0 0 0 0 11+10101010不考慮低位不考慮低位來的進(jìn)位來的進(jìn)位半加器實現(xiàn)半加器實現(xiàn)全加器實現(xiàn)全加器實現(xiàn)A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABAS.ABSCABC 輸入輸入-1表示低位來的進(jìn)位表示低位來的進(jìn)位AiBiCi-1SiCi1iii

35、1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 11ii1iiiiiCACBBAC1iiiiCBAS&=11CiSi&1BiAiCi-1Si例：例：1 1 1 0 0 1 1 11 0 0 01111用四個全加器組成一個邏輯電路，實現(xiàn)兩個四位用四個全加器組成一個邏輯電路，實現(xiàn)兩個四位二進(jìn)制數(shù)二進(jìn)制數(shù)A和和B的加法運(yùn)算。的加法運(yùn)算。當(dāng)當(dāng)A=110

36、1、B=1011時，結(jié)果如下：時，結(jié)果如下：結(jié)果為結(jié)果為1000，有進(jìn)位。，有進(jìn)位。3集成一位全加器集成一位全加器74LS183是雙一位全加器，輸入信號為低位進(jìn)位是雙一位全加器，輸入信號為低位進(jìn)位Ci和兩個加數(shù)和兩個加數(shù)A、B，輸出為全加和，輸出為全加和S與本級進(jìn)位與本級進(jìn)位CO n 位二進(jìn)制代碼有位二進(jìn)制代碼有 2n 種組合，可以表示種組合，可以表示 2n 個信個信息。息。常用的編碼器有普通編碼器和優(yōu)先編碼器常用的編碼器有普通編碼器和優(yōu)先編碼器(Priority Encoder)兩類，編碼器又可分為二進(jìn)制編碼器和兩類，編碼器又可分為二進(jìn)制編碼器和二二十進(jìn)制編碼器。十進(jìn)制編碼器。編碼器編碼器鍵

37、盤編碼電路共有鍵盤編碼電路共有8 8個按鍵，相當(dāng)于個按鍵，相當(dāng)于8 8個輸入信號。有個輸入信號。有鍵按下時，對應(yīng)的輸入信號為低電平。為分辨究竟是鍵按下時，對應(yīng)的輸入信號為低電平。為分辨究竟是哪個按鍵被按下，圖中的編碼器將哪個按鍵被按下，圖中的編碼器將8 8個按鍵分別用三個按鍵分別用三位輸出的不同狀態(tài)位輸出的不同狀態(tài)000000111111來表示，每一有效輸入信來表示，每一有效輸入信號即可轉(zhuǎn)化為其對應(yīng)的編碼而得到辨識。這實際上是號即可轉(zhuǎn)化為其對應(yīng)的編碼而得到辨識。這實際上是3 3位二進(jìn)制普通編碼器。位二進(jìn)制普通編碼器。假設(shè)在任何時刻有且僅有一個鍵按下，即任何時假設(shè)在任何時刻有且僅有一個鍵按下，即

38、任何時刻刻8 個輸入信號個輸入信號I0I7中總有一個且僅有一個輸入中總有一個且僅有一個輸入為為1，其余輸入為，其余輸入為0,可得到編碼器的編碼表可得到編碼器的編碼表0123567012346701234570123456245670134567012456701234570123456123670234567012456701234670120135YI I I I I I I II I I I I I I II I I I I I I II I I I I I I IYI I I I I I I II I I I I I I II I I I I I I II I I I I I I IYI

39、 I I I I I I II I I I I I I II I I I I I I II I I34567I I I I I753107632176542IIIIYIIIIYIIIIY753107632176542IIIIYIIIIYIIIIYI0I1 Y2I2I3 Y1I4I5I6 Y0I78線線|3線線編編碼碼器器表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)10個個編碼器編碼器 00011101000011110001101100000000111GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8【例例8.4.1】

40、分析圖分析圖8.4.8所示電路的邏輯功能。所示電路的邏輯功能。【解解】8421編碼器的輸出有編碼器的輸出有D、C、B、A的的“09”十種輸入狀態(tài)十種輸入狀態(tài)來決定，而來決定，而D、C、B、A的狀態(tài)的狀態(tài)影響著影響著Y的狀態(tài)。的狀態(tài)。ADABCDADABCDYABCDCBADABCDBACDABCD)9 , 7 , 5 , 3 , 1 (m當(dāng)譯碼器的輸入端當(dāng)譯碼器的輸入端DCBA為為0001，0011，0101，0111，1001五個五個BCD碼時（分別與碼時（分別與8421編碼器的編碼器的1，3，5，7，9五個輸入端相對五個輸入端相對應(yīng)），譯碼器輸出高電平，應(yīng)），譯碼器輸出高電平，Y=1。當(dāng)。

41、當(dāng)Y=1時，發(fā)光二極管正常導(dǎo)時，發(fā)光二極管正常導(dǎo)通發(fā)亮。通發(fā)亮。一位十進(jìn)制數(shù)的判奇功能一位十進(jìn)制數(shù)的判奇功能 2-4線譯碼器線譯碼器 輸輸 入入 輸輸 出出SA0A1Y0110 0 00 0 11 001 101110139功能表功能表 Y1Y2Y3111011101110111 CT74LS139型型譯碼器譯碼器S = 0時譯碼器工作時譯碼器工作輸出低電平有效輸出低電平有效CT74LS139型譯碼器型譯碼器(a)邏輯圖；邏輯圖；(b)外引線排列圖外引線排列圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y12Y02A12A02S+UCC1091615141

42、31211CT74LS139(b)1&110Y1Y2Y3YGABA0A10AS2-42-4線譯碼器線譯碼器ABCD0Y1Y2Y時時，當(dāng)當(dāng) 0 S3Y1AAEBECEDE總線總線時時，當(dāng)當(dāng) 0 S00總線總線0AS2-42-4線譯碼器線譯碼器ABCDAEBECEDE0Y1Y2Y3Y1A脫離總線脫離總線數(shù)據(jù)數(shù)據(jù)74LS138的譯碼器的譯碼器輸輸 入入輸輸 出出使能端使能端選擇選擇C BA1111111110111111111000001111111100011011111110010110111111001111101111101001111011110101111110111011011

43、11110110111111111101S2S7Y6Y5Y4Y3Y2Y1Y0Y1S=1、S2=0時該譯碼器處于工作狀態(tài)，時該譯碼器處于工作狀態(tài)，否則輸出被禁止，輸出高電平。否則輸出被禁止，輸出高電平。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 C B A 232SSS二進(jìn)制譯碼器的應(yīng)用很廣，典型的應(yīng)用有以下幾種：二進(jìn)制譯碼器的應(yīng)用很廣，典型的應(yīng)用有以下幾種： 實現(xiàn)存儲系統(tǒng)的地址譯碼；實現(xiàn)存儲系統(tǒng)的地址譯碼； 實現(xiàn)邏輯函數(shù)；實現(xiàn)邏輯函數(shù)； 帶使能端的譯碼器可用作數(shù)據(jù)分配器。帶使能端的譯碼器可用作數(shù)據(jù)分配器。C B A計算機(jī)中存儲器單元及輸

44、入輸出接口的尋址計算機(jī)中存儲器單元及輸入輸出接口的尋址0單元單元1單元單元2單元單元3單元單元控制門控制門控制門控制門控制門控制門控制門控制門譯碼器譯碼器A1A0Y0Y1Y2Y3或接口單元或接口單元存儲器單元存儲器單元 計算機(jī)計算機(jī) 中央控制中央控制 單元單元 (CPU)數(shù)據(jù)線數(shù)據(jù)線地址線地址線 單元選擇線單元選擇線地址線數(shù)地址線數(shù)n 尋址范圍尋址范圍( (可選擇的單元數(shù)可選擇的單元數(shù)) ) n 2 3 4 16 (單片機(jī)單片機(jī)) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK)1624422823K64216K512220M32226n2用譯碼器實現(xiàn)邏輯函數(shù)用譯碼

45、器實現(xiàn)邏輯函數(shù)寫出函數(shù)的寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項之和）標(biāo)準(zhǔn)與或表達(dá)式（最小項之和），并變換為并變換為與非與非- -與非形式與非形式 ；畫出用二進(jìn)制譯碼器和與非門實現(xiàn)這些函數(shù)畫出用二進(jìn)制譯碼器和與非門實現(xiàn)這些函數(shù)的接線圖。的接線圖。 n n線線22n n線譯碼器有線譯碼器有2 2n n個代碼組合，包含了個代碼組合，包含了n n變變量函數(shù)的全部最小項。當(dāng)譯碼器的量函數(shù)的全部最小項。當(dāng)譯碼器的使能端有效使能端有效時，時，每個輸出每個輸出（一般為低電平輸出）（一般為低電平輸出）對應(yīng)相應(yīng)的最小對應(yīng)相應(yīng)的最小項項, ,即即 。因此只要將函數(shù)的輸入變。因此只要將函數(shù)的輸入變量加至譯碼器的地址輸入端，

46、并在輸出端輔以少量加至譯碼器的地址輸入端，并在輸出端輔以少量的門電路，便可以實現(xiàn)邏輯函數(shù)。量的門電路，便可以實現(xiàn)邏輯函數(shù)。 iiiMmY 一般步驟：一般步驟：例：試?yán)美涸嚴(yán)? 3線線8 8線譯碼器線譯碼器74LS13874LS138設(shè)計一個多輸出的組設(shè)計一個多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為：合邏輯電路。輸出的邏輯函數(shù)式為： ABCBAZ 1CBACAZ 2BAZ 3解：最小項之和形式解：最小項之和形式7601mmmABCCABCBAZ 4312mmmCBABCACBAZ 54323mmmmCBACBABCACBABABAZ 化為與非與非式化為與非與非式7607601mmmmmmZ

47、 4314312mmmmmmZ 543254323mmmmmmmmZ 畫邏輯電路畫邏輯電路 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 C B A 1 & & & Z2 Z3 Z1 C B A二二 十十進(jìn)進(jìn)制制代代碼碼gfedcba ( 由七段發(fā)光二極管構(gòu)成由七段發(fā)光二極管構(gòu)成例：例： 共陰極接法共陰極接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低電電平平時時發(fā)發(fā)光光高高電電平平時時發(fā)發(fā)光光共陽極接法共陽極接法abcgdefdgfecbagfedcba共陰極接法共陰極接法a

48、bcdefgQ3 Q2Q1Q0agfedcb譯譯碼碼器器二二 十十進(jìn)進(jìn)制制代代碼碼100101111117個個4位位gfedcbagfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1

49、 1 81 0 0 1 1 1 1 1 0 1 1 974LS48七段譯碼器的功能表七段譯碼器的功能表輸 入輸 出功能或十進(jìn)制數(shù)LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (滅燈)LT (試燈)RBI (動態(tài)滅零)0 1 00 0 0 00(輸入)100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11

50、 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0由真值表可以看出，為了增強(qiáng)器件的功能，在由

51、真值表可以看出，為了增強(qiáng)器件的功能，在74LS4874LS48 中還設(shè)置了中還設(shè)置了一些控制端。這些控制端的功能如下：一些控制端。這些控制端的功能如下：（1 1）試燈輸入端）試燈輸入端LTLT：低電平有效。當(dāng)：低電平有效。當(dāng)LTLT0 0 時，數(shù)碼管的七段時，數(shù)碼管的七段應(yīng)全亮，與輸入的譯碼信號無關(guān)。本輸入端用于測試數(shù)碼管的好壞。應(yīng)全亮，與輸入的譯碼信號無關(guān)。本輸入端用于測試數(shù)碼管的好壞。（2 2）動態(tài)滅零輸入端）動態(tài)滅零輸入端RBIRBI：低電平有效。當(dāng)：低電平有效。當(dāng)LTLT1 1、RBIRBI0 0、且譯碼輸入全為、且譯碼輸入全為0 0時，該位輸出不顯示，即時，該位輸出不顯示，即0 0字

52、被熄滅；當(dāng)譯碼輸字被熄滅；當(dāng)譯碼輸入不全為入不全為 0 0 時，該位正常顯示。本輸入端用于消隱無效的時，該位正常顯示。本輸入端用于消隱無效的0 0。如數(shù)據(jù)。如數(shù)據(jù)0034.500034.50可顯示為可顯示為 34.534.5 。（3 3）滅燈輸入）滅燈輸入 / /動態(tài)滅零輸出端動態(tài)滅零輸出端RBORBOBIBI/ /：這是一個特殊的端：這是一個特殊的端鈕，有時用作輸入，有時用作輸出。當(dāng)鈕，有時用作輸入，有時用作輸出。當(dāng)RBORBOBIBI/ /作為輸入使用，且作為輸入使用，且RBORBOBIBI/ /0 0時，數(shù)碼管七段全滅，與譯碼輸入無關(guān)。當(dāng)時，數(shù)碼管七段全滅，與譯碼輸入無關(guān)。當(dāng)RBORBO

53、BIBI/ /作作為輸出使用時，受控于為輸出使用時，受控于LTLT和和RBIRBI：當(dāng)：當(dāng)LTLT1 1且且RBIRBI0 0時，時，RBORBOBIBI/ /0 0；其它情況下；其它情況下RBORBOBIBI/ /1 1。本端鈕主要用于顯示多位。本端鈕主要用于顯示多位數(shù)字時，多個譯碼器之間的連接。數(shù)字時，多個譯碼器之間的連接。74LS48的引腳圖的引腳圖BCDGND+5VAfgabcde（74LS48）abcdefgLTRBIRBOBIfgabcdeVCCVCCR674LS248和數(shù)碼管的連接圖和數(shù)碼管的連接圖7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag0110IYD0D1D2D3SA1A0A0A1D0D