基于Web的ASIP集成開發(fā)環(huán)境

1、武漢紡織大學(xué)武漢紡織大學(xué)碩碩 士士 學(xué)學(xué) 位位 論論 文文基于基于 Web 的的 ASIP 集成集成設(shè)計(jì)環(huán)設(shè)計(jì)環(huán)境研究境研究作者姓名：作者姓名： 上上 官官 松松 指指導(dǎo)導(dǎo)教教師師： ： 朱朱 勇勇 學(xué)科學(xué)科門類門類： ： 工工 學(xué)學(xué) 專專 業(yè)業(yè)： ： 物理物理電電子學(xué)子學(xué) 研究方向：研究方向： 嵌入式系嵌入式系統(tǒng)統(tǒng)及及應(yīng)應(yīng)用用 完成日期：完成日期： 二零一三年四月二零一三年四月 Wuhan Textile UniversityM. E. DissertationResearch for Integrated Development Environment of ASIP based on W

2、ebByDirected byProfessor March 2013獨(dú)創(chuàng)性聲明本人鄭重聲明：所呈交的學(xué)位論文，是本人在導(dǎo)師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果。除文中已經(jīng)注明引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫過的作品成果。對(duì)本文的研究作出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。本人完全意識(shí)到本聲明的法律結(jié)果由本人承擔(dān)。學(xué)位論文作者簽名： 簽字日期： 年 月 日學(xué)位論文版權(quán)使用授權(quán)書本學(xué)位論文作者完全了解 武武漢紡織漢紡織大學(xué)大學(xué) 有關(guān)保留、使用學(xué)位論文的規(guī)定。特授權(quán) 武武漢紡織漢紡織大大學(xué)學(xué) 可以將學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，并采用影印、

3、縮印或掃描等復(fù)制手段保存、匯編以供查閱和借閱。同意學(xué)校向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和磁盤。（保密的學(xué)位論文在解密后適用本授權(quán)說明）學(xué)位論文作者簽名： 導(dǎo)師簽名：簽字日期： 年 月 日 簽字日期： 年 月 日 論文題目：基于 Web 的 ASIP 集成設(shè)計(jì)環(huán)境研究專業(yè)：物理電子學(xué)碩士生：上官松指導(dǎo)老師：朱勇摘要摘要專用指令集處理器(ASIP，application Specific instruction processor)設(shè)計(jì)是多年來嵌入式系統(tǒng)研究的熱點(diǎn)，融合了許多先進(jìn)微處理器設(shè)計(jì)方法和技術(shù)，并可以在滿足功能的同時(shí)縮短嵌入式微處理的研發(fā)時(shí)間。當(dāng)前 ASIP 設(shè)計(jì)研究進(jìn)展諸如 ASIP

4、的設(shè)計(jì)方法方法很多，從理論研究到實(shí)際系統(tǒng)設(shè)計(jì)方法，對(duì)通用的 ASIP 設(shè)計(jì)開發(fā)平臺(tái)的設(shè)計(jì)嘗試。如基于 Petri 網(wǎng)的 ASIP 系統(tǒng)設(shè)計(jì)，基于 UML/XML 的 ASIP 系統(tǒng)級(jí)設(shè)計(jì)、基于 GEF 框架的 ASIP 集成開發(fā)環(huán)境 ，并通過實(shí)例對(duì)這些方法進(jìn)行有效性和正確性的嘗試。本文討論了 ASIP 的研究情況、ASIP 開發(fā)工具研究現(xiàn)狀，在原有研究的基礎(chǔ)上，對(duì)ASIP 的集成開發(fā)環(huán)境的設(shè)計(jì)進(jìn)行了新的嘗試,提出了基于 Web 的 ThinkPHP 框架的集成設(shè)計(jì)環(huán)境的設(shè)計(jì)方法，采用 web 應(yīng)用程序作為集成開發(fā)設(shè)計(jì)環(huán)境，方便開發(fā)者撇開傳統(tǒng)應(yīng)用程序，通過移動(dòng)設(shè)備方便地登錄，并對(duì)開源系統(tǒng)進(jìn)行在線

5、設(shè)計(jì)。采 ThinkPHP 作為框架結(jié)構(gòu)，采用第三方 JS 庫(kù)實(shí)現(xiàn)功能主界面；在目標(biāo)板 linux 系統(tǒng)下部署數(shù)據(jù)庫(kù)，存儲(chǔ)硬件邏輯模塊 I/O、IP 核及芯片資料，采用第三方 JS 庫(kù)實(shí)現(xiàn)數(shù)據(jù)庫(kù)綁定及 CURD操作、編輯總線、硬件模塊的對(duì)象屬性，包括模塊 I/O 和芯片 PIN 的編輯；同時(shí)，采用第三方 JS 庫(kù)表現(xiàn)模塊及總線連接，包括模塊的空間集成特性和狀態(tài)機(jī)的時(shí)間狀態(tài)表現(xiàn)特性。詳細(xì)講解了開源的硬件底層和操作系統(tǒng)及網(wǎng)絡(luò) IE 功能實(shí)現(xiàn)，簡(jiǎn)單地描述了ADL 模型轉(zhuǎn)換，代碼映射、ADL 與 EDA 接口可執(zhí)行流程。通過設(shè)計(jì)基于 Altera CycloneIV 的 FPGA 小系統(tǒng)版，調(diào)用開源

6、openrisc 軟核的開發(fā)板移植 ubantu 系統(tǒng)，實(shí)現(xiàn)以太網(wǎng)功能，先在 Windows 系統(tǒng)開發(fā) ASIP 集成開發(fā)環(huán)境，然后在 linux 系統(tǒng)部署web 應(yīng)用程序來測(cè)試設(shè)計(jì)的有效性。關(guān)鍵詞：關(guān)鍵詞：ASIP；ThinkPHP；第三方 JS 庫(kù)；openrisc；研究類型：研究類型：應(yīng)用研究Subject：Research for Integrated Development Environment of ASIP based on Web Specialty：Computer Application TechnologyName：Instructor：ABSTRACTSpecific

7、 instruction set processor (ASIP, application Specific instruction processor) design of embedded systems over the years a hot research incorporates many advanced microprocessor design methods and techniques, and can shorten the embedded microprocessor at the same time meet the functional development

8、 time. The current the ASIP design research progress such as ASIP design method are many, from theoretical research to practical system design methods, design of ASIP design and development platform for generic try. Such as the ASIP system design based on Petri nets, UML / XML-based the ASIP system-

9、level design, integrated development environment based on the the GEF framework of ASIP, and through the example of these methods, the validity and accuracy of the attempt.This thesis, a detailed discussion of some of ASIP design methodology as well as the latest research developments, and its concr

10、ete realization of the the ASIP system-level design methods appropriate improvements proposed design method based on the integrated design environment of the of the Web ThinkPHP framework , web application as integrated development design environment, facilitate the development of the traditional ap

11、plications aside, through mobile devices easily log online design and open source systems. The mining ThinkPHP as a frame structure, the use of third-party JS library function main interface; database, storage hardware logic module I / O, IP core and chip data set in the open source database end, th

12、e use of third-party JS library database binding and CURD operation the edit bus hardware module object properties, including the module I / O, and chip PIN editing; using third-party JS library performance modules and bus connections, including the integrated nature of space and time state of the s

13、tate machine module performance characteristics. Explain in detail the open source hardware function of the underlying operating system and network IE, simply described the ADL model transformation, code mapping, ADL and EDA interface executable process. Through open source openrisc development boar

14、d transplant ubantu system, Ethernet functionality, layout of the web application environment to test the effectiveness of the design of the system.Key words：ASIP ThinkPHP MiniUI OpenRisc Thesis： Applied Research1 1 緒論緒論 .1 11.1 選題背景.11.2 ASIP 研究意義 .11.3 國(guó)內(nèi)外研究現(xiàn)狀及發(fā)展趨勢(shì) .31.4 研究目標(biāo)及主要研究?jī)?nèi)容.31.5 論文組織.42 2

15、 設(shè)計(jì)方法研究設(shè)計(jì)方法研究 .5 52.1 嵌入式系統(tǒng)設(shè)計(jì)方法學(xué) .52.2 ASIP 設(shè)計(jì)方法學(xué) .72.2.1 傳統(tǒng)的 ASIP 設(shè)計(jì)方法 .72.2.2 ASIP 行為級(jí)設(shè)計(jì)方法.82.2.3 ASIP 系統(tǒng)級(jí)設(shè)計(jì)方法.92.3 基于 Web 的 ASIP 系統(tǒng)級(jí)設(shè)計(jì)方法.92.4 本章小結(jié).113 3 系統(tǒng)方案分析與設(shè)計(jì)系統(tǒng)方案分析與設(shè)計(jì) .12123.1 web 訪問功能實(shí)現(xiàn)的系統(tǒng)分析 .123.1.1 需求分析 .123.1.2 技術(shù)可行性分析 .123.2 以太網(wǎng)硬件方案.133.3 以太網(wǎng) MAC 控制器.133.4 本章小節(jié).144 4 開發(fā)環(huán)境開發(fā)環(huán)境 .15154.1 T

16、hinkPHP 框架 .154.2 第三方控件 MiniUI.194.3 本章小結(jié).215 5 系統(tǒng)設(shè)計(jì)關(guān)鍵技術(shù)系統(tǒng)設(shè)計(jì)關(guān)鍵技術(shù) .22225.1 第三方 JS 庫(kù).225.2 ASIP 建模 .225.2.1 ASIP 的 UML 建模.225.2.2 ASIP 的 模型存儲(chǔ).255.2.3 HDL 底層描述.275.3 模擬仿真.295.3 BSP 網(wǎng)絡(luò)驅(qū)動(dòng)及硬件實(shí)現(xiàn) .295.3.1 以太網(wǎng) MII 接口.295.3.2 以太網(wǎng)控制器內(nèi)部結(jié)構(gòu) .315.3.3 嵌入式 linux 介紹 .395.3.4 liunx 配置和啟動(dòng) .405.3.5 集成以太網(wǎng)控制器 .425.5 MVC 設(shè)

17、計(jì)模式 .445.6 本章小結(jié).466 6 ASIPASIP 集成設(shè)計(jì)環(huán)境的軟件實(shí)現(xiàn)集成設(shè)計(jì)環(huán)境的軟件實(shí)現(xiàn).47476.1 界面功能實(shí)現(xiàn).476.2 ASIP 的 UML 模型實(shí)現(xiàn) .506.3 ASIP 模型存儲(chǔ)的實(shí)現(xiàn) .516.4 模型數(shù)據(jù)加載.526.5 ASIP ADL 模型映射的實(shí)現(xiàn) .546.6 框架及功能集成.566.7 本章小結(jié).597 7 結(jié)論結(jié)論 .60607.1 本文工作總結(jié).607.2 未來展望.60致致 謝謝 .6262參考文獻(xiàn)參考文獻(xiàn) .6363附錄附錄 .65651 緒論1.1 選題背景 嵌入式系統(tǒng)（Embedded system），是一種“完全嵌入受控器件內(nèi)部，

18、為特定應(yīng)用而設(shè)計(jì)的專用計(jì)算機(jī)系統(tǒng)”，嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗等嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。ASIP，Application Specific Instruction Set Processor（專用指令集處理器）是一種新型的具有處理器結(jié)構(gòu)的芯片，它為某個(gè)或某一類型應(yīng)用而專門設(shè)計(jì)。通過權(quán)衡速度、功耗、成本、靈活性等多個(gè)方面的設(shè)計(jì)約束，設(shè)計(jì)者可以定制 ASIP 達(dá)到最好的平衡點(diǎn)，從而適應(yīng)嵌入式系統(tǒng)的需要。 嵌入式系統(tǒng)通?？梢苑譃橛布蛙浖纱蟛糠?，其中硬件部分以嵌入式處理器為中心，配置存儲(chǔ)器、I/O 設(shè)備、通訊模塊等必要

19、的外圍硬件；軟件部分包括設(shè)備驅(qū)動(dòng)、操作系統(tǒng)和應(yīng)用程序等。隨著開發(fā)對(duì)象復(fù)雜度的提高，系統(tǒng)的設(shè)計(jì)須由一個(gè)團(tuán)隊(duì)來分工合作完成，開發(fā)形式為軟硬件協(xié)同設(shè)計(jì)方式，使用 C/C+ 、ADL 等高級(jí)程序語言。隨著嵌入式應(yīng)用的飛速發(fā)展，作為軟硬件高度結(jié)合的嵌入式系統(tǒng)硬件環(huán)境之間差異逐漸增大。當(dāng)前以交叉開發(fā)方式為主，并過多的依賴于硬件平臺(tái)和本地開發(fā)工具，再加上軟件的開發(fā)與硬件環(huán)境的構(gòu)造的影響，導(dǎo)致定位存在錯(cuò)誤，不能及時(shí)完成軟件功能調(diào)試和性能測(cè)試，軟件質(zhì)量低、開發(fā)進(jìn)度慢，嵌入式系統(tǒng)的開發(fā)效率在很大程度上受到開發(fā)工具的集成度和可用性的影響，促使了嵌入式系統(tǒng)開發(fā)工具的市場(chǎng)需求。同時(shí)，立足于云計(jì)算的設(shè)計(jì)思路，方便開發(fā)者在

20、瀏覽器端便可以輕松開發(fā)、調(diào)試和部署網(wǎng)絡(luò)應(yīng)用程這種思想也在興起。1.2 ASIP 研究意義隨著嵌入式技術(shù)的發(fā)展以及芯片制作工藝技術(shù)的進(jìn)步，在單個(gè)芯片上可以集成越來越多的晶體管，片上系統(tǒng) SoC（System-on-Chip）設(shè)計(jì)成為芯片設(shè)計(jì)的一個(gè)重要研究領(lǐng)域。在整個(gè) SoC 設(shè)計(jì)中，專用指令集處理器 ASIP（Application Specific Instruction Set Processor）1則是一個(gè)重要模塊，它是一種新型的具有處理器結(jié)構(gòu)的芯片，具有可訂制特性，它為某個(gè)或某一類型應(yīng)用而專門設(shè)計(jì)，能夠更高效的解決嵌入式系統(tǒng)設(shè)計(jì)中的實(shí)際問題。如圖1.1，ASIP 能在 SoC 系統(tǒng)中作為

21、控制核或某些功能模塊。近年來，ASIP 已滲透到計(jì)算機(jī)應(yīng)用的更廣泛的領(lǐng)域，許多公司都推出了 ASIP 處理器產(chǎn)品，這些產(chǎn)品的特點(diǎn)都是在高可配置的處理器核基礎(chǔ)上，能針對(duì)特定應(yīng)用進(jìn)行優(yōu)化，同時(shí)提供完備的開發(fā)工具的支持，如可重定向編譯器、功能單元自動(dòng)產(chǎn)生器等加速開發(fā)過程。設(shè)計(jì)者根據(jù)系統(tǒng)設(shè)計(jì)的速度、功耗、成本、靈活性等多個(gè)方面的設(shè)計(jì)約束，可以定制 ASIP 達(dá)到最好的平衡點(diǎn)，從而適應(yīng)嵌入式系統(tǒng)的需要，也正是由于自身設(shè)計(jì)采用專門定制的方法，使其具有多方面權(quán)衡和可調(diào)整能力，與專用集成電路 ASIC 和通用處理器 GPP 相比，ASIP 提供了 ASIC 所無法具有的靈活性和比 GPP 更好的性價(jià)比。ASI

22、P 處理器2的最主要的優(yōu)點(diǎn)是面向某一個(gè)具體的應(yīng)用，能夠?qū)崿F(xiàn)最優(yōu)的系統(tǒng)平衡（性能、功耗、成本等），靈活性主要體現(xiàn)在根據(jù)應(yīng)用特征，能夠?qū)鶞?zhǔn)的處理器進(jìn)行適當(dāng)?shù)亩ㄖ疲コ承o關(guān)的處理邏輯，并增加能有明顯提高應(yīng)用性能的特殊功能單元（SFU），最大限度的利用有限的硬件資源。ASIP 的這些優(yōu)點(diǎn)使其具有良好的發(fā)展前景，被廣泛應(yīng)用于嵌入式系統(tǒng)中，它很好地解決了通用處理器 GPP 在嵌入式系統(tǒng)中性能不高和功耗過大的問題，以及 ASIC 靈活性差，開發(fā)難度高的缺點(diǎn)。隨著嵌入式系統(tǒng)應(yīng)用領(lǐng)域的不斷擴(kuò)大，ASIP 的這一技術(shù)特點(diǎn)使得其越來越受到嵌入式系統(tǒng)設(shè)計(jì)人員的青睞，也成為了目前學(xué)術(shù)界的研究熱點(diǎn)。但設(shè)計(jì)人員在系統(tǒng)

23、定制 ASIP 處理器4時(shí)往往受到芯片面積、上市時(shí)間（TTM）和功耗等非功能性的約束，我們必須要找到一款合適的處理器體系結(jié)構(gòu)，所以在設(shè)計(jì)的初期要針對(duì)特定應(yīng)用進(jìn)行設(shè)計(jì)空間搜索1,27,45,46（DSE），利用 ADL 對(duì)目標(biāo)結(jié)構(gòu)進(jìn)行描述并用硬件描述語言（HDL）來進(jìn)行硬件實(shí)現(xiàn)。傳統(tǒng)設(shè)計(jì)方法中，以上工作需要手工完成，而且直接使用 HDL 語言來進(jìn)行硬件設(shè)計(jì)相當(dāng)困難，導(dǎo)致設(shè)計(jì)周期漫長(zhǎng)。這里，作者探討了一種基于 ADL 體系結(jié)構(gòu)描述語言的系統(tǒng)級(jí)設(shè)計(jì)方法，對(duì)處理器指令集和微構(gòu)架在系統(tǒng)級(jí)進(jìn)行建模，并在此基礎(chǔ)上研究系統(tǒng)級(jí)的綜合，由 ADL 描述通過相應(yīng)機(jī)制映射成 RTL 級(jí)的 HDL 描述，加快處理器的設(shè)

24、計(jì)速度。ASIP 介于 GPP 通用處理器和 ASIC 專用集成電路之間，解決了通用處理器在嵌入式系統(tǒng)中性能不高和功耗過大的問題，以及 ASIC 靈活性差，開發(fā)難度高的缺點(diǎn)。隨著嵌入式系統(tǒng)應(yīng)用領(lǐng)域的不斷擴(kuò)大，ASIP 的這一技術(shù)特點(diǎn)使得其越來越受到嵌入式系統(tǒng)設(shè)計(jì)人員的青睞，在目前也成為了學(xué)術(shù)界的研究熱點(diǎn)。因?yàn)?ASIP 結(jié)合了通用處理器 GPP和專用集成電路 ASIC 的優(yōu)點(diǎn)而受到了越來越多的研究設(shè)計(jì)人員及芯片廠商的關(guān)注。但目前還缺少通用性強(qiáng)和易掌握應(yīng)用的 ASIP 設(shè)計(jì)開發(fā)平臺(tái)，因此，本文提出的基于 Web的 ASIP 系統(tǒng)級(jí)設(shè)計(jì)方法，是實(shí)現(xiàn) ASIP 設(shè)計(jì)開發(fā)平臺(tái)的一種新的嘗試。1.3 國(guó)

25、內(nèi)外研究現(xiàn)狀及發(fā)展趨勢(shì)隨著對(duì) ASIP 研究的逐步深入與應(yīng)用的推廣，ASIP 系統(tǒng)設(shè)計(jì)方法也經(jīng)歷了相應(yīng)的變化，從傳統(tǒng)的設(shè)計(jì)方法、到基于 IP 模塊的系統(tǒng)設(shè)計(jì)，再到基于軟硬件協(xié)同的設(shè)計(jì)以及基于平臺(tái)的設(shè)計(jì)方法。從大的方面來說，ASIP 處理器設(shè)計(jì)44主要需要解決兩個(gè)關(guān)鍵問題，一是如何面向具體的應(yīng)用生成最優(yōu)的系統(tǒng)體系結(jié)構(gòu)，二是為定制的 ASIP 系統(tǒng)結(jié)構(gòu)快速生成目標(biāo)工具鏈，并且充分驗(yàn)證工具鏈的正確性。在應(yīng)用需求迅速發(fā)展的趨勢(shì)下，對(duì)產(chǎn)品上市時(shí)間的要求越來越高，傳統(tǒng)的設(shè)計(jì)方法在系統(tǒng)規(guī)范階段、硬件/軟件設(shè)計(jì)階段和整合測(cè)試階段暴露出了軟硬件的開發(fā)過程割裂、設(shè)計(jì)自動(dòng)化層次低、周期長(zhǎng)、缺乏對(duì)設(shè)計(jì)重用的支持等問題

26、；設(shè)計(jì)重用是基于 IP 模塊設(shè)計(jì)的最大優(yōu)勢(shì)，但隨著 IP模塊的越來越多，也帶來了 IP 模塊功能、接口、電氣特性等復(fù)雜、難于理解等缺點(diǎn)；軟硬件協(xié)同的設(shè)計(jì)方法則存在一個(gè)軟硬件劃分的傳統(tǒng)難題；基于平臺(tái)的設(shè)計(jì)方法，目前只提出了一種理論上的概念框架，并沒有完整的設(shè)計(jì)環(huán)境和支撐工具的支持，且難于建立相對(duì)穩(wěn)定又有充分靈活性的設(shè)計(jì)框架。在嵌入式應(yīng)用領(lǐng)域，應(yīng)用的需求多種多樣，并且變化頻繁。應(yīng)用即使做一次小規(guī)模的改動(dòng)，ASIP 處理器的設(shè)計(jì)流程也需要重新進(jìn)行，其中很大一部分的工作需要系統(tǒng)設(shè)計(jì)人員手工完成，大大增加了系統(tǒng)開發(fā)時(shí)間。在 ASIP 處理器設(shè)計(jì)上，如何快速有效的提供面向應(yīng)用領(lǐng)域的系統(tǒng)解決方案是亟待解決的

27、問題，也是幾年來學(xué)術(shù)界研究的熱點(diǎn)和難點(diǎn)問題。此外，目前的ASIP設(shè)計(jì)方法缺乏對(duì)具體應(yīng)用領(lǐng)域計(jì)算特征的系統(tǒng)分析，另一方面，針對(duì)ASIP系統(tǒng)設(shè)計(jì)的相關(guān)研究工作多對(duì)某個(gè)特定的問題展開，雖然也存在一些設(shè)計(jì)環(huán)境，但總體而言沒有從整體系統(tǒng)的層面提供易用、快速和可評(píng)估的設(shè)計(jì)方法和環(huán)境。目前，已經(jīng)有團(tuán)隊(duì)在研究ASIP設(shè)計(jì)軟件IDE,作為ASIP嵌入專用指令集式處理器的基本軟件開發(fā)工具。設(shè)計(jì)目標(biāo)是所有軟件開發(fā)編輯任務(wù)都能在ASIP IDE下完成，編譯和調(diào)試程序在底層可綜合SystemC的開發(fā)平臺(tái)實(shí)現(xiàn)系統(tǒng)級(jí)綜合，完成ADL描述到RTL級(jí)HDL描述的自動(dòng)轉(zhuǎn)換。1.4 研究目標(biāo)及主要研究?jī)?nèi)容 本文在全面系統(tǒng)的分析了嵌

28、入式系統(tǒng)設(shè)計(jì)和 ASIP 設(shè)計(jì)方法學(xué)4的基礎(chǔ)之上，提出了基于 Web 的系統(tǒng)級(jí)的設(shè)計(jì)方法，通過第三方 JS 庫(kù)平臺(tái)下的圖形化編輯框架 MiniUI和基于第三方框架對(duì) ASIP 中的一些功能部件進(jìn)行建模，由此生成元模型。再通過 XML來存儲(chǔ)模型的數(shù)據(jù)表格，通過修改模型屬性和 XML 參數(shù)可配置相應(yīng)的部件模型和體系結(jié)構(gòu)的設(shè)計(jì)，達(dá)到 ASIP 設(shè)計(jì)中要根據(jù)具體需求定制的目標(biāo)。給出新的設(shè)計(jì)思想,設(shè)計(jì)基于嵌入式和移動(dòng)設(shè)備訪問的開源 ASIP 設(shè)計(jì)，發(fā)揮開源設(shè)計(jì)的優(yōu)勢(shì)。本文的主要任務(wù)集中在采用功能主界面的實(shí)現(xiàn)、對(duì)象圖形，網(wǎng)絡(luò) IE BSP 網(wǎng)絡(luò)驅(qū)動(dòng)技術(shù)實(shí)現(xiàn) IE 訪問、ASIP 的 UML 建模，實(shí)現(xiàn)基于

29、 web 的 ASIP 集成設(shè)計(jì)環(huán)境。最后，再以 OpenRisc1200 可裁剪的核心和 wishbone 總線及各種模塊集成平臺(tái)來驗(yàn)證我們的設(shè)計(jì)，并通過 openrisc的以太網(wǎng)接口來實(shí)現(xiàn)對(duì) openrisc 的訪問。1.5 論文組織本論文共分六章，各章的組織如下:第一章：緒論，首先介紹了該課題研究背景，包括 ASIP 在嵌入式領(lǐng)域中應(yīng)用的意義和和當(dāng)前形勢(shì)。主要講了 ASIP 集成設(shè)計(jì)環(huán)境的形勢(shì)，然后講述了本文的創(chuàng)新設(shè)計(jì)和研究目的。第二章：講解了 ASIP 設(shè)計(jì)方法，對(duì)嵌入式系統(tǒng)設(shè)計(jì)方法學(xué)進(jìn)行簡(jiǎn)單全面的介紹，重點(diǎn)闡述基于 web 的 ASIP 設(shè)計(jì)方法。第三章：對(duì)基于 web 的 ASIP

30、 設(shè)計(jì)方法進(jìn)行了需求分析和系統(tǒng)分析第四章：介紹了基于 web 的 ASIP 集成開發(fā)環(huán)境的開發(fā)工具。第五章：講述了系統(tǒng)的設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù)的研究，包括 ASIP 建模、BSP 網(wǎng)絡(luò)驅(qū)動(dòng)等簡(jiǎn)述了基于 web 的 ASIP 集成設(shè)計(jì)環(huán)境的實(shí)現(xiàn)過程。2 設(shè)計(jì)方法研究設(shè)計(jì)方法研究設(shè)計(jì)方法學(xué)是研究產(chǎn)品設(shè)計(jì)規(guī)律、設(shè)計(jì)程序及設(shè)計(jì)中思維和工作方法的一門綜合性學(xué)科。設(shè)計(jì)方法學(xué)以系統(tǒng)工程的觀點(diǎn)分析設(shè)計(jì)的戰(zhàn)略進(jìn)程和設(shè)計(jì)方法、手段的戰(zhàn)術(shù)問題。在總結(jié)設(shè)計(jì)規(guī)律、啟發(fā)創(chuàng)造性的基礎(chǔ)上促進(jìn)研究現(xiàn)代設(shè)計(jì)理論、科學(xué)方法、先進(jìn)手段和工具在設(shè)計(jì)中的綜合運(yùn)用。設(shè)計(jì)方法學(xué)是研究產(chǎn)品設(shè)計(jì)規(guī)律、設(shè)計(jì)程序、設(shè)計(jì)中思維和方法的一門綜合性學(xué)科。設(shè)計(jì)

31、方法學(xué)的關(guān)鍵是針對(duì)設(shè)計(jì)條件的約束，尋找最佳的解決方案。鼓勵(lì)創(chuàng)新意識(shí)和協(xié)同思維，便于處理設(shè)想，達(dá)成最佳方案。其中最關(guān)鍵的考量是迎合用戶需求和設(shè)想。而且設(shè)計(jì)方法學(xué)中也運(yùn)用一些基本的研究方法，例如分析和測(cè)試。設(shè)計(jì)方法學(xué)的發(fā)展路線：可行性設(shè)計(jì)最優(yōu)化設(shè)計(jì)系統(tǒng)設(shè)計(jì)。本節(jié)將論述一些傳統(tǒng)的設(shè)計(jì)方法，本文為則提出基于 Web 的 ASIP 系統(tǒng)級(jí)設(shè)計(jì)方法。2.1 嵌入式系統(tǒng)設(shè)計(jì)方法學(xué)目前，實(shí)現(xiàn)嵌入式系統(tǒng)的硬件方法主要有：定制邏輯（ASIC）、現(xiàn)場(chǎng)可編程門陣列（FPGA）和嵌入式微處理器三種。在實(shí)際系統(tǒng)實(shí)施中，絕大多數(shù)系統(tǒng)是采用嵌入式微處理器方式，如單片機(jī)、單板機(jī)或嵌入式微處理器芯片等。這是因?yàn)橛梦⑻幚砥鲗?shí)現(xiàn)嵌入

32、式系統(tǒng)是一種十分有效的方法，它使得在不同價(jià)位上設(shè)計(jì)不同特性的產(chǎn)品系列成為可能，并且能夠擴(kuò)充新特性以滿足飛速發(fā)展變化的市場(chǎng)需求。嵌入式系統(tǒng)設(shè)計(jì)方法的演化總的來說是由應(yīng)用需求牽引和 IT 技術(shù)推動(dòng)。如微電子技術(shù)和半導(dǎo)體技術(shù)不斷創(chuàng)新和發(fā)展，大規(guī)模集成電路集成度和工藝水平不斷提高，計(jì)算機(jī)硬件平臺(tái)性能也隨之大幅提高，使很多復(fù)雜算法和操作簡(jiǎn)單的界面得以實(shí)現(xiàn)；高性能 EDA 綜合開發(fā)工具不斷智能化，給極其復(fù)雜嵌入式系統(tǒng)的設(shè)計(jì)提供了布線、編譯、模擬、綜合和驗(yàn)證等一體化便于學(xué)習(xí)和使用集成開發(fā)環(huán)境9； HDL 的發(fā)展可以對(duì)各種復(fù)雜的電子系統(tǒng)硬件建立模型，其描述能力和抽象能力相當(dāng)強(qiáng)，給硬件電路特別是定制大規(guī)模集成電

33、路設(shè)計(jì)帶來了重大變革；軟件技術(shù)進(jìn)步，特別是嵌入式實(shí)時(shí)操作系統(tǒng) EOS(Embedded Operation System）推出，為開發(fā)復(fù)雜嵌入式系統(tǒng)應(yīng)用軟件提供了底層支持和高效率開發(fā)平臺(tái)，形成了嵌入式系統(tǒng)的基本結(jié)構(gòu)。面向?qū)ο蟮那度胧较到y(tǒng)建模同任何軟件密集型系統(tǒng)建模一樣，從系統(tǒng)中的類建模開始。為了解類的結(jié)構(gòu)，首先對(duì)系統(tǒng)工作過程作一個(gè)總體陳述。無論是采用問題空間詞匯抽象方法還是采用用例（use case）驅(qū)動(dòng)建模方法，目標(biāo)都是找到系統(tǒng)以類或?qū)ο笞鳛闃?gòu)造塊的類圖。如果采用用例驅(qū)動(dòng)的系統(tǒng)分析方法，該內(nèi)容也可以用用例視圖加以模型規(guī)格說明，然后使其作為系統(tǒng)白盒測(cè)試依據(jù)。由于使用用例視圖做的規(guī)格說明篇幅比較

34、大。當(dāng)系統(tǒng)的分析與設(shè)計(jì)采用面向?qū)ο蠓椒〞r(shí)，并不意味著所使用的編程語言也一定是面向?qū)ο蟮摹Ｊ聦?shí)上，這種分析設(shè)計(jì)方法的具體實(shí)現(xiàn)可以使用任何編程語言（如匯編語言或 C 語言）；但是，在程序設(shè)計(jì)上要盡可能地使用面向?qū)ο蟮乃枷?，如體現(xiàn)程序結(jié)構(gòu)方面的封裝性、消息傳遞等。這種才會(huì)使程序結(jié)構(gòu)清晰，便于應(yīng)付隨著需求變化而產(chǎn)生的不斷更新和系統(tǒng)維護(hù)。目前嵌入式系統(tǒng)設(shè)計(jì)方法學(xué)有：（1） 基于 IP 復(fù)用的設(shè)計(jì)方法學(xué)：把經(jīng)過驗(yàn)證的 IC 電路以模塊即 IP 核以模塊形式加入系統(tǒng)設(shè)計(jì)中。IP 模塊分為軟核（Soft-Core）、固核（Firm-Core）和硬核（Hard-Core）。其中，軟核以 HDL 的方式提交,其性

35、能通過時(shí)序模擬進(jìn)行驗(yàn)證。由于軟核不依賴于任何實(shí)現(xiàn)工藝或?qū)崿F(xiàn)技術(shù),具有很大的靈活性。使用者可以方便地將其映射到自己所使用的工藝上去,可復(fù)用性很高。軟核的另外一個(gè)重要的優(yōu)點(diǎn)是使用者擁有全部源代碼。使用者可以通過修改源代碼,方便地生成同樣功能且自有版權(quán)的新軟核,從而避免向原有軟核作者支付版稅。同時(shí)聰明的軟核使用者還可以通過增加自己的知識(shí)和經(jīng)驗(yàn),產(chǎn)生出遠(yuǎn)比原始軟核廣泛得多的新的軟核。硬核以 IC 版圖的形式提交,并經(jīng)過實(shí)際工藝流片驗(yàn)證。顯然,硬核強(qiáng)列地依賴于某一個(gè)特定的實(shí)現(xiàn)工藝,而且在具體的物理尺寸,物理形態(tài)及性能上具不可更改性。硬核已經(jīng)過驗(yàn)證并具有最優(yōu)的面積代價(jià)和性能的設(shè)計(jì),使用者不需考慮與上相關(guān)的

36、優(yōu)化問題。憂的是硬核與工藝的強(qiáng)相關(guān)性迫使使用也只能使用核工藝完成電路其它部分的設(shè)計(jì),而且要在布局布線遵守注意固核的物理限制。顯然,固核的特點(diǎn)決定了使用者進(jìn)行電路設(shè)計(jì)時(shí)的靈活性很小,希望通過獲得固核以生成其它固核的可能基本上沒有。即使有,受到加工工藝、經(jīng)費(fèi)和知識(shí)產(chǎn)權(quán)等方面的限制,也會(huì)失去意義于軟核和硬核之間的固核以電路網(wǎng)表的形式提交并通常采用硬件進(jìn)行驗(yàn)證。硬件驗(yàn)證的方式有很多種,比如可以采用可編程器件（如 FPGA,EPLD）進(jìn)行驗(yàn)證,采用硬件仿真器進(jìn)行驗(yàn)證等。固核往往對(duì)應(yīng)于某一個(gè)特定的實(shí)現(xiàn)工藝,在該實(shí)現(xiàn)工藝的條件下固核具有最優(yōu)的面積和性能特性。對(duì)于使用者來說不需要對(duì)固核的功能給于過多地關(guān)注,可

37、以減少許多相關(guān)的設(shè)計(jì)工作,同時(shí)由于固核的時(shí)序特性是經(jīng)過嚴(yán)格檢驗(yàn)的,設(shè)計(jì)者只要保證在布局布線過程中電路關(guān)鍵路徑的分布參數(shù)不會(huì)引起時(shí)序混亂就可以保證芯片的設(shè)計(jì)成功。（2）軟硬件協(xié)同的設(shè)計(jì)方法學(xué)：面向 SoC 的軟硬件協(xié)同設(shè)計(jì)理論應(yīng)該是從一個(gè)給定的系統(tǒng)任務(wù)描述著手,通過有效地分析系統(tǒng)任務(wù)和所需的資源,采用一系列變換方法并遵循特定的準(zhǔn)則自動(dòng)生成符合系統(tǒng)功能要求的,符合實(shí)現(xiàn)代價(jià)約束的硬件和軟件架構(gòu)。EDA 工具必須提供能夠設(shè)計(jì)和驗(yàn)證這樣的軟硬件系統(tǒng)的開發(fā)工具，軟硬件協(xié)同設(shè)計(jì)一般包括三個(gè)階段，即協(xié)同規(guī)范階段，協(xié)同綜合階段，協(xié)同模擬與評(píng)估階段。（3）基于平臺(tái)的設(shè)計(jì)方法學(xué)：基于平臺(tái)的方法可提供一種完全集成的通

38、用架構(gòu)，設(shè)計(jì)師能夠利用這些共同特點(diǎn)，簡(jiǎn)單、快速地開發(fā)出 SoC。而且，通過采用事先設(shè)計(jì)和特性確定的組件而不是定制設(shè)計(jì)的方法，有利于加速開發(fā)團(tuán)隊(duì)的設(shè)計(jì)流程，減少逐漸增加的上市時(shí)間壓力。把它們應(yīng)用于多個(gè) SoC 項(xiàng)目，重復(fù)使用現(xiàn)有的知識(shí)產(chǎn)權(quán)(IP)模塊有利于減少開發(fā)成本?；谄脚_(tái)的設(shè)計(jì)過程主要包括模塊生成、IP 模塊重用、芯片集成和軟件開發(fā)等部分。將功能和實(shí)現(xiàn)分開，強(qiáng)調(diào)功能與結(jié)構(gòu)的分享，平臺(tái)的開發(fā)可以獨(dú)立的進(jìn)行，設(shè)計(jì)平臺(tái)可以分成自行設(shè)計(jì)平臺(tái)、可定制平臺(tái)、應(yīng)用特定的平臺(tái)和可配置平臺(tái)。到目前為止，只是提出了理論上的概念框架，并沒有完整的設(shè)計(jì)環(huán)境和支持工具?；谄脚_(tái)的方法有利于 SoC 設(shè)計(jì)師滿足日益增

39、加的復(fù)雜性和市場(chǎng)細(xì)分的要求。憑借基于平臺(tái)的架構(gòu)，設(shè)計(jì)師只要增加或更換一些 IP 組件，就能迅速開發(fā)出派生產(chǎn)品。此外，預(yù)先集成的架構(gòu)有利于減少顯著增加開發(fā)團(tuán)隊(duì)難度和導(dǎo)致項(xiàng)目失敗風(fēng)險(xiǎn)的驗(yàn)證不確定性。最后，通過在設(shè)計(jì)內(nèi)選擇第三方的模塊，平臺(tái)方法有利于設(shè)計(jì)團(tuán)隊(duì)將自己的資源集中于其核心競(jìng)爭(zhēng)力上。2.2 ASIP 設(shè)計(jì)方法學(xué)2.2.1 傳統(tǒng)的 ASIP 設(shè)計(jì)方法ASIP 是由嵌入式系統(tǒng)的發(fā)展而出現(xiàn)的，起初它的設(shè)計(jì)方法主要也是嵌入式系統(tǒng)設(shè)計(jì)中的軟硬件協(xié)同設(shè)計(jì)方法。軟硬件協(xié)同設(shè)計(jì)是指對(duì)系統(tǒng)中的軟件部分和硬件部分使用統(tǒng)一的描述和集成開發(fā)工具進(jìn)行開發(fā),在設(shè)計(jì)完之后可對(duì)整個(gè)系統(tǒng)的進(jìn)行設(shè)計(jì)的驗(yàn)證，而且還能跨越軟硬件界

40、面進(jìn)行系統(tǒng)設(shè)計(jì)中的一些優(yōu)化，便于設(shè)計(jì)最佳的系統(tǒng)。傳統(tǒng)的嵌入式系統(tǒng)設(shè)計(jì)都是要先將嵌入式系統(tǒng)設(shè)計(jì)劃分為相對(duì)獨(dú)立的軟件設(shè)計(jì)和硬件設(shè)計(jì)，即所謂的軟硬件分開設(shè)計(jì)，這樣的設(shè)計(jì)不僅在設(shè)計(jì)時(shí)軟硬件設(shè)計(jì)的使用技術(shù)多而復(fù)雜，而且系統(tǒng)的設(shè)計(jì)差別較大，在時(shí)間上也會(huì)不同步，會(huì)選硬件設(shè)計(jì)滯后或軟件設(shè)計(jì)帶后的情況?，F(xiàn)在的一些綜合技術(shù)可以將硬件和軟件同等看待，在設(shè)計(jì)上和更高的抽象層次上它們之間沒有什么區(qū)別，如 VLSI,ASIC,PLD 等硬件可以 VHDL 或 SystemC 實(shí)現(xiàn)。而且當(dāng)今嵌入式系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)是軟硬件相互融合、滲透：硬件設(shè)計(jì)的軟件化，如VHDL, Verilog 等；軟件實(shí)現(xiàn)的硬件化，如各種實(shí)現(xiàn)特定應(yīng)

41、用算法的 ASIC。在給定功能的硬件和軟件選擇只是在多種設(shè)計(jì)指標(biāo)上進(jìn)行折衷，如性能，功耗，大小，價(jià)格，靈活性等，至于用硬件實(shí)現(xiàn)，還是用軟件實(shí)現(xiàn)沒有太大差別。這些發(fā)展都對(duì)嵌入式系統(tǒng)設(shè)計(jì)產(chǎn)生一些影響，雖然可以在設(shè)計(jì)時(shí)增加靈活性，但同時(shí)也給設(shè)計(jì)增加了風(fēng)險(xiǎn)。如今，軟硬件協(xié)同設(shè)計(jì)的開發(fā)工具已經(jīng)相當(dāng)豐富，現(xiàn)總結(jié)如下：(1)硬件設(shè)計(jì) EDA 工具：系統(tǒng)級(jí)設(shè)計(jì)工具 cadence 的 SPW,System View;(2)模擬電路系統(tǒng)仿真工具:Pspice,EWB;(3)PCB 設(shè)計(jì)工具:Protel,PADS 的 Power PCB&Tool kit,Mentor 的Expedition&Tool Kit(

42、4)可編程邏輯器件設(shè)計(jì)工具：Mentor FPGA Advantage&modelSim, Xilinx Foundation ISE&Tool Kit,各種綜合和仿真第三方工具。軟硬件協(xié)同設(shè)計(jì)就是在進(jìn)入設(shè)計(jì)階段之初首先對(duì)軟硬件進(jìn)行劃分，劃分哪些功能由軟件來實(shí)現(xiàn)和哪些功能用硬件實(shí)現(xiàn)之后，軟件設(shè)計(jì)和硬件設(shè)計(jì)可以同時(shí)進(jìn)行，其中驗(yàn)證要貫穿軟硬件設(shè)計(jì)的整個(gè)過程；軟硬件分開設(shè)計(jì)的開發(fā)路線，會(huì)導(dǎo)致代價(jià)昂貴的糾錯(cuò)成本和開發(fā)進(jìn)度的下降。在軟硬件協(xié)同設(shè)計(jì)中所用到的一些關(guān)鍵技術(shù)，如可編程邏輯綜合和功能模型描述的進(jìn)步，使軟硬件協(xié)同設(shè)計(jì)變得越來越簡(jiǎn)單。當(dāng)前，軟硬件協(xié)同設(shè)計(jì)缺乏標(biāo)準(zhǔn)化的設(shè)計(jì)方法和驗(yàn)證評(píng)估方法，可通過擴(kuò)展

43、已有的硬件/軟件語言開發(fā)工具和擴(kuò)展形式化驗(yàn)證技術(shù)并應(yīng)用到軟硬件領(lǐng)域，如基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì)SOPC 設(shè)計(jì)來解決。軟硬件協(xié)同設(shè)計(jì)就是在進(jìn)入設(shè)計(jì)階段之初首先對(duì)軟硬件進(jìn)行劃分，劃分哪些功能由軟件來實(shí)現(xiàn)和哪些功能用硬件實(shí)現(xiàn)之后，軟件設(shè)計(jì)和硬件設(shè)計(jì)可以同時(shí)進(jìn)行，其中驗(yàn)證要貫穿軟硬件設(shè)計(jì)的整個(gè)過程；軟硬件分開設(shè)計(jì)的開發(fā)路線，會(huì)導(dǎo)致代價(jià)昂貴的糾錯(cuò)成本和開發(fā)進(jìn)度的下降。在軟硬件協(xié)同設(shè)計(jì)中所用到的一些關(guān)鍵技術(shù)，如可編程邏輯綜合和功能模型描述的進(jìn)步，使軟硬件協(xié)同設(shè)計(jì)變得越來越簡(jiǎn)單。當(dāng)前，軟硬件協(xié)同設(shè)計(jì)缺乏標(biāo)準(zhǔn)化的設(shè)計(jì)方法和驗(yàn)證評(píng)估方法，可通過擴(kuò)展已有的硬件/軟件語言開發(fā)工具和擴(kuò)展形式化驗(yàn)證技術(shù)并應(yīng)用到

44、軟硬件領(lǐng)域，如基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì)SOPC 設(shè)計(jì)來解決。2.2.2 ASIP 行為級(jí)設(shè)計(jì)方法ASIP 行為級(jí)設(shè)計(jì)方法的基礎(chǔ)是行為級(jí)體系結(jié)構(gòu)描述語言（Architecture Description Language, ADL），用于描述候選處理器指令集體系結(jié)構(gòu)5,14。行為級(jí)設(shè)計(jì)首先為備選體系結(jié)構(gòu)生成指令集模擬器，之后在模擬器上模擬執(zhí)行要在 ASIP 上運(yùn)行的應(yīng)用程序，通過剖析(profile)得到所執(zhí)行的應(yīng)用程序特征，以及處理器參數(shù)信息對(duì)指令集體系結(jié)構(gòu)的進(jìn)行優(yōu)化，然后對(duì)優(yōu)化后的指令集反復(fù)執(zhí)行、分析和優(yōu)化，一直到設(shè)計(jì)出滿足應(yīng)用約束條件的指令集。為了描述 ASIP 的行為級(jí)設(shè)計(jì)中需要

45、的所有信息，行為級(jí) ADL 在設(shè)計(jì)時(shí)，要能準(zhǔn)確、完整和方便完成。對(duì)指令集進(jìn)行行為級(jí)描述，行為級(jí) ADL 需要定義有關(guān)指令集體系結(jié)構(gòu)的指令的功能、格式、編碼和一些必要的硬件信息（如 cache）10,11。在基于 ADL 的 ASIP 設(shè)計(jì)流程中，體系結(jié)構(gòu)描述語言處于核心地位。ASIP 的開發(fā)特點(diǎn)對(duì) ADL 提出了兩個(gè)方面的要求：一是 ADL 必須能夠描述各種體系結(jié)構(gòu)特性，從而方便用戶定制指令和進(jìn)行體系結(jié)構(gòu)空間搜索；二是 ADL 要對(duì)體系結(jié)構(gòu)的描述應(yīng)盡量簡(jiǎn)潔，縮短開發(fā)時(shí)間。而這兩種要求往往以是相互矛盾，所以要折中處理。目前關(guān)于 ADL 的研究很多，如 nML 和 ISDL 是指令集描述語言(Is

46、 ADL)； LISA 和Expression 是通用 ADL 的代表，能同時(shí)描述了指令集和微體系結(jié)構(gòu)級(jí)信息；TIE 不能描述一個(gè)完整的處理器，只能給基礎(chǔ)處理器添加新指令。但 TIE 能夠快速地開發(fā)ASIP，且相關(guān)的開發(fā)工具已經(jīng)相當(dāng)成熟。這些 ADL 中最成功就是 LISA 和 TIE，它們都被實(shí)現(xiàn)了商業(yè)化，其中 TIE 已經(jīng)取得了較大成功。2.2.3 ASIP 系統(tǒng)級(jí)設(shè)計(jì)方法目前，在嵌入式系統(tǒng)設(shè)計(jì)革新當(dāng)中，系統(tǒng)級(jí)設(shè)計(jì)方法正是充滿希望的一個(gè)，在面臨數(shù)百萬門級(jí)系統(tǒng)設(shè)計(jì)中，原有的寄存器傳輸級(jí)設(shè)計(jì)方法已經(jīng)捉襟見肘，提高抽象層次，提出系統(tǒng)級(jí)設(shè)計(jì)新方法已成為解決問題復(fù)雜性的必然手段。ASIP 系統(tǒng)級(jí)的設(shè)

47、計(jì)15是從高抽象級(jí)到低抽象級(jí)的逐層實(shí)現(xiàn)的過程，每層都會(huì)涉及到描述、驗(yàn)證和轉(zhuǎn)換(綜合)，系統(tǒng)級(jí)比 RTL(寄存器轉(zhuǎn)送級(jí))級(jí)更高的抽象層次，包含了硬件和軟件等的實(shí)現(xiàn)，系統(tǒng)級(jí)層的主要對(duì)象是 ASIC、微處理器、存儲(chǔ)器和可編程邏輯等，因此系統(tǒng)級(jí)設(shè)計(jì)方法是與系統(tǒng)級(jí)相關(guān)的各種描述、驗(yàn)證和綜合技術(shù)的總稱。系統(tǒng)級(jí)設(shè)計(jì)的主要任務(wù)包括12：1、系統(tǒng)級(jí)描述：與軟硬件協(xié)同設(shè)計(jì)中的軟硬件統(tǒng)一描述相同，但是在與實(shí)現(xiàn)無關(guān)的抽象層次上描述整個(gè)系統(tǒng)的行為，分析和驗(yàn)證系統(tǒng)。2、系統(tǒng)級(jí)綜合：不僅關(guān)注軟硬件的劃分問題，而且把系統(tǒng)體系結(jié)構(gòu)和軟硬件的劃分問題放在了同等的位置上考慮，并發(fā)進(jìn)行，相互影響，反復(fù)迭代和循環(huán)。目前普通采用的系統(tǒng)級(jí)

48、綜合方法是把應(yīng)用系統(tǒng)功能的系統(tǒng)實(shí)現(xiàn)和行為描述的不同體系結(jié)構(gòu)描述分離，使得相同的系統(tǒng)功能在體系結(jié)構(gòu)不同的情況下也能實(shí)現(xiàn)，通過綜合生成與相3、系統(tǒng)級(jí)驗(yàn)證:系統(tǒng)級(jí)驗(yàn)證面臨設(shè)計(jì)空間搜索優(yōu)化的任務(wù)，因此對(duì)驗(yàn)證的效率要求比較高。目前驗(yàn)證的方法主要形式化驗(yàn)證方法和模擬驗(yàn)證。在系統(tǒng)級(jí)設(shè)計(jì)方法學(xué)中，系統(tǒng)描述占據(jù)主要位置，選擇的系統(tǒng)描述語言決定著具體的綜合和驗(yàn)證技術(shù)。因此，要選擇一種合適的 ADL 來完成對(duì) ASIP 的設(shè)計(jì)至關(guān)重要。2.3 基于 Web 的 ASIP 系統(tǒng)級(jí)設(shè)計(jì)方法基于 Web 的 ASIP 集成開發(fā)環(huán)境是一個(gè)跨平臺(tái)的集成開發(fā)環(huán)境，它立足于云計(jì)算的設(shè)計(jì)思路，方便開發(fā)者在瀏覽器端便可以輕松開發(fā)、調(diào)

49、試和部署網(wǎng)絡(luò)應(yīng)用程序。本身作為一款 APP 程序，基于 Web 的 ASIP 集成開發(fā)環(huán)境級(jí)融入了分享機(jī)制，開發(fā)者可以有選擇的上傳項(xiàng)目代碼，使用云技術(shù)來協(xié)同同事完成項(xiàng)目工作?；?Web 的ASIP 系統(tǒng)級(jí)主要支持一些嵌入式系統(tǒng)開發(fā)語言包括 UML、HDL、ADL 等，數(shù)據(jù)庫(kù)支持MySQL Server。基于 Web 的 ASIP 集成開發(fā)環(huán)境的目的就是要把 IDE 平臺(tái)搬到 Web 上來。和之前的IDE 碼庫(kù)相比，基于 Web 的 ASIP 集成開發(fā)環(huán)境為 Web 應(yīng)用提供了一個(gè)基于瀏覽器的開發(fā)工具，它的客戶端和所有工具都是用通過 IE 實(shí)現(xiàn)訪問的。它可以在瀏覽器標(biāo)簽頁里運(yùn)行的 IDE，也能

50、共享?？梢栽谛聵?biāo)簽頁里打開文件?！被?Web 的 ASIP 集成開發(fā)環(huán)境的服務(wù)器端的計(jì)劃是基于 Linux 實(shí)現(xiàn)的，采用 PHP 搭建 Web 服務(wù)?？蛻舳?UI 跟服務(wù)器之間的通信都基于 Web 實(shí)現(xiàn)。在基于 Web 的 ASIP 集成開發(fā)環(huán)境中，UML(統(tǒng)一建模語言)都可以非常直觀地展現(xiàn)出系統(tǒng)設(shè)計(jì)中的各個(gè)環(huán)節(jié)的問題和細(xì)節(jié)。軟硬件設(shè)計(jì)師們只要能看懂 UML 符號(hào)就可以輕松地交流，還可以共同設(shè)計(jì)一個(gè)系統(tǒng)。同時(shí)，通過 web 訪問的開發(fā)方式，第一能提供開源 ASIP 系統(tǒng)的，設(shè)計(jì)師可以不借助本地的開發(fā)工具，方便的訪問開源的 ASIP 系統(tǒng)進(jìn)行設(shè)計(jì)。系統(tǒng)級(jí)設(shè)計(jì)方法的核心是系統(tǒng)級(jí)描述語言。傳統(tǒng)的設(shè)

51、計(jì)描述語言如 HDL 等，面向低抽象級(jí)，不適于算法級(jí)和行為級(jí)描述，面向?qū)ο蠹夹g(shù)適用于行為級(jí)以上更高的抽象層次和 IP 重用，用面向?qū)ο蟮姆椒ǚ治?、設(shè)計(jì)嵌入式系統(tǒng)會(huì)是今后發(fā)展的方向。UML是一種設(shè)計(jì)語言，不是設(shè)計(jì)方法，它可以獨(dú)立于任何一種開發(fā)過程，但卻可以支持其過程。同其他建模語言相比，UML 用于嵌入式系統(tǒng)設(shè)計(jì)的主要優(yōu)勢(shì)有，UML 靜態(tài)結(jié)構(gòu)和動(dòng)態(tài)行為等方面的描述進(jìn)行了了統(tǒng)一；UML 可以從邏輯視圖或物理視圖不同的視角來構(gòu)建模型，用于理解和規(guī)劃系統(tǒng)的不同設(shè)計(jì)階段；UML 具有良好的擴(kuò)展機(jī)制，使用擴(kuò)展的UML 語言可以為一些特定應(yīng)用領(lǐng)域進(jìn)行建模。在 ASIP 系統(tǒng)設(shè)計(jì)方法中，可用 UML 為ASI

52、P 系統(tǒng)的行為、時(shí)間和結(jié)構(gòu)等特征建模。使用 UML 中的用例圖、對(duì)象圖、類圖及狀態(tài)圖對(duì)于系統(tǒng)級(jí)硬件建模已足夠。雖隨著通用處理器技術(shù)的發(fā)展，目前通用處理器已經(jīng)具有成熟的指令集結(jié)構(gòu)，不同處理器的差別主要在于微體系結(jié)構(gòu)層和硬件實(shí)現(xiàn)。ASIP 設(shè)計(jì)的要根據(jù)設(shè)計(jì)需求選擇合適的指令集結(jié)構(gòu)，具有很大的靈活性。而 XML 具有良好的擴(kuò)展性，采用 XML 能很好的描述 ASIP 的微體系結(jié)構(gòu)，滿足各方面的功能設(shè)計(jì)需求。對(duì)設(shè)計(jì)中的指令、微體系結(jié)構(gòu)的部件和互連結(jié)構(gòu)進(jìn)行定義和描述。UML 可用于嵌入式系統(tǒng)的設(shè)計(jì)，而且可用于嵌入式系統(tǒng)中的 ASIP 硬件設(shè)計(jì)，即ASIP 中硬部件的建模。本文主要闡述的是是用 UML 類

53、圖來描述 ASIP 硬部件的建模，這是與其它 UML 的建模使用的不一樣的地方。其它 ASIP 的建模如狀態(tài)圖，部署圖在以后的研究中再實(shí)現(xiàn)，它們可以從不同的視角來為 ASIP 進(jìn)行建模。如部署圖，用例圖等，以不同的視角來描述 ASIP 的設(shè)計(jì)。UML 模型序列化成 XML：由于 XML 的語法特性，可采用 XML 來描述 ASIP 的體系結(jié)構(gòu)和 ASIP 的 UML 模型的存儲(chǔ)。在 ASIP 的 UML 類圖建立之后，可采用 XML 來存儲(chǔ)模型數(shù)據(jù)。在基于 UML/XML 的 ASIP 系統(tǒng)級(jí)設(shè)計(jì)方法中在使用 XML 上只是運(yùn)用了 XML 的語法規(guī)則，所做的就是自己定制 XML 的語法標(biāo)記，用

54、于存儲(chǔ) ASIP 的數(shù)據(jù)模型。其實(shí)現(xiàn)主要是圍繞模型驅(qū)動(dòng)框架（MDA），研究 ASIP 系統(tǒng)的平臺(tái)無關(guān)模型（PIM）-UML 模型和平臺(tái)相關(guān)模型（PSM）-XML 模型，從而有效分離系統(tǒng)功能和實(shí)現(xiàn)描述13。采用 UML 可為ASIP 系統(tǒng)級(jí)設(shè)計(jì)建立模型，建立的模型可以被 UML 工具轉(zhuǎn)化成指定的程序語言代碼如HDL(Hardware Description Language)代碼。UML 作為一種模型語言，它使開發(fā)人員專注于建立產(chǎn)品的模型和結(jié)構(gòu)，而不是選用什么程序語言和算法實(shí)現(xiàn)。UML 可作為 ASIP系統(tǒng)設(shè)計(jì)的建模方法及設(shè)計(jì)方案的表述形式,以 XML 作為一種與平臺(tái)無關(guān)的信息封裝形式。兩者共同

55、構(gòu)建 ASIP 數(shù)據(jù)模型 DM(Data Modeling of ASIP)，以統(tǒng)一 ASIP 數(shù)據(jù)結(jié)構(gòu)。2.4 本章小結(jié)本章主要是系統(tǒng)地簡(jiǎn)述的嵌入式系統(tǒng)設(shè)計(jì)方法學(xué)和 ASIP 的設(shè)計(jì)方法，在這些設(shè)計(jì)方法學(xué)的基礎(chǔ)上，提出來了基于 Web 的 ASIP 系統(tǒng)設(shè)計(jì)方法。嵌入式系統(tǒng)的設(shè)計(jì)方法經(jīng)過了本地開發(fā)工具的電路級(jí)、邏輯門級(jí)、寄存器級(jí)和系統(tǒng)級(jí)設(shè)計(jì)的發(fā)展過程。本文提出的基于 Web 的 ASIP 的設(shè)計(jì)方法也一種開發(fā)性的系統(tǒng)級(jí)的設(shè)計(jì)方法。系統(tǒng)級(jí)設(shè)計(jì)的過程是通過 web 的訪問，從較高的抽象層次上由行為描述，逐漸轉(zhuǎn)向結(jié)構(gòu)描述，最后到物理實(shí)現(xiàn)的過程。在系統(tǒng)的設(shè)計(jì)過程 ，其主要任務(wù)可分為系統(tǒng)級(jí)描述、系統(tǒng)級(jí)

56、綜合和系統(tǒng)分析、驗(yàn)證。3 系統(tǒng)方案分析與設(shè)計(jì)3.13.1 webweb 訪問功能實(shí)現(xiàn)的系統(tǒng)分析訪問功能實(shí)現(xiàn)的系統(tǒng)分析3.1.1 需求分析基于 web 的 ASIP 集成開發(fā)環(huán)境功能需求如下：1、提供工程管理、源代碼編輯器、編譯器、調(diào)試器、軟件組件等主要功能。 （1）工程管理功能提供工程管理任務(wù)，加快嵌入式應(yīng)用程序的開發(fā)進(jìn)度； （2）源代碼編輯器是一個(gè)成熟的全功能源文件編輯器，具備文件管理、搜索等功能。（3）編譯器是 C/C+編譯器，提供易用的按鈕式流程，允許開發(fā)人員手工設(shè)置高級(jí)編譯選項(xiàng)。（4）調(diào)試器要求調(diào)試信息查看，使用戶可以訪問開發(fā)對(duì)象的變量、寄存器、存儲(chǔ)器、斷點(diǎn)以及表達(dá)式賦值函數(shù)。（5）軟

57、件組件使開發(fā)者通過軟件組件來快速定制系統(tǒng)，軟件組件主要包括硬件抽象層運(yùn)行庫(kù)，可對(duì)庫(kù)文件進(jìn)行編輯。2、該開發(fā)環(huán)境是基于 web 的用來編寫代碼和系統(tǒng)設(shè)計(jì)的框架，支持即時(shí)部署、在線編輯等功能。3、該開發(fā)環(huán)境是在帶網(wǎng)絡(luò)功能的基于 ASIP 的目標(biāo)板的嵌入式操作系統(tǒng)上部署。3.1.2 技術(shù)可行性分析該集成開發(fā)環(huán)境可以在 Linux 操作系統(tǒng)下 Apache+PHP+phpMyadminb+MySQL5.0 來實(shí)現(xiàn)，即部署了 web 服務(wù)的嵌入式操作系統(tǒng)。這套開發(fā)軟件及環(huán)境都是免費(fèi)且可從網(wǎng)上下載，不需要任何費(fèi)用。要完成基于 ASIP 集成開發(fā)環(huán)境的 web 訪問，必須能夠配置嵌入式操作系統(tǒng)的 PHP 程

58、序。同時(shí)，硬件層面還需要能夠移植 linux 到基于 ASIP 軟核的帶以太網(wǎng)接口及的目標(biāo)板。我們可以采用開源 Openrisc 軟核來驗(yàn)證設(shè)計(jì)，所以可以設(shè)計(jì)開發(fā)帶以太網(wǎng)的 FPGA 小系統(tǒng)板來實(shí)現(xiàn)底層硬件支持，移植 Linux 操作系統(tǒng)并搭建Apache+PHP+phpMyadminb+MySQL5.0 來部署 ASIP 集成開發(fā)環(huán)境這個(gè)基于 web 的 IDE 服務(wù)。該集成開發(fā)環(huán)境可通過第三方 JS 空間來設(shè)計(jì)功能界面、存儲(chǔ)訪問等功能，通過可執(zhí)行規(guī)約實(shí)現(xiàn) PHP 和 EDA 之間的接口。3.2 以太網(wǎng)硬件方案我們參考以往的 openrisc 硬件平臺(tái)設(shè)計(jì)了 FPGA 目標(biāo)板，以滿足驗(yàn)證 A

59、SIP 設(shè)計(jì)的OPpenrisc 處理器 SoC 設(shè)計(jì)的要求。主板支持最常見接口，支持簡(jiǎn)單地連接和調(diào)試。該主板能夠支持 openrisc 的快速啟動(dòng)。根據(jù)預(yù)先定義的 Openrisc SOC 設(shè)計(jì)，確保 OpenRISC 處理器系統(tǒng)的隨時(shí)運(yùn)行。同時(shí)，創(chuàng)建 VirtualBox 鏡像，即 ubantu linux系統(tǒng)，可在該系統(tǒng)支持下搭建 web 環(huán)境。目標(biāo)板采用 Altera 公司的 Cyclone IV E，22K LUT FPGA，32 MB SDRAM、1MB SPI FLASH、以太網(wǎng)控制芯片、USB Host/Slave、采用 USB 供電。兩個(gè) JTAG 接口（用于對(duì)FPGA 進(jìn)行

60、編程，外部 SPI 閃存和 OpenRISC 調(diào)試通過 GDB 工具）、兩個(gè) UART 接口。Linux 下的軟件工具已經(jīng)安裝并制成 VirtualBox 鏡像。在開發(fā)板上移植 Ubantu linux系統(tǒng)并添加 web 訪問服務(wù)，ASIP 集成設(shè)計(jì)環(huán)境、使 win 或 Android 設(shè)備能通過 IE 訪問orsoc 開發(fā)板，對(duì) ASIP 進(jìn)行系統(tǒng)設(shè)計(jì)。3.3 以太網(wǎng) MAC 控制器為驗(yàn)證本文 ASIP 設(shè)計(jì)而采用 Openrisc 軟核移植 linux 系統(tǒng)進(jìn)行功能試驗(yàn)，而基于 openrisc 軟核的以太網(wǎng)不能離開底層以太網(wǎng)控制器及其驅(qū)動(dòng)的支持。開源 Opencore組織提供了 Ethe