計算機(jī)組成原理期中試卷

1、精品文檔2014-2015學(xué)年第一學(xué)期期中考試試題課程名稱 計算機(jī)組成基礎(chǔ)出題教師簽名題庫抽題_任課教師簽名審題教師簽名考試方式考試時間（閉）卷（100）分鐘適用專業(yè) _計算機(jī)各專業(yè)題號一二三四總分得分評卷人C）代碼局部性D）數(shù)據(jù)局部性8 . 在主存和CPU之間增加cache的目的是（）。A）增加內(nèi)存容量B）提高內(nèi)存的可靠性C）解決CPU與內(nèi)存之間的速度匹配問題D）增加內(nèi)存容量，同時加快存取速度9 .采用串行接口進(jìn)行 7位ASCII碼傳送，帶有一位奇校驗位，1位起始位和2位停止位。當(dāng)波特率為 9600波特時，字符傳送速率為（）。A) 960B) 873C)1371D) 48010.中斷向量是指

2、（） A）中斷服務(wù)程序入口地址 C）例行程序入口地址B）子程序入口地址D）中斷服務(wù)程序入口地址指示器11.保存當(dāng)前正在訪問的存儲單元地址的寄存器是一、單項選擇題（每小題2分，共30分）1 .馮偌依曼計算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是（）。A）指令操作碼的譯碼結(jié)果B）指令和數(shù)據(jù)的尋址方式C）指令周期的不同階段D）指令和數(shù)據(jù)所在的存儲單元2 .控制器、運(yùn)算器和存儲器合起來一般稱為（）。A） IO部件 B）內(nèi)存儲器C）外存儲器D）主機(jī)3 .在CPU中跟蹤指令后繼地址的寄存器是（）。A） MARB） PCC） IRD） PSW4 .將二進(jìn)制數(shù)左移一位，不發(fā)生溢出時，

3、則數(shù)值（）。A）增大一倍B）減少一倍C）增大十倍D）減少十倍5 . 8位二進(jìn)制無符號定點整數(shù)能表示的數(shù)值范圍是（）。A）-128 127B） 0 127C） 0 255D） 0 2566 .以下速度最快的存儲器類型是（）。A） EPROM B） DRAMC） DDR RAM D） SRAM7 .如果一個存儲單元被訪問，這個存儲單元有可能很快會再被訪問，稱為（）。A）時間局部性B）空間局部性A） PC12.若某數(shù)： 法是：（）。B) IRC) AR)D) DRx的真值為-0.1010,在計算機(jī)中該數(shù)表示為1.0110,則該數(shù)所用的編碼方A）原碼B）反碼C）補(bǔ)碼D）移碼13.系統(tǒng)總線中地址線的功能

4、是（）。A）選擇主存單元地址C）選擇外存地址14.在集中式總線仲裁中,A）菊花鏈方式C）分布式B）選擇進(jìn)行信息傳輸?shù)脑O(shè)備D）指定主存和IO設(shè)備接口電路的地址 （）方式對電路故障最敏感。B）獨立請求方式D）計數(shù)器定時查詢方式15.采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用一個（）的時間。A）指令周期B）機(jī)器周期C）存儲周期 D）總線周期、填空題（每空1分,共20分）1 .移碼表示法主要用于表示【 】數(shù)的階碼E,以利于比較兩個數(shù)指數(shù)的大小和【】操作。2 .主存與CACHE的地址映射有【】、【和組相聯(lián)三種方式。3 . DRAM 存儲器的刷新一般有【 】、【和異步式三種方式，之所以刷新是因為有電

5、荷泄露、需要定期補(bǔ)充。4 .控制器中必須有的兩個寄存器是【】和【5 .總線仲裁的方式有【 】和【】兩種。前者又分為【 】、計數(shù)器定時查詢和三種方式。6 .磁盤存儲器的訪問時間主要包括時間、時間和數(shù)據(jù)傳輸時間。7 .常見的主機(jī)與外設(shè)間的數(shù)據(jù)交換方式有程序查詢方式、【】、【】、通道方式和外圍處理機(jī)方式。8 .浮點數(shù)加減法運(yùn)算的步驟大體分五步：0操作數(shù)檢查、【】、尾數(shù)加減、和舍入處理等。9 . CACHE的寫操作策略有和【】、寫一次法三種。當(dāng)/MREQ有效時有訪存請求。要求：1）計算所需SRAM芯片的數(shù)量；2）畫出CPU與存儲器的連接示意圖。3.設(shè)某機(jī)主存容量為 4MB , Cache為16KB,每

6、字塊有8個字，機(jī)器字長為 32位。 設(shè)計一個四路組相聯(lián)映射的Cache組織。1）畫出主存地址字段中各段的位數(shù)2）設(shè)Cache初態(tài)為空，CPU依次從主存第 0,1,2,89號單元讀出90個字，并重 復(fù)8次，問命中率是多少？三、計算題（每小題5分，共20分）1 .已知x = -0.10110, y = -0.00001 ,用變形補(bǔ)碼計算 x+y,并指出結(jié)果是否溢出。2 .設(shè)某總線在一個總線周期中并行傳送8個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于五個總線時鐘周期，總線時鐘頻率為60MHz ,求總線帶寬等于多少？3 .設(shè)某計算機(jī)數(shù)據(jù)線、地址線均是8位，有一條相對尋址的無條件轉(zhuǎn)移指令存于內(nèi)存的20H單元中，指

7、令給出的位移量D=00010101B,該指令占用2個字節(jié)，試計算該指令執(zhí)行結(jié)束時PC的內(nèi)容。4 . CPU執(zhí)行一段程序時，Cache完成存取的次數(shù)為 2900次，主存完成存取的次數(shù)為 100次，已知Cache存取周期為5ns ,主存為20ns,求Cache /主存系統(tǒng)的效率和平 均訪問時間。四、分析題及應(yīng)用題（每小題10分，共30分）1 .采用串行異步通信方式傳送字符，假設(shè)每秒傳輸120個數(shù)據(jù)幀，每幀包括 7位數(shù)據(jù)位，偶校驗1位，起始位1位，停止位l位。1）求傳輸波特率2）要傳輸字符 A和8,請分別畫出波形圖。2 . 現(xiàn)有256Kx 16位SRAM 芯片來設(shè)計 1024Kx 16位的存儲器。S

8、RAM 芯片有兩個 控制端：當(dāng)/CS有效時該片被選中；當(dāng)/WE有效時執(zhí)行寫操作。CPU有/MREQ控制端，3）若Cache速度是主存的6倍，求使用Cache和無Cache相比，存儲速度提高了多少。答題卷（請將全部答案寫在本答題卷上，別處答題將視作無效）、單項選擇題（15*2=30分）123456789101112131415、填空題（10*2=20分）123456789三、計算題（4*5=20分）1.2.4.四、應(yīng)用題（3*10=30分）12345678910CDBACDACBD1112131415CCDAC、單項選擇題（15*2=30分）7中斷方式DMA方式8對階規(guī)格化9寫回法寫直達(dá)法三、計

9、算題（4*5=20分）1浮點數(shù)對階2直接映射全相聯(lián)映射3集以分散式4IR PC5集以分散式 鏈?zhǔn)姜毩⒄埱?找道時間等待時間、填空題（10*2=20分）x 補(bǔ)11.010101.y 補(bǔ),11.11111x+y=-0.101112. 60*8/5=96MBps3. 20H+15H+2=37H (tc 2900 tm tca4.2900 100tc 5 e - - 90.9%ta 5.511.0101011.1111111.01001不溢出第七章指令系統(tǒng)內(nèi)容）1005.5ns四、應(yīng)用題（3*10=30分）1. 120*(7+1+1+1) =1200Baud字符 A 0 1000001 01字符8 0 0001110 11（波形圖省略）2）字?jǐn)U展,使用一個