簡(jiǎn)易頻率特性測(cè)試儀 陳碩組報(bào)告

1、簡(jiǎn)易頻率特性測(cè)試儀摘要：本系統(tǒng)以MSP430單片機(jī)為核心，由DDS頻率合成器及其調(diào)理電路 、RLC被測(cè)網(wǎng)絡(luò)、高速乘法器、低通濾波、高精度ADC及顯示電路等構(gòu)成。高速DDS頻率合成器AD9854產(chǎn)生兩路正交信號(hào)，其中一路通過(guò)RLC諧振網(wǎng)絡(luò)，其輸出的信號(hào)與原始兩路正交信號(hào)分別通過(guò)乘法器形成兩路帶有直流分量的混頻信號(hào)，通過(guò)低通濾波提取出該直流信號(hào)進(jìn)入數(shù)模轉(zhuǎn)換器，根據(jù)公式AMP=和Ang=即可得出原始信號(hào)通過(guò)諧振網(wǎng)絡(luò)后得到的幅度與相位值，通過(guò)掃頻測(cè)試即可得到幅頻與相頻曲線(xiàn)。經(jīng)測(cè)試，本設(shè)計(jì)滿(mǎn)足題目所有基礎(chǔ)部分和部分發(fā)揮部分要求。關(guān)鍵字：DDS、待測(cè)網(wǎng)絡(luò)、高速乘法器、MSP430f1691、 系統(tǒng)方案1、

2、 總體方案設(shè)計(jì)本系統(tǒng)設(shè)計(jì)由DDS頻率合成器AD9854實(shí)現(xiàn)兩路正交信號(hào)的產(chǎn)生，其中一路信號(hào)經(jīng)過(guò)被測(cè)網(wǎng)絡(luò)產(chǎn)生待測(cè)信號(hào)，待測(cè)信號(hào)與原始的兩路正交信號(hào)都通過(guò)比較器形成方波，再將該待測(cè)信號(hào)與原始正交信號(hào)通過(guò)鎖相放大電路產(chǎn)生兩路帶有直流分量的待測(cè)信號(hào)信號(hào)，經(jīng)過(guò)低通濾波形成純正直流信號(hào)后根據(jù)AMP=得到幅度，Ang=得到相角。系統(tǒng)框圖： 圖1-1 系統(tǒng)框圖2、DDS方案的論證與選擇方案一：模擬器件實(shí)現(xiàn)。采用AD公司AD9854高速DDS模擬器件，通過(guò)單片機(jī)編程，寫(xiě)入頻率控制字和相位控制器，實(shí)現(xiàn)不同頻率相位的波形輸出。方案二：線(xiàn)上可編程邏輯器件構(gòu)成。通過(guò)FPGA，構(gòu)建內(nèi)部DDS模塊 ，編程控制頻率及通過(guò)DA

3、輸出產(chǎn)生相應(yīng)的波形。方案一通過(guò)單片機(jī)控制，程序簡(jiǎn)單，AD9854內(nèi)部時(shí)鐘速率最高為300MHz，且該芯片輸出誤差及輸出失調(diào)都較小，完全可以滿(mǎn)足題目要求。方案二中若想輸出高頻波形，則需將FPGA時(shí)鐘進(jìn)行倍頻，這樣會(huì)導(dǎo)致輸出的頻率值不能滿(mǎn)足本題0.0001的誤差范圍，同時(shí)對(duì)DA的要求非常高，綜上所述，我們采用方案一。3、乘法器方案的論證與選擇方案一：利用運(yùn)放、比較器、電子開(kāi)關(guān)等搭建乘法器。采用兩路同相和反向輸入放大器做為輸入放大，經(jīng)過(guò)比較器將參考信號(hào)轉(zhuǎn)為方波信號(hào)。電子開(kāi)關(guān)用作相敏解調(diào)，最后通過(guò)輸出放大和低通濾波得到乘法輸出。方案二：采用集成的模擬乘法器芯片AD835，它作為一款電壓輸出型四象限模擬

4、乘法器，帶寬高達(dá)250MHz，其外圍電路非常少，配置簡(jiǎn)單 。方案一理論很容易但是電路結(jié)構(gòu)較復(fù)雜，本題要求信號(hào)達(dá)到40M，搭建的電路很難滿(mǎn)足要求。而集成的乘法器IC外圍電路簡(jiǎn)單，且足以帶寬也完全滿(mǎn)足要求。綜上，我們采用方案二做為乘法器的設(shè)計(jì)方案。4、 低通濾波方案的論證與選擇方案一：使用有源低通濾波器，用TI公司的OPA227運(yùn)放搭建一個(gè)有源低通濾波器，設(shè)計(jì)截止頻率為1Hz,盡可能保留直流分量。方案二：使用巴特沃茲無(wú)源低通濾波器，通過(guò)RC網(wǎng)絡(luò)構(gòu)成地通過(guò)濾波，濾去交流成分，保留直流分量。因?yàn)楸鞠到y(tǒng)中沒(méi)有低頻噪聲，交流分量較為固定，不須設(shè)計(jì)高階濾波器。方案一雖然有源濾波搭建較為麻煩，但可保證通帶內(nèi)直

5、流信號(hào)沒(méi)有衰減，且OPA227運(yùn)放輸入失調(diào)電壓很小，基本可以保證輸入直流信號(hào)沒(méi)有變化，而方案二用RLC網(wǎng)絡(luò)雖然電路搭建簡(jiǎn)單，但通帶會(huì)有衰減，對(duì)信號(hào)的保真度低，會(huì)造成明顯的誤差，綜合考慮, 本系統(tǒng)選用方案一。二、系統(tǒng)理論分析與計(jì)算1、整體方案分析及計(jì)算該系統(tǒng)設(shè)計(jì)目的是檢測(cè)RLC網(wǎng)絡(luò)的幅頻特性及相頻特性。為實(shí)現(xiàn)該目的，先用AD9854DDS信號(hào)合成器發(fā)出兩路正交的初始信號(hào)（Acosx、Asinx），該信號(hào)頻率從1M到40M可調(diào)，由Acosx一路通過(guò)待測(cè)的RLC諧振網(wǎng)絡(luò)產(chǎn)生諧振信號(hào)，該信號(hào)分別與原始的兩路正交信號(hào)通過(guò)乘法器相乘形成兩路混頻信號(hào)進(jìn)行鎖相放大再濾波，提取出兩路直流電壓，根據(jù)公式AMP=與

6、Ang=分別得到待測(cè)網(wǎng)絡(luò)的幅頻與相頻特性。2、鎖相放大器分析鎖相放大提取信號(hào)利用相關(guān)檢測(cè)技術(shù)，根據(jù)相關(guān)性原理，通過(guò)自相關(guān)或互相關(guān)運(yùn)算，以最大限度地壓縮帶寬、抑制噪聲，完成微弱信號(hào)的檢測(cè)，主要由相敏檢波部分和低通濾波部分構(gòu)成。若鎖相放大器輸入信號(hào)為：參考信號(hào)為：其中，和分別為輸入信號(hào)和參考信號(hào)的頻率，和為對(duì)應(yīng)相位角，和為對(duì)應(yīng)幅值。兩路信號(hào)進(jìn)入相敏檢波后進(jìn)行乘法，輸出為：上式表明，相敏檢波器的輸出包括兩部分，前者為Us 與Ur的差頻分量，后者為和頻分量。當(dāng)被測(cè)的有用信號(hào)與參考信號(hào)同步時(shí)，即f1 = f2 時(shí)，差頻為零，這時(shí)差頻分量變成相敏直流電壓分量,而和頻分量為倍頻。通過(guò)低通濾波濾除倍頻分量，從

7、而使輸出變?yōu)椋核?，?dāng)被測(cè)有用信號(hào)與參考信號(hào)頻率f2 = f1 時(shí)，則上式中存在直流分量，即鎖相放大器的直流輸出：2、 濾波器設(shè)計(jì) 在本系統(tǒng)中，信號(hào)從乘法器輸出之后是一個(gè)帶有直流分量的混頻信號(hào)，為了使后級(jí)AD采樣時(shí)采得準(zhǔn)確的諧振信號(hào)電壓，需要對(duì)該諧振信號(hào)進(jìn)行濾波，因?yàn)楸鞠到y(tǒng)沒(méi)有低頻噪聲，直流信號(hào)中混雜的交流分量也較為固定，故利用TI公司的高精度低噪聲運(yùn)放OPA227設(shè)計(jì)二階有源低通濾波器，截止頻率為1Hz即可滿(mǎn)足要求。由截止頻率計(jì)算公式=1=，取R=16K，C=10uF。實(shí)踐證明設(shè)計(jì)兩個(gè)串聯(lián)的一階低通濾波其效果要好于單獨(dú)用一個(gè)運(yùn)放設(shè)計(jì)兩階低通濾波，故本次設(shè)計(jì)采用如圖3.2.1電路圖。圖3.2.

8、1 二階1Hz低通濾波電路圖3、 ADC設(shè)計(jì)本題目要求幅頻測(cè)量誤差的絕對(duì)值0.5dB；掃頻測(cè)量的頻率數(shù)據(jù)顯示的分辨率為100kHz。2s內(nèi)數(shù)據(jù)從在1M變化到40M，最小步進(jìn)為100K，數(shù)據(jù)變化率最為0.05s。系統(tǒng)幅度絕對(duì)誤差0.5dB，根據(jù)實(shí)際測(cè)試計(jì)算我們所需最小分辨率為2.8mv以?xún)?nèi)。故我們采用TI公司具有16位分辨率的高精度數(shù)模轉(zhuǎn)換器ADS115，其能夠以每秒860個(gè)采樣數(shù)據(jù)的速率執(zhí)行轉(zhuǎn)換操作，最小分辨率為30.5µv，且能支持4路單端輸入和兩路差分輸入。5、被測(cè)網(wǎng)絡(luò)設(shè)計(jì)該題目要求設(shè)計(jì)中心頻率為20MHz，有載品質(zhì)因素為4，最大電壓增益為-1dB。RLC串聯(lián)諧振網(wǎng)絡(luò)的中心頻率即

9、諧振頻率,=20MHz,推得LC=6.333*10-17。串聯(lián)電路的總阻抗，諧振時(shí)L=，所以諧振電路中心頻率時(shí)的總阻抗為R。為了保證中心頻率時(shí)增益為-1dB即0.89，即當(dāng)即可，即R12.2，取R=1。品質(zhì)因數(shù)=4。當(dāng)R固定，聯(lián)立LC=6.333*10-17和=4可得L與C的值，考慮到標(biāo)稱(chēng)值，取L=3.3uH,C=20pF?？紤]到電感與電容實(shí)際值與標(biāo)記值的誤差，經(jīng)檢測(cè)此時(shí)品質(zhì)因數(shù)為4.06， 中心頻率為20.2MHz，滿(mǎn)足題目要求。5、 特性曲線(xiàn)顯示 根據(jù)題目要求，掃頻范圍從1M到40M, 同時(shí)最小步進(jìn)大于100KHz，在額定時(shí)間范圍內(nèi)最多需要采集數(shù)據(jù)390個(gè)，也就是在顯示裝置上面最多只需要顯

10、示390個(gè)點(diǎn)，故采用128*64的點(diǎn)陣液晶即可滿(mǎn)足要求。本設(shè)計(jì)采用 帶中文字庫(kù)的12864液晶，其是一種具有4位/8位并行、2線(xiàn)或3線(xiàn)串行多種接口方式，內(nèi)部含有國(guó)標(biāo)一級(jí)、二級(jí)簡(jiǎn)體中文字庫(kù)的點(diǎn)陣圖形液晶顯示模塊；其顯示分辨率為128×64, 內(nèi)置8192個(gè)16*16點(diǎn)漢字，和128個(gè)16*8點(diǎn)ASCII字符集.利用該模塊靈活的接口方式和簡(jiǎn)單、方便的操作指令，可方便構(gòu)成本題所需中文人機(jī)交互圖形界面以及特性曲線(xiàn)繪制界面。3、 電路與程序設(shè)計(jì)1、 DDS及后級(jí)調(diào)理電路設(shè)計(jì)本系統(tǒng)采用AD9854DDS信號(hào)合成器制作兩路正交信號(hào)發(fā)生器，設(shè)計(jì)實(shí)踐中發(fā)現(xiàn)當(dāng)AD9854輸出高頻時(shí)，

11、輸出信號(hào)會(huì)伴隨較為明顯的噪聲和偏置所以要在A(yíng)D9854輸出級(jí)添加調(diào)偏與低通濾波電路；為了滿(mǎn)足輸出電壓1V，要在輸出級(jí)添加同相比例放大電路。因?yàn)檩敵鲎畲箢l率為40MHz，所以設(shè)置低通濾波的截止頻率為60MHz。本設(shè)計(jì)選用ST公司的寬頻帶運(yùn)放LF351設(shè)計(jì)兩階有源低通濾波器，電路如圖3.1.1所示。放大模塊選用TI公司的寬帶寬FET輸入運(yùn)放OPA656，經(jīng)實(shí)際測(cè)量由DDS直接輸出的信號(hào)峰峰值為500mV，故設(shè)計(jì)兩階同向比例放大器，電路如圖3.1.2所示。圖3.1.1 60MHz低通濾波電路圖3.1.1 AD9854電路2、 被測(cè)網(wǎng)絡(luò)設(shè)計(jì)被測(cè)網(wǎng)絡(luò)為純RLC電路，為了保證輸入電壓穩(wěn)定，在輸入級(jí)前段用T

12、I公司的高帶寬電流反饋型運(yùn)放THS3001做一級(jí)跟隨器作為緩沖，同樣后級(jí)同樣用THS3001做一級(jí)緩沖來(lái)保持輸出電壓。在前級(jí)緩沖器輸出端串聯(lián)一個(gè)50電阻，因?yàn)門(mén)HS3001做同相跟隨器時(shí)輸出阻抗非常小所以該50電阻即可為RLC待測(cè)網(wǎng)絡(luò)的輸入阻抗。在RLC網(wǎng)絡(luò)的輸出端加一個(gè)50電阻接地，該電阻即為輸出阻抗，根據(jù)系統(tǒng)理論分析與計(jì)算中對(duì)待測(cè)網(wǎng)絡(luò)進(jìn)行的計(jì)算（R=1，L=3.3uH, C=20pF）設(shè)計(jì)出如圖3.2.1所示被測(cè)網(wǎng)絡(luò)電路圖。圖3.2.1 RLC諧振網(wǎng)絡(luò)電路3、乘法器電路設(shè)計(jì)本系統(tǒng)利用高速乘法器AD835，其外圍電路簡(jiǎn)單，本設(shè)計(jì)中利用Z端調(diào)節(jié)輸出偏置，輸出僅由X,Y決定，調(diào)節(jié)電位器可實(shí)現(xiàn)增益

13、微調(diào)，如圖所示。4、 與相關(guān)模塊設(shè)計(jì) 本設(shè)計(jì)利用MSP430f16做為主控芯片，在IAR軟件平臺(tái)上進(jìn)行程序開(kāi)發(fā)和模塊驅(qū)動(dòng)，程序流程圖如圖所示。四、 系統(tǒng)測(cè)試1、測(cè)試儀器（1）、數(shù)字示波器 Tektronix TDS1002(60MHz 1GS)（2）、DDS函數(shù)信號(hào)發(fā)生器 瑞特 SG1060A（3） 、數(shù)字萬(wàn)用表 UNI-T UT56（4）、線(xiàn)性電源 SG17322、測(cè)試方案（1） DDS輸出信號(hào)測(cè)試FPGA產(chǎn)生m序列作為白噪聲通入5MHz低通濾波器，用示波器觀(guān)察濾波器的輸出。調(diào)出示波器FFT功能，觀(guān)測(cè)白噪聲頻譜及均方根。判定頻譜是否平坦，帶寬是否不大于10MHz，有效值不小于0.2V。進(jìn)一步

14、提高噪聲有效值，判定是否達(dá)到題目發(fā)揮部分要求，噪聲有效值不小于2V。（2） RLC諧振網(wǎng)絡(luò)測(cè)試（3） 測(cè)量速度測(cè)試改變DDS輸出頻率，觀(guān)測(cè)系統(tǒng)刷屏速度是否滿(mǎn)足題目要求。3、測(cè)試結(jié)果及分析（1） DDS輸出信號(hào)測(cè)試根據(jù)測(cè)試方案，測(cè)試結(jié)果如表4.3.1所示。表4.3.1DDS輸出信號(hào)頻率（）幅度頻率幅度頻率幅度頻率幅度頻率幅度（2） 鎖相放大器測(cè)試結(jié)果根據(jù)測(cè)試方案，測(cè)試結(jié)果如表4.1所示。表4.1 鎖相放大器測(cè)試結(jié)果測(cè)試條件輸入信號(hào)：Vp=1V,f=5kHz噪聲有效值500mV2V被測(cè)電阻1k1.5k2k1k1.5k2k測(cè)試阻值1.05k1.5k2.05k1.1k1.45k1.9k誤差5%0%2.

15、5%10%3.3%5%測(cè)試結(jié)果分析：系統(tǒng)采用查表的方式實(shí)現(xiàn)電阻阻值測(cè)量功能，1k2k間以50進(jìn)行分段存儲(chǔ)。由測(cè)試結(jié)果可以看出，在噪聲有效值為2V、電阻為1k時(shí)，系統(tǒng)誤差最大，誤差來(lái)源主要是由于信噪比降低，AD采集到直流電壓不穩(wěn)定，夾雜較多噪聲，導(dǎo)致結(jié)果偏差較大。（3） 測(cè)量速度測(cè)試結(jié)果根據(jù)測(cè)試方案，可以看出系統(tǒng)在測(cè)試中可以很快的刷新屏幕，測(cè)試阻值。完全達(dá)到題目2次/s要求。（4） 電容測(cè)量測(cè)試結(jié)果根據(jù)測(cè)試方案描述，系統(tǒng)可以自動(dòng)識(shí)別出電容。容值測(cè)試結(jié)果如表4.2所示。表4.2 鎖相放大器測(cè)試結(jié)果測(cè)試條件輸入信號(hào)：Vp=1V,f=5kHz噪聲有效值500mV2V被測(cè)電容10nF15nF20nF10nF15nF20n