三相缺相檢測電路的原理分析

1、三相缺相檢測電路的原理分析本部事業(yè)部電源開發(fā)部付應(yīng)紅前言：對于使用三相交流電的用電設(shè)備，一個最基本的可靠性保護功能就是三相輸入缺相檢測功能，當三相輸入中任何一相電壓缺相時，該電路模塊輸出缺相告警信號。通過對告警信號的處理，保證了對用電設(shè)備的安全保護。一、工作原理1 1、電路原理圖原理圖如圖 1 所示：圖 1 1 電路原理圖2 2、工作原理其工作原理如下:當三相輸入電壓正常時，其三相輸入相電壓波形如圖 2 所示，為便于分析，將一個電源周期分為 6 等份，如圖 2 所示 T1、T2、T3、T4、T5、T6。在這六個區(qū)間，三相電源之間的關(guān)系如表 1 所示：T1T2T3T4T5T6三相電源之間的關(guān)系U

2、AUCUBUAUBUCUBUAUCUBUCUAUCUBUAUCUAUB圖 2 三相正常時檢測電路波形圖在區(qū)間 T1 內(nèi)，UAUCUB,A 相電壓最大，B 相電壓最小，因此，在圖 1 中的光藕 D1 和二極管 VD5 導通，此時，控制信號 UC為低電平，當時間從 T1 進入 T2 區(qū)間時,UAUBUC,A 相電壓最大，C 相電壓最小，因此，在圖 1 中的光藕 D1 和二極管 VD4 導通，控制信號 UC為低電平，如此類推，在區(qū)間 T3、T4、T5、T6時，控制信號 UC均為低電平，所以，在一個電源周期內(nèi)，控制信號 UC為低電平，也就是說，當三相輸入電壓正常時（不缺相），控制信號 UC一直為低電平

3、，從而使缺相告警信號PHFL 為低電平，表示輸入正常。當三相輸入電壓缺相時，其檢測電路波形圖如圖 3 所示，圖 3 三相缺 C 相時檢測電路波形圖由于缺 C 相時，線電壓只有 UAB一相，當 UAB在過零點附近時，光藕 D1 不導通,其余二個光藕也不導通，此時，控制信號 UC為高電平，從而使缺相告警信號 PHFL 為高電平，表示輸入缺相，送 ECU 處理。3 3、電路設(shè)計說明(1)(1)控制信號VC的計算圖 1 中，各點電壓說明如下：VA：光藕輸出；VB：電壓比較器 LM339 第 4 腳輸入；V三極管 VT1 基極控制信號；V所有比較器的比較電壓基準。光藕 TLP621GRW 電流傳輸比 C

4、TR 取最小值,即 CTRIN=100%電壓基準 VR為：5.615VR=10.5V8又 VA=15-I6.8=10.5V則光藕集電極電流為：IcJ5-10.5=0.66mA6.8,，一一,r15-10.5根據(jù) CTRMIN=100%可得IF=Ic=0.66mA。6.8U-1.2-1一一一在光耦原邊電路中：IF=0.66mA所以原邊最小電壓應(yīng)為150150U=0.66mA3002.2=200.7V當光藕原邊電路線電壓瞬時值大于 200V 時，VA10.5V,則 Vc 為高電平。AC因此在三相輸入電壓缺相時，控制信號VC為一個方波信號，波形見圖 3。一個電源周期T=20ms,而線電壓從 0V 上

5、升到 200V 的時間設(shè)為t,則有200200=72父 380Xsinwt，則wt=arcsin()=arcsin(0.3722)=21.85*537所以t=1.2ms,則控制信號VC高電平維持時間為 2.4ms,低電平維持時間為 10-2.4=7.6ms。(2)(2)充放電回路分析計算充放電回路由電阻 R9R1RVT2、C1RC11 組成。當控制信號VC為高電平時，三極管 VT1、VT2 導通，+15V 電源通過電阻 R9、R10 給電容 C1RC11,當控制信號VC為低電平時，三極管 VT1、VT2 截止，電容 C10、C11 通過電阻 R9 放電，顯然，V VB B實際上為一個直流電壓迭

6、加一個脈動信號，只要VR的波不小于 10.5V,則電壓比較器BLM339 的第 2 腳輸出就一直為低電平，缺相告警信號 PHFL 為高電平，表示三相輸入缺相。波形見圖 4充電時間常數(shù)：.=(R10R9)C=(0.9159)1031.4710=1.317ms在VC的 2.4ms 高電平維持時間內(nèi)，VB電壓從 0V 上升到 10.5V 所用時間為 t,t10.5則有 10.5=15x(1e 工)，所以t=Tx(-ln(1)=1.317M1.2=1.58ms15顯然此時間小于 2.4ms。放電時間常數(shù)：.=R9C=591031.4710=86.73ms在VC的 7.6ms 低電平維持時間內(nèi)，VB電壓

7、從 15V 下降到電壓 U,t7.6-r1T1貝 u 有U=15e-=15e.=15=13.76V,1.09也就是說在整個 7.6ms 低電平維持時間內(nèi)，VB一直大于 10.5V,所以缺相告警信號 PHFL恒為高電平。二、實驗結(jié)果這次實驗是在 ZXD5000100A(V2.0)ZXD5000100A(V2.0)開關(guān)整流器上進行的， 缺相工作和正常工作時的測試波形如圖 5、 圖 6所示：A.缺 C 相時控制信號 UC的實測波形B.缺C相時VB的實測波形15Oct200314:50：35C.缺 C 相時VD的實測波形圖 5 5 三相缺 C C 相時檢測電路實測波形圖TekKun:10.DlkS/s.SampleTekKun:10.DlkS/s.Sample加5.D0V辱MS.ODmsChiJTTekRun:10.DlkSZs.SampI?It:A.正常工作時控制信號 UC的實測波形TekRun:1Oj&kSZs-SampleB.正常工作時 VB的實測波形C.正常工作時VD的實測波形圖 6 6 正常工作時檢測電路實測波形圖三、結(jié)