組成原理實(shí)驗(yàn)指導(dǎo)

1、實(shí)驗(yàn)與設(shè)計(jì)實(shí)驗(yàn)4-1.算術(shù)邏輯運(yùn)算單元ALU設(shè)計(jì)實(shí)臉參考實(shí)驗(yàn)例如和實(shí)驗(yàn)課件：/CMPUT_EXPMT/CH4_Ewt/DEM（）_41_alu/和實(shí)驗(yàn)。（1）實(shí)驗(yàn)?zāi)康模阂弧⒘私膺\(yùn)算器的數(shù)據(jù)傳輸通踣；二、驗(yàn)證運(yùn)算器的組合功能；3、把握算術(shù)邏輯運(yùn)算加、減工作原理；4、臉證明臉臺(tái)運(yùn)算的8位加、減、與、直通功能；五、按給定數(shù)據(jù)，完成幾種指定的算術(shù)和邏楫運(yùn)算。實(shí)驗(yàn)原理：算術(shù)邏楫單元ALU的數(shù)據(jù)通購(gòu)如圖4-50所示。其中運(yùn)算器ALL-181依照74LS181的功能用VHDL硬件描述語(yǔ)言編輯而成（參考例4-1）,組成8位宇長(zhǎng)的ALLO參加運(yùn)算的兩個(gè)8位數(shù)據(jù)別高為A7刈和BJO。運(yùn)算模式由S3.O的16種組合

2、決定，而S3.O的值由4位2進(jìn)制計(jì)數(shù)器LPM_CQUNTER產(chǎn)生，計(jì)數(shù)時(shí)鐘是Selk;另外，設(shè)M=0,選擇算術(shù)運(yùn)算，M=1為邏輯運(yùn)算，C、為低位的進(jìn)位位；F7.O為輸出結(jié)果；a為運(yùn)算后的輸出進(jìn)位位。兩個(gè)8位數(shù)據(jù)由總線1NP.0別高通過(guò)兩個(gè)電平鎖存器74373鎖入，ALU181功能如表4-1所示。（3）實(shí)驗(yàn)步驟：一、設(shè)計(jì)ALU元件。在Quartusll環(huán)境下，用文本輸入編輯器TextEditor輸入算術(shù)邏楫單元文件，編譯VHDL文件，并將文件（例41）制作成一個(gè)可榔用的原理圖元件。二、以原理圖方式成立頂層文件工程。選擇圖形方式。依照?qǐng)D4-50輸入實(shí)臉電蹈圖，從QuartusII的大體元件庫(kù)中將各

3、元件調(diào)入圖形編揖窗口、連線，添加輸入輸出引腳。將所設(shè)計(jì)的原理圖圖形文件保留到原先成立的文件夾中，將當(dāng)前文件設(shè)置成工程文件，以后的操作就都是對(duì)當(dāng)前工程文件進(jìn)行的。3、器件選擇。選擇Cyclone系列，在Devices當(dāng)選擇器件EP1C6QC240c8。編譯，弓解鎖定，再編譯。引腳鎖定后需要再次進(jìn)行編譯，才能將頓定信息確信下來(lái)，同時(shí)生成芯片編程/配置所需要的各類(lèi)文件。4、芯片編程Programming（也能夠直接選擇光盤(pán)中的例如）。打開(kāi)編程窗口。將配置文件下載進(jìn)GW48系列現(xiàn)代運(yùn)算機(jī)組成原理系統(tǒng)中的FPGA中。五、選擇實(shí)驗(yàn)系統(tǒng)的電路模式是，驗(yàn)證ALU的運(yùn)算器的算術(shù)運(yùn)算和邏輯運(yùn)算功能。依照表4-1,

4、用按鍵輸入數(shù)據(jù)A7.O和B7.O,并設(shè)置S3.O、M、CN,驗(yàn)證ALU運(yùn)算器的算術(shù)運(yùn)算和邏輯運(yùn)算功能，記錄實(shí)驗(yàn)數(shù)據(jù)。（4）實(shí)驗(yàn)任務(wù)：（1）按圖4-50所示，在此驗(yàn)證性例如頂用AO_B1（鍵3）產(chǎn)生鎖存信號(hào)，將IN7.0的8位數(shù)據(jù)進(jìn)入對(duì)應(yīng)的8位數(shù)據(jù)鎖存器中；即第一使AO_B1（鍵3）=0,用鍵二、鍵1別離向A7.0置數(shù)O1O1O1O1（55H）,這時(shí)在數(shù)碼管2/1上顯示輸入的數(shù)據(jù)（55H）；然后用鍵3輸入高電平1,再用鍵二、鍵1別離向B7.O置數(shù)（AAH）,這時(shí)在數(shù)碼管4/3上顯示輸入的數(shù)據(jù)（AAH）；這時(shí)表示在圖中的兩個(gè)8位數(shù)據(jù)鎖存器鎖存器中別離被鎖入了加數(shù)55H和被加數(shù)AAH。可雙擊圖中的A

5、LU181元件，了解其VHDL功能描述。（2）設(shè)定鍵8為低電平，即M=0（許諾算術(shù)操作），鍵6操縱時(shí)鐘SCLK,可設(shè)置表4-1的S3.0=0F0現(xiàn)持續(xù)按動(dòng)鍵6,設(shè)置操作方式選擇S3.0=9（加法操作），使數(shù)碼管8顯示9,以驗(yàn)證ALU的算術(shù)運(yùn)算功能：當(dāng)鍵7設(shè)置cn=O（最低位無(wú)進(jìn)位）時(shí)，數(shù)碼管7/6/5=0FF（55H+AAH=OFFH）；當(dāng)鍵7設(shè)置cn=l（最低位有進(jìn)位）時(shí)，數(shù)碼管7/6/5=100（55H+AAH+1=1OOH）；（3）假設(shè)設(shè)定鍵8為高電平，即M=l,鍵KEY6操縱時(shí)鐘SCLK,設(shè)置S3.0=0F,KEY7設(shè)置cn=0或cn=l,驗(yàn)證ALU的邏輯運(yùn)算功能，并記錄實(shí)驗(yàn)數(shù)據(jù)。LP

6、MCOUNTERSelk )qS3.ONO.O74373bIN7,.0-.KEY2,KEY1A0.B1KEY3SCLK - KEY6 Cn KEY?M KEYSOEND8.1GOljT<w?.q.rhi OCTAL LATCHESA17.0A7.OLED2.LED1B7.OLED4,LED3F7.OLED6,LED5CN4 LED7IN7.O|ATHFIJT ；OEN DI8.1 Gg7-0ALU工81S3.O：a7.0Er?.。CM32 OCTAL LATCHES<WPIJT.WG.C.J-WUT,OUTPUT©UTPCIT II 圖4-50算術(shù)邏輯單元ALU實(shí)驗(yàn)原理圖

7、表43A|7.0bB7.0設(shè)置值檢查F7.0|SW_B寄存器內(nèi)容S3S2S1S0MBUSA|7.OB|7.,0)01010101100101010110（4）驗(yàn)證ALU181的算術(shù)運(yùn)算和邏輯運(yùn)算功能，ALU181模塊功能可參照表4-1。表4-4給定了寄放器DR1=A7.O和DR2=B7.O的數(shù)據(jù)（十六進(jìn)制），要求依照此數(shù)據(jù)對(duì)照邏輯功能表所得的理論值（要求課前完成）與實(shí)驗(yàn)結(jié)果值進(jìn)行比較（均采納正邏輯0）。表44ALU實(shí)驗(yàn)數(shù)據(jù)表QICOQ1CAAf*7AlDITAl算術(shù)運(yùn)算M=0；克獻(xiàn)4；三特/Kf1、Cn=0（無(wú)進(jìn)位）cn=l（有進(jìn)位）0000AA55F=(OAA)F=(0A6)F=(155)0

8、001AA55F=(OFF)F=(100)F=(100)0010AA55F=(1AA)F=(1A6)F=(055)0011AA55F=(000)F=(IFF)F=(000)0100FF01F=()F=()F=()省略0101FF01F=()F=()F=()11015501F=()F=()F=()11105501F=()F=()F=()11115501F=()F=()F=()（4）表4-5列出了8種經(jīng)常使用的算術(shù)與邏輯運(yùn)算要求指定的操作內(nèi)容，正確選擇運(yùn)算器數(shù)據(jù)通路、操縱參數(shù)S3、S二、S、SO、M,并將實(shí)驗(yàn)結(jié)果值填入括號(hào)內(nèi)，表中給定原始數(shù)據(jù)DR1=A7.O和DR2=B7.O,以后的數(shù)據(jù)取自前而運(yùn)

9、算的結(jié)果。表4-58種常用的算術(shù)與邏輯運(yùn)算操作S3S2S1SOMCnDR1DR2運(yùn)算關(guān)系及結(jié)果顯示Cn4邏輯乘66FFDRiADRi-*DR：()傳送DRi-D&()按位加DR】DRlDR式)取反西-DR：()加1DR2+I-DR：()求負(fù)函+1-DR式)加法DRi+DRlDRK)減法DRi-DR2-*DR：()（5）實(shí)驗(yàn)任務(wù)：一、做好實(shí)驗(yàn)預(yù)習(xí)，把握運(yùn)算器的數(shù)據(jù)傳送通路和ALU的功能特性，并熟悉本實(shí)驗(yàn)中所用的操縱臺(tái)開(kāi)關(guān)的作用和利用方式。二、寫(xiě)出實(shí)驗(yàn)報(bào)告，內(nèi)容是：實(shí)驗(yàn)?zāi)康模喊蠢碚摲治鲋堤顚?xiě)好表4-3、表44和表4-5,給出對(duì)應(yīng)的仿真波形。列表比較實(shí)驗(yàn)數(shù)據(jù)，及理論分析值與實(shí)驗(yàn)結(jié)果值，并對(duì)結(jié)

10、果進(jìn)行分析。實(shí)驗(yàn)結(jié)果與理論分析值比較，有無(wú)不同？什么緣故？通過(guò)本實(shí)驗(yàn)，你對(duì)運(yùn)算器ALU有何熟悉，有什么心得體會(huì)？（6）實(shí)驗(yàn)題與試探題1.用VHDL實(shí)現(xiàn)輸入暫存器74373B的功能，及模式選擇計(jì)數(shù)器LPMJ2OUNTER的功能。2 .用VHDL表達(dá)ALU實(shí)驗(yàn)電路的功能，對(duì)電路進(jìn)行仿真、引腳鎖定、并在實(shí)驗(yàn)臺(tái)上實(shí)現(xiàn)其功能。3 .用VHDL設(shè)計(jì)一個(gè)簡(jiǎn)化的8位ALU,具有大體算術(shù)運(yùn)算（加、減、帶進(jìn)位加、減）功能和邏輯運(yùn)算（與AND、或OR、異或XOR、非NOT等）功能，給出仿真波形,并在實(shí)驗(yàn)臺(tái)上實(shí)現(xiàn)。4 .用VHDL設(shè)計(jì)一個(gè)16位的ALU,實(shí)現(xiàn)大體的算術(shù)邏輯運(yùn)算，為了節(jié)省邏輯資源，建議利用兩個(gè)8位ALU

11、模塊級(jí)聯(lián)而成。5 .對(duì)ALU181進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的時(shí)序仿真，并記錄仿真波形。實(shí)驗(yàn)4-2,帶進(jìn)位算術(shù)邏輯運(yùn)算單元ALU設(shè)計(jì)實(shí)驗(yàn)參考實(shí)驗(yàn)例如和實(shí)驗(yàn)課件：/CMPUT_EXPMT/CH4_Expt/DEMO_42_aluc/和實(shí)驗(yàn)。（1）實(shí)驗(yàn)?zāi)康模?、驗(yàn)證帶進(jìn)位操縱的算術(shù)運(yùn)算功能發(fā)生器的功能：2、按指定數(shù)據(jù)完成幾種指定的算術(shù)運(yùn)算。（2）實(shí)驗(yàn)原理：在實(shí)驗(yàn)4-1的基礎(chǔ)上增加進(jìn)位操縱電路，將運(yùn)算器ALU181的進(jìn)位位送入D鎖存器，由T4和CN操縱其寫(xiě)入，在此，T4是由鍵5產(chǎn)生的脈沖信號(hào)，這時(shí)，CN的功能是電平操縱信號(hào)（高電平常，CN有效），操縱是不是許諾將進(jìn)位信號(hào)c。加入下一加法周期的最低進(jìn)位位，

12、從而可實(shí)現(xiàn)帶進(jìn)位操縱運(yùn)算。（3）實(shí)驗(yàn)步驟：一、依照電路圖圖4-51和波形圖圖4-52,第一使鍵5（操縱T4）和鍵7（操縱CN）=0：鍵8（操縱和鍵3（操縱AO_B1）=1：持續(xù)按鍵6,使產(chǎn)生9個(gè)脈沖，這時(shí)數(shù)碼管8顯示9（作加法運(yùn)算）：再用鍵2,鍵1輸入加數(shù)9DH（數(shù)碼管4/3顯示9D）：二、按鍵3=0,再用鍵2,鍵1輸入被加數(shù)E5H（數(shù)碼管4、3、二、1別離顯示加數(shù)和被加數(shù)）；再將鍵8（X）置0,使ALU作算術(shù)運(yùn)算，這時(shí)能夠從數(shù)碼管6,5上看到9DH+E5H=82H（低8位和）：先將鍵7（CN）置為1（許諾鎖存ALU的進(jìn)位），再用鍵5（T4）產(chǎn)生一個(gè)正脈沖，就能夠?qū)⑦M(jìn)位鎖入D觸發(fā)器中：數(shù)碼管7

13、將顯示1,表示加法有進(jìn)位，并被鎖：同時(shí)能夠看到此進(jìn)位被累加，使數(shù)碼管6,5=83Ha置鍵8=1,在實(shí)驗(yàn)系統(tǒng)上作邏輯運(yùn)算方面的實(shí)驗(yàn)，給出相應(yīng)的仿真波形圖：利用帶進(jìn)位操縱，操縱T4,別離由低到高輸入3個(gè)8位加數(shù)和被加數(shù)，計(jì)算24位加法：7AC5E9H+BD5AF8H=?最后依照表4-6完成實(shí)驗(yàn)，記錄實(shí)驗(yàn)數(shù)據(jù)，給出對(duì)應(yīng)仿真波形圖。（4）實(shí)驗(yàn)要求：一、做好實(shí)驗(yàn)預(yù)習(xí)，把握帶進(jìn)位操縱的算術(shù)運(yùn)算功能發(fā)生器的功能特性:二、寫(xiě)出實(shí)驗(yàn)報(bào)告，內(nèi)容是：實(shí)驗(yàn)?zāi)康?；按理論分析值填?xiě)表6-6。列表比較實(shí)驗(yàn)數(shù)據(jù)的理論分析值與實(shí)驗(yàn)結(jié)果值；并對(duì)結(jié)果進(jìn)行分析。實(shí)驗(yàn)結(jié)果與理論分析值比較，有無(wú)不同？什么緣故？（5）試探題：1.帶進(jìn)位運(yùn)

14、算與不帶進(jìn)位運(yùn)算有何區(qū)別？2.如何實(shí)現(xiàn)帶進(jìn)位運(yùn)算，將上一次運(yùn)算的進(jìn)位位用于下一次的運(yùn)算當(dāng)中，并實(shí)現(xiàn)多個(gè)8位數(shù)據(jù)的（如兩個(gè)24位數(shù)據(jù)的加法）運(yùn)算？在操縱電路上應(yīng)作如何的改動(dòng)？給出24位加法詳細(xì)的仿真波形圖。&XK KEV6CO -La>7Cn KEY7MKEY3SI3.0 -Le?B圖4-51帶進(jìn)位操縱的ALU表4-6帶進(jìn)位ALU實(shí)驗(yàn)數(shù)據(jù)表QICOQ1onA(*7AlDCAl算術(shù)運(yùn)算M=0源Hl；二竹/、,<1、cn=0(無(wú)進(jìn)位)cn=l(有進(jìn)位)0101FF01F=()F=()F=()0110FF01F=()F=()F二()0111FF01F=()F=()F;()1000F

15、FFFF二()F=()F=()1001FFFFF=()F=()F=()1010FFFFF;()F=()F=()圖4-52帶進(jìn)位操縱的ALU的仿真波形實(shí)驗(yàn)4-3,移位運(yùn)算器設(shè)計(jì)實(shí)驗(yàn)參考實(shí)驗(yàn)例如和實(shí)驗(yàn)課件：/CMPUT_EXPMT/CH4_Expt/DEMO_43.shift/和實(shí)驗(yàn),(1)實(shí)驗(yàn)?zāi)康模候?yàn)證移位操縱器的組合功能。(2)實(shí)驗(yàn)原理：移位運(yùn)算實(shí)驗(yàn)原理圖如圖4-53所示。移位運(yùn)算器SHIFTER利用VHDL語(yǔ)言編寫(xiě)，其輸入/輸出端別離與鍵盤(pán)/顯示器LED連接。移位運(yùn)算器是時(shí)序電路，在時(shí)鐘信號(hào)到來(lái)時(shí)狀態(tài)產(chǎn)生轉(zhuǎn)變，CLK為其時(shí)鐘脈沖。由So、ShM操縱移位運(yùn)算的功能狀態(tài)，具有數(shù)據(jù)裝入、數(shù)據(jù)維持、

16、循環(huán)右移、帶進(jìn)位循環(huán)右移，循環(huán)左移、帶進(jìn)位循環(huán)左移等功能。移位運(yùn)算器的具體功能見(jiàn)表4-7所示，其中電路連接、輸入數(shù)據(jù)的按鍵、輸出顯示數(shù)碼管的概念如圖4=53右上角所示。CLK是時(shí)鐘脈沖輸入，通過(guò)鍵5產(chǎn)生高低電平：M操縱工作模式，M=1時(shí)帶進(jìn)位循環(huán)移位，由鍵8操縱：CO為許諾帶進(jìn)位移位愉入，由鍵7操縱：S操縱移位模式03,由鍵6操縱，顯示在數(shù)碼管LED8上；D70是移位數(shù)據(jù)輸入，由鍵2和1操縱，顯示在數(shù)碼管2和1上；QB7.O是移位數(shù)據(jù)輸出，顯示在數(shù)碼管6和5上；CN是移位數(shù)據(jù)輸出進(jìn)位，顯示在數(shù)碼管7匕。匚二？STRUCTURE M0.0JwpTiT"I>PM. .:=>.

17、UGC. .YWhT 二兩吸一”CNT2011 0L ： IVee "-rw' « 9 一 SI-FTERCDS(1.oiOC7.01hslCLK _KEY5M 二 KEY8CO _KEY7S _KEY6D(7 UL_KEY2KEY106(7. 0_LEO(6) CM二 LED。)S(1. 0| _LED(8) IN(7. 0| _LEO(2.1)四包二丘5司工譏圖453移位運(yùn)算實(shí)驗(yàn)原理圖表47移位發(fā)生器的功能GSIsoM功能000任意保持0100循環(huán)右移0101帶進(jìn)位循環(huán)右移0010循環(huán)左移0011帶進(jìn)位循環(huán)左移任意11任意加載待移位數(shù)co cuen日5 CNa

18、II回Q8圖4-54 shifl移位運(yùn)算器仿真波形（3）實(shí)驗(yàn)步驟：1.實(shí)驗(yàn)臺(tái)選擇模式0、下載例如配置文件到實(shí)驗(yàn)臺(tái)。例如工程文件是。2 .鍵入待移位數(shù)據(jù)。通過(guò)鍵盤(pán)鍵1、鍵2向口7.0置數(shù)01101011（6814,顯示在數(shù)碼管2和1）。3 .將D7.O裝入移位運(yùn)算器QB7.O。鍵6設(shè)置（S1.SO）=3,鍵8設(shè)置M=0,（S&M=6,許諾加載待移位數(shù)據(jù)，顯示于數(shù)碼8）：現(xiàn)在用鍵5產(chǎn)生CLK（0-1-0電平），將數(shù)據(jù)裝入（加載進(jìn)移位寄放器，顯示在數(shù)碼管6和5）。4 .對(duì)輸入數(shù)據(jù)進(jìn)行移位運(yùn)算。再用鍵6設(shè)置為（Sl.S0）=2（S&M=4,顯示于數(shù)碼8,許諾循環(huán)右移）：持續(xù)按鍵5,產(chǎn)生

19、CLK,輸出結(jié)果QB7.O（顯示在數(shù)碼管6和5）將發(fā)生轉(zhuǎn)變：6BHTB5H玲DAH.,5.鍵8設(shè)置M=1（許諾帶進(jìn)位循環(huán)右移），觀看帶進(jìn)位移位許諾操縱C0的置位與清零對(duì)移位的阻礙：依照表4-7,通過(guò)設(shè)置（M、S、S0）驗(yàn)證移位運(yùn)算的帶進(jìn)位和不帶進(jìn)位移位功能。（4）實(shí)驗(yàn)要求：一、做好實(shí)驗(yàn)預(yù)習(xí)，把握帶進(jìn)位操縱的算術(shù)運(yùn)算功能發(fā)生器的功能特性。二、寫(xiě)出實(shí)驗(yàn)報(bào)告，內(nèi)容是：實(shí)驗(yàn)?zāi)康?，?shí)驗(yàn)原理：按理論分析值預(yù)備并填寫(xiě)好實(shí)驗(yàn)數(shù)據(jù)表：列表比較實(shí)驗(yàn)數(shù)據(jù)的理論分析值與實(shí)驗(yàn)結(jié)果值，并對(duì)結(jié)果進(jìn)行分析：實(shí)驗(yàn)結(jié)果與理論分析值比較，有無(wú)不同？什么緣故？（5）試探題：如何實(shí)現(xiàn)有符號(hào)數(shù)的算術(shù)右移和算術(shù)左移？修改用VHDL編寫(xiě)的實(shí)

20、驗(yàn)參考程序，進(jìn)行時(shí)序仿真，并在實(shí)驗(yàn)臺(tái)上調(diào)試實(shí)現(xiàn)。實(shí)驗(yàn)4-4.LPM_ROM實(shí)驗(yàn)參考實(shí)驗(yàn)例如和實(shí)驗(yàn)課件：/CMPUT_EXPMT/CH4_Expt/DEMO_44_ROM/和實(shí)驗(yàn)。（1）實(shí)驗(yàn)?zāi)康模?、把握FPGA中l(wèi)pm_ROM的設(shè)置，作為只讀存儲(chǔ)器ROM的工作特性和配置方式：2、用文本編輯器編輯mif文件（圖4-56）配置ROM,學(xué)習(xí)將程序代碼以n】if格式文件加載于lpm_ROM中；3、在初始化存儲(chǔ)器編輯窗口編輯mif文件配置ROM；4、驗(yàn)證FPGA中LPM_ROM的功能。（2）實(shí)驗(yàn)原理：參考4.2.4節(jié)中的相關(guān)內(nèi)容。實(shí)驗(yàn)中要緊把握三方面的內(nèi)容：一、LPM_ROM的參數(shù)設(shè)置；二、LPM_RO

21、M中數(shù)據(jù)的寫(xiě)入，即初始化文件的編寫(xiě)：3、LPM_ROM的實(shí)際應(yīng)用，在GW48實(shí)驗(yàn)臺(tái)上的調(diào)試方式。（3）實(shí)驗(yàn)步驟：參考4.2.4節(jié)中的LPM_ROM的設(shè)計(jì)進(jìn)程。下載例如文件至實(shí)驗(yàn)臺(tái)上的FPGA,選擇實(shí)驗(yàn)電路模式仍為，24位數(shù)據(jù)輸出由數(shù)碼8至數(shù)碼3顯示，6位地址由鍵二、鍵1輸入，鍵1負(fù)責(zé)低4位，地址鎖存時(shí)鐘CLK由鍵8操縱，每一次上升沿，將地址鎖入,數(shù)碼管8/7/6/5/473將顯示ROM中輸出的數(shù)據(jù)。發(fā)光管8至1顯示輸入的6位地址值。Addr小L或7Y100016106COED62COC050COE004cooore01A20695sMlOOEOCF!08CUB?比BAU二8C0W0106200

22、907aA08038201：10C01001COB583CO田87COB399COED箕31B21O31821F31822118318223C0BJ1AC0A01B07QA01C0D1&12ieeiE01S60129Ee&22-CN93011133220193011953240198010181100OCOO2OOCOD328C00304COO3O5COO3O6COCI307C0C0G3OOCOC19OOCOOAOOCOO030COWOCCOOTODcomotcomoFC0L010000011Q0CO1200CO1338COO314COO315C00316COM17C0C018

23、Q0CO19QOCOIApocoic|圖4-56ROM初始化文件的內(nèi)容(4)實(shí)驗(yàn)任務(wù)：實(shí)驗(yàn)前認(rèn)真溫習(xí)LPM-ROM存儲(chǔ)器部份的有關(guān)內(nèi)容：用圖形編輯設(shè)計(jì)lpm_romc一、要求用LPM元件庫(kù)設(shè)計(jì)LPM_ROM,地址總線寬度address。和數(shù)據(jù)總線寬度q別離為6位和24位。二、成立相應(yīng)的工程文件，設(shè)置lpm_rom數(shù)據(jù)參數(shù)，lpm_ROM配置文件的途徑()，并設(shè)置在系統(tǒng)ROM,RAM讀寫(xiě)許諾，以便能對(duì)FPGA中的ROM在系統(tǒng)讀寫(xiě)。3、鎖定輸入輸出引腳。4、完成全程編譯。五、下載SOF文件至FPGA,改變lpm_ROM的地址a5.O,外加讀脈沖，通過(guò)實(shí)驗(yàn)臺(tái)上的數(shù)碼管比較讀出的數(shù)據(jù)是不是與初始化數(shù)據(jù)

24、中的數(shù)據(jù))一致。六、打開(kāi)QuartusU的在系統(tǒng)存儲(chǔ)模塊讀寫(xiě)工具，了解FPGA中ROM中的數(shù)據(jù)，并對(duì)其進(jìn)行在系統(tǒng)寫(xiě)操作。(3)記錄實(shí)驗(yàn)數(shù)據(jù)，寫(xiě)出實(shí)驗(yàn)報(bào)告，給出仿真波形圖(如圖4-57所示)。(5)試探題：一、學(xué)習(xí)LPM-ROM用VHDL語(yǔ)言的文本設(shè)計(jì)方式(頂層文件用VHDL表達(dá))：二、了解LPM-ROM存儲(chǔ)器占用FPGA中EAB資源的情形。實(shí)驗(yàn)4-5.LPM_RAM實(shí)驗(yàn)參考實(shí)驗(yàn)例如和實(shí)驗(yàn)課件：/CMPUT_EXPMT/CH4_Expt/DEMO_45_RAM/和實(shí)驗(yàn).(1)實(shí)驗(yàn)?zāi)康?一、了解FPGA中RAMlpm_ram_dq的功能;二、把握pm_ram_dq的參數(shù)設(shè)置和利用方式；3、把握l(shuí)p

25、mam_dq作為隨機(jī)存儲(chǔ)器RAM的仿真測(cè)試方式，工作特性和讀寫(xiě)方式。(2)實(shí)驗(yàn)原理：在FPGA中利用嵌入式陣列塊EAB能夠組成存儲(chǔ)器，lpm_ram_dq的結(jié)構(gòu)如圖4-19。數(shù)據(jù)從ram_dpO的左側(cè)D7.O輸入，從右邊QL7.O輸出，R/W為讀/寫(xiě)操縱信號(hào)端。當(dāng)輸入數(shù)據(jù)和地址預(yù)備好以后，在inclock是地址鎖存時(shí)鐘，當(dāng)信號(hào)上升沿到來(lái)時(shí)，地址被鎖存，數(shù)據(jù)寫(xiě)入存儲(chǔ)單元。數(shù)據(jù)的讀出操縱是從A7.O輸入存儲(chǔ)單元地址，在CLK信號(hào)上升沿到來(lái)時(shí)，該單元數(shù)據(jù)從QI7.0輸出。R/W是讀/寫(xiě)操縱端，低電平常進(jìn)行讀操作，高電平常進(jìn)行寫(xiě)操作；CLK是讀/寫(xiě)時(shí)鐘脈沖信號(hào)：DATA7.O是RAM_dqO的8位數(shù)據(jù)

26、輸入端：A7.O是RAM的讀出和寫(xiě)入地址：Q7.O是RAM_dqO的8位數(shù)據(jù)輸出端。(3)實(shí)驗(yàn)步驟：一、按圖4-19輸入電路圖，進(jìn)行編譯、引腳鎖定、向FPGA配置下載;二、通過(guò)鍵一、鍵2輸入RAM的8位數(shù)據(jù)（選擇實(shí)驗(yàn)電路模式1）,鍵3、鍵4輸入存儲(chǔ)器的8位地址。鍵8操縱讀/寫(xiě)許諾，低電平常讀許諾，高電平常寫(xiě)許諾；鍵7（CLK0）產(chǎn)生讀/寫(xiě)時(shí)鐘脈沖，即生成寫(xiě)地址鎖存脈沖，對(duì)lpm_rani_dq進(jìn)行寫(xiě)/讀操作；3、lpmam_dq也能加入初始化文件（那個(gè)地址是是后面將要用到的模型CPU執(zhí)行微程序文件），注意此文件加入的途徑表達(dá)和文件表達(dá)方式（圖4-58）：（注意后綴mif要小寫(xiě)）；選擇RAM的I

27、D名取為:ramlo實(shí)驗(yàn)當(dāng)選擇實(shí)驗(yàn)電路模式為，按以上方式進(jìn)行驗(yàn)證明驗(yàn)。第一操縱讀出初始化數(shù)據(jù)，與載入的初始化文件中的數(shù)據(jù)進(jìn)行比較，然后操縱寫(xiě)入一些數(shù)據(jù)、再讀出比較。利用在系統(tǒng)讀寫(xiě)RAM的工具對(duì)其中的數(shù)據(jù)進(jìn)行讀寫(xiě)操作，設(shè)置成持續(xù)讀模式，將在系統(tǒng)讀寫(xiě)工具窗口的數(shù)據(jù)與實(shí)驗(yàn)箱上數(shù)碼管上顯示的數(shù)據(jù)進(jìn)行對(duì)照（圖4-59）。（4）實(shí)驗(yàn)要求：一、設(shè)計(jì)數(shù)據(jù)寬度和地址寬度均為8位lpm_ram_dq；二、設(shè)計(jì)對(duì)lpmam_dq進(jìn)行測(cè)試的波形文件，完成對(duì)lpmam_dq時(shí)序仿真和硬件測(cè)試：3、利用系統(tǒng)讀寫(xiě)RAM的工具對(duì)其中的數(shù)據(jù)進(jìn)行讀、寫(xiě)、修改、加載新的數(shù)據(jù)文件操作：4、寫(xiě)出實(shí)驗(yàn)報(bào)告，包括工作原理、仿真波形、調(diào)試和

28、測(cè)試結(jié)果。（5）試探題與實(shí)驗(yàn)題：一、如何成立lpm_ram_dq的數(shù)據(jù)初始化，如何導(dǎo)入和存儲(chǔ)lpmam_dq參數(shù)文件？生成一個(gè)mif文件，并導(dǎo)入以上的RAM中；二、利用VHDL文件作為頂層文件，學(xué)習(xí)lpm_ram_dq的VHDL語(yǔ)言的文本設(shè)計(jì)方式。M*<juWi/4nlPluqInMmi叼e-IPMRAMM)3of4c V-KaW“ 回 A”配slool6QbcXXVMock，打嗜bVe皿iorI'm(w：d：tw a a? di“腦0JKtKixkS&lUi633blockdGthtoDaygRantio»yi£ylk«miitxlcont

29、entof<h«r«»ar>C*W0,】"itblankC3，a*CAA«SC5,6YyVC3t4,*-Q&xC5gKoxgdGCmd.Qxt«l-fwr«at)3ilg【.hidwNerctyHitidiTdtiitLFtl*Leif.)P116L./Mad%。Th*t?it36Jcont*ctfilevhoulicor.fomLtex(I»pl»««n<*ithlaxicr«ll%«oly.2ntfhdaviz©3代包他Imz«rO:VAll&vIn*Srvt«r>RaaoryContentEdiiorlacxplur«3d8d3,cont&xt)n&的d