武漢理工大學最新數(shù)字電子技術-4套期末試卷4套

1、精選優(yōu)質文檔-傾情為你奉上數(shù)字電子技術基礎(第一套)一、填空題：1邏輯函數(shù)的兩種標準形式分別為（ ）、（ ）。2將2004個“1”異或起來得到的結果是（ ）。3半導體存儲器的結構主要包含三個部分，分別是（ ）、（ ）、（ ）。48位D/A轉換器當輸入數(shù)字量為5v。若只有最低位為高電平，則輸出電壓為（ ）v；當輸入為，則輸出電壓為（ ）v。5就逐次逼近型和雙積分型兩種A/D轉換器而言，（ ）的抗干擾能力強，（ ）的轉換速度快。6由555定時器構成的三種電路中，（ ）和（ ）是脈沖的整形電路。7與PAL相比，GAL器件有可編程的輸出結構，它是通過對（ ）進行編程設定其（ ）的工作模式來實現(xiàn)的，而且

2、由于采用了（ ）的工藝結構，可以重復編程，使它的通用性很好，使用更為方便靈活。二、根據(jù)要求作題：將邏輯函數(shù) P=AB+AC寫成“與或非”表達式，并用“集電極開路與非門”來實現(xiàn)。1 圖1、2中電路均由CMOS門電路構成，寫出P、Q 的表達式，并畫出對應A、B、C的P、Q波形。 三、分析圖3所示電路： 試寫出8選1數(shù)據(jù)選擇器的輸出函數(shù)式；1） 畫出A2、A1、A0從000111連續(xù)變化時，Y的波形圖；2） 說明電路的邏輯功能。 四、設計“一位十進制數(shù)”的四舍五入電路（采用8421BCD碼）。要求只設定一個輸出，并畫出用最少“與非門”實現(xiàn)的邏輯電路圖。 五、已知電路及CP、A的波形如圖4(a) (b

3、)所示，設觸發(fā)器的初態(tài)均為“0”，試畫出輸出端B和C 的波形。 B C六、用T觸發(fā)器和異或門構成的某種電路如圖5(a)所示，在示波器上觀察到波形如圖5(b)所示。試問該電路是如何連接的？請在原圖上畫出正確的連接圖，并標明T的取值。 七、圖6所示是16*4位ROM和同步十六進制加法計數(shù)器74LS161組成的脈沖分頻電路。ROM中的數(shù)據(jù)見表1所示。試畫出在CP信號連續(xù)作用下的D3、D2、D1、D0輸出的電壓波形，并說明它們和CP信號頻率之比。 表1： 地址輸入 數(shù)據(jù)輸出A3 A2 A1 A0D3 D2 D1 D0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1

4、0 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 10 0 0 00 0 1 10 1 0 00 1 0 11 0 1 01 0 0 11 0 0 01 1 1 11 1 0 00 0 0 10 0 1 00 0 0 10 1 0 00 1 1 10 0 0 0 CP波形如圖所示： 八、綜合分析圖7所示電路，RAM的16個地址單元中的數(shù)據(jù)在表中列出。要求： （1）說明555定時器構成什么電路？ （18分）（2）說明74LS160構成多少進制計數(shù)器？（3）說明RAM在此處于什么工作狀態(tài)，起什

5、么作用？（4）寫出DA轉換器CB7520的輸出表達式（UO與d9d0之間的關系）；（5）畫出輸出電壓Uo的波形圖（要求畫一個完整的循環(huán)）。 數(shù)字電子計數(shù)基礎試題（第一套）參考答案一、 填空（每空1分，共15分）1203地址譯碼器、存儲矩陣、輸出緩沖器40.039、5.315雙積分型、逐次逼近型6施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器7結構控制字、輸出邏輯宏單元、E2CMOS二、根據(jù)要求作題：（共15分）1OC與非門實現(xiàn)如圖：2 三、1）2） 3）該電路為序列脈沖發(fā)生器，當A2、A1、A0從000111連續(xù)變化時，Y端輸出連續(xù)脈沖。 四、設用A3A2A1A0表示該數(shù)，輸出F。列出真值表（6分）A3 A2 A

6、1 A0 F0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1 0 0 0 0 0 1 1111 1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 X XXXXX CPABC五、 六、T=1， 連線如圖：七、 D3、D2、D1、D0頻率比分別是1/15、3/15、5/15、7/15；D0CPD1D2D3 八、（1） 555定時器構成多諧振蕩器，發(fā)出矩形波；（2） 74LS160構成九進制計數(shù)器，狀態(tài)轉換圖如下：（3） RAM處于讀出狀態(tài)，將0000B1000B單元的內容

7、循環(huán)讀出；（4）（5）輸出電壓波形圖如下：數(shù)字電子技術基礎(第二套)一、填空題：（每空1分，共16分）1邏輯函數(shù)有四種表示方法，它們分別是（ ）、（ ）、（ ）和（ ）。2將2004個“1”異或起來得到的結果是（ ）。3目前我們所學的雙極型集成電路和單極型集成電路的典型電路分別是（ ）電路和（ ）電路。4施密特觸發(fā)器有（ ）個穩(wěn)定狀態(tài).，多諧振蕩器有（ ）個穩(wěn)定狀態(tài)。5已知Intel2114是1K* 4位的RAM集成電路芯片，它有地址線（ ）條，數(shù)據(jù)線（ ）條。6已知被轉換的信號的上限截止頻率為10kHz，則A/D轉換器的采樣頻率應高于（ ）kHz；完成一次轉換所用的時間應小于（ ）。7GAL

8、器件的全稱是（ ），與PAL相比，它的輸出電路是通過編程設定其（ ）的工作模式來實現(xiàn)的，而且由于采用了（ ）的工藝結構，可以重復編程，使用更為方便靈活。二、根據(jù)要求作題：（共16分）1 試畫出用反相器和集電極開路與非門實現(xiàn)邏輯函數(shù) 。2、圖1、2中電路由TTL門電路構成，圖3由CMOS門電路構成，試分別寫出F1、F2、F3的表達式。 三、已知電路及輸入波形如圖4所示，其中FF1是D鎖存器，F(xiàn)F2是維持-阻塞D觸發(fā)器，根據(jù)CP和D的輸入波形畫出Q1和Q2的輸出波形。設觸發(fā)器的初始狀態(tài)均為0。 （8分） 四、分析圖5所示電路，寫出Z1、Z2的邏輯表達式，列出真值表，說明電路的邏輯功能。 （10分）

9、五、設計一位8421BCD碼的判奇電路，當輸入碼含奇數(shù)個“1”時，輸出為1，否則為0。要求使用兩種方法實現(xiàn)： （20分）（1）用最少與非門實現(xiàn)，畫出邏輯電路圖；（2）用一片8選1數(shù)據(jù)選擇器74LS151加若干門電路實現(xiàn)，畫出電路圖。 六、電路如圖6所示，其中RA=RB=10k,C=0.1f，試問：1在Uk為高電平期間，由555定時器構成的是什么電路，其輸出U0的頻率f0=?2分析由JK觸發(fā)器FF1、FF2、FF3構成的計數(shù)器電路，要求：寫出驅動方程和狀態(tài)方程，畫出完整的狀態(tài)轉換圖；3設Q3、Q2、Q1的初態(tài)為000，Uk所加正脈沖的寬度為Tw=5/f0，脈沖過后Q3、Q2、Q1將保持在哪個狀態(tài)

10、？ （共15分） 七、集成4位二進制加法計數(shù)器74161的連接圖如圖7所示，是預置控制端；D0、D1、D2、D3是預置數(shù)據(jù)輸入端；Q3、Q2、Q1、Q0是觸發(fā)器的輸出端，Q0是最低位，Q3是最高位；為低電平時電路開始置數(shù)，為高電平時電路計數(shù)。試分析電路的功能。要求： （1）列出狀態(tài)轉換表； （15分） （2）檢驗自啟動能力； （3）說明計數(shù)模值。 （第二套）參考答案一、 填空（每空1分，共16分）1 真值表、邏輯圖、邏輯表達式、卡諾圖；20；3TTL 、 CMOS ;4兩、0 ；510 、4 ；620 、50S；7通用陣列邏輯、輸出邏輯宏單元、E2CMOS；二、根據(jù)要求作題：（共16分）1 2

11、 三、四、（1）表達式 （2）真值表（3）邏輯功能為：全減器五、首先，根據(jù)電路邏輯描述畫出卡諾圖：（1）最簡“與或式”為：； “與非與非式”為： （與非門實現(xiàn)圖略）（2）六、（1） 多諧振蕩器； （2） 驅動方程：狀態(tài)方程：狀態(tài)轉換圖：（3）初態(tài)為000，五個周期后將保持在100狀態(tài)。七、（1）狀態(tài)轉換圖如下： （2）可以自啟動； （3）模8；數(shù)字電子技術基礎(第三套)一、填空（每題1分，共10分）1. TTL門電路輸出高電平為 V，閾值電壓為 V；2. 觸發(fā)器按動作特點可分為基本型、 、 和邊沿型；3. 組合邏輯電路產生競爭冒險的內因是 ；4. 三位二進制減法計數(shù)器的初始狀態(tài)為101，四個C

12、P脈沖后它的狀態(tài)為 ；5. 如果要把一寬脈沖變換為窄脈沖應采用 觸發(fā)器；6. RAM的擴展可分為 、 擴展兩種；7. PAL是 可編程，EPROM是 可編程；8. GAL中的OLMC可組態(tài)為專用輸入、 、寄存反饋輸出等幾種工作模式；9. 四位DAC的最大輸出電壓為5V，當輸入數(shù)據(jù)為0101時，它的輸出電壓為 V；10. 如果一個3位ADC輸入電壓的最大值為1V，采用“四舍五入”量化法，則它的量化階距為 V。二、寫出圖1中，各邏輯電路的輸出邏輯表達式，并化為最簡與或式； (G1、G2為OC門,TG1、TG2為CMOS傳輸門) (10分) 三、由四位并行進位全加器74LS283構成圖2所示： (1

13、5分)1. 當A=0,X3X2X1X0=0011,Y3Y2Y1Y0=0100求Z3Z2Z1Z0=?,W=?2. 當A=1,X3X2X1X0=1001,Y3Y2Y1Y0=0101求Z3Z2Z1Z0=?,W=?3. 寫出X(X3X2X1X0),Y(Y3Y2Y1Y0),A與Z(Z3Z2Z1Z0)，W之間的算法公式,并指出其功能. 四、試畫出圖3在CP脈沖作用下Q1,Q2,Y對應的電壓波形。(設觸發(fā)器的初態(tài)為0,畫6個完整的CP脈沖的波形) (15分) 五、由可擦可編程只讀存儲器EPROM2716構成的應用電路如圖所示。1. 計算EPROM2716的存儲容量；2. 當ABCD=0110時,數(shù)碼管顯示什

14、么數(shù)字；3. 寫出Z的最小項表達式,并化為最簡與或式； (15分) 六、由同步十進制加法計數(shù)器74LS160構成一數(shù)字系統(tǒng)如圖所示，假設計數(shù)器的初態(tài)為0,測得組合邏輯電路的真值表如下所示： (20分)1. 畫出74LS160的狀態(tài)轉換圖；2. 畫出整個數(shù)字系統(tǒng)的時序圖；3. 如果用同步四位二進制加法計數(shù)器74LS161代替74LS160,試畫出其電路圖（要求采用置數(shù)法）；4. 試用一片二進制譯碼器74LS138輔助與非門實現(xiàn)該組合邏輯電路功能。七、時序PLA電路如圖所示： （16分） 1. 求該時序電路的驅動方程、狀態(tài)方程、輸出方程；2. 畫該電路的狀態(tài)轉換表和狀態(tài)轉換圖；3. 試對應X的波形

15、（如圖所示），畫Q1、Q2和Z的波形；4. 說明該電路的功能。 數(shù)字電子技術基礎試題（第三套）參考答案一、 填空題：1. 3.4 V 、1.4 V ； 2、同步型 、主從型 ；3、邏輯器件的傳輸延時 ； 001 ； 積分型單穩(wěn)態(tài) ；2. 字擴展 、位擴展 ；3. 與陣列 、或陣列 ； 組合輸出 ； 5/3 V ； 2/15 V； 二、(1) (2) 三、（1）A0時： ZXY0111； WCo0；（2）A1時：0100； ；（3）電路功能為：四位二進制加/減運算電路：當A0時，ZXY；當A1時，ZXY； 四、五、（1） 存儲容量為：2K×8；（2） 數(shù)碼管顯示“6”；（3） ；六、1

16、狀態(tài)轉換圖2CPZ1 2 3 4 5 6 7 8 9 10 11 12 1334七、（1）驅動方程和狀態(tài)方程相同： 輸出方程：（2）狀態(tài)轉換表：狀態(tài)轉換圖： （3）（4）電路功能描述：2位不同數(shù)碼串行檢測器，當串行輸入的兩位數(shù)碼不同時，輸出為“1”，否則，輸出為“0”。數(shù)字電子技術基礎(第四套)一、填空（每題2分，共20分）1. 如圖1所示，A=0時，Y= ；A=1，B=0時，Y= ；2. ，Y的最簡與或式為 ；3. 如圖2所示為TTL的TSL門電路，EN=0時，Y為 ，EN=1時，Y= ；4. 觸發(fā)器按邏輯功能可分為RSF、JKF、 、 和DF；5. 四位二進制減法計數(shù)器的初始狀態(tài)為0011

17、，四個CP脈沖后它的狀態(tài)為 ；6. EPROM2864的有 地址輸入端，有 數(shù)據(jù)輸出端；7. 數(shù)字系統(tǒng)按組成方式可分為 、 兩種；8. GAL是 可編程，GAL中的OLMC稱 ；9. 四位DAC的最大輸出電壓為5V，當輸入數(shù)據(jù)為0101時，它的輸出電壓為 V；10. 某3位ADC輸入電壓的最大值為1V，采用“取整量化法”時它的量化階距為 V。二、試分析如圖3所示的組合邏輯電路。 (10分) 1. 寫出輸出邏輯表達式； 2. 化為最簡與或式；3. 列出真值表；4. 說明邏輯功能。三、試用一片74LS138輔以與非門設計一個BCD碼素數(shù)檢測電路，要求：當輸入為大于1的素數(shù)時，電路輸出為1，否則輸出

18、為0（要有設計過程）。 （10分）四、試畫出下列觸發(fā)器的輸出波形 (設觸發(fā)器的初態(tài)為0)。 (12分) 1. 2.3.五、如圖所示，由兩片超前進位加法器74LS283和一片數(shù)值比較器74LS85組成的數(shù)字系統(tǒng)。試分析：（10分） （1）當X3X2X1X00011，Y3Y2Y1Y00011時，Z3Z2Z1Z0？T？（2）當X3X2X1X00111，Y3Y2Y1Y00111時，Z3Z2Z1Z0？T？（3）說明該系統(tǒng)的邏輯功能。六、試用74LS161設計一計數(shù)器完成下列計數(shù)循環(huán)（10分） 七、如圖所示為一跳頻信號發(fā)生器，其中CB555為555定時器，74LS194為四位雙向移位寄存器，74LS160為十進制加法計數(shù)器。 （22分）1. CB55