數(shù)字電子技術(shù)第五章答案

1、第五章 常用時(shí)序集成電路模塊及其應(yīng)用 第一節(jié) 基本知識(shí)、重點(diǎn)與難點(diǎn)一、基本知識(shí)（一） 常用時(shí)序模塊在實(shí)際中有許多MSI產(chǎn)品可供選用，掌握了這些產(chǎn)品的邏輯功能、性能指標(biāo)和使用方法，就可以方便地利用它們構(gòu)成具有各種功能的數(shù)字電路，而無需采用單元觸發(fā)器和門電路進(jìn)行設(shè)計(jì)。（二）計(jì)數(shù)器及其應(yīng)用計(jì)數(shù)器是用來計(jì)算輸入脈沖數(shù)目的時(shí)序邏輯電路，是數(shù)字系統(tǒng)中應(yīng)用最廣泛的基本單元之一。它是用電路的不同狀態(tài)來表示輸入脈沖的個(gè)數(shù)。計(jì)數(shù)器所能計(jì)算脈沖數(shù)目的最大值（即電路所能表示狀態(tài)數(shù)目的最大值）稱為計(jì)數(shù)器的模（M）。按進(jìn)位方式，計(jì)數(shù)器可分為同步和異步兩類。同步計(jì)數(shù)器的所有觸發(fā)器共用一個(gè)時(shí)鐘脈沖，時(shí)鐘脈沖就是計(jì)數(shù)的輸入脈沖

2、。異步計(jì)數(shù)器只有部分觸發(fā)器的時(shí)鐘信號(hào)是計(jì)數(shù)脈沖，而另一部分觸發(fā)器的時(shí)鐘信號(hào)是其他觸發(fā)器或組合電路的輸出信號(hào)，因而各級觸發(fā)器的狀態(tài)更新不是同時(shí)發(fā)生的。按進(jìn)位制方式，計(jì)數(shù)器可分為二進(jìn)制和非二進(jìn)制（包括十進(jìn)制）。按邏輯功能方式，計(jì)數(shù)器可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器等。加法計(jì)數(shù)器的狀態(tài)變化和數(shù)的依次累加相對應(yīng)。減法計(jì)數(shù)器的狀態(tài)變化和數(shù)的依次遞減相對應(yīng)?？赡嬗?jì)數(shù)器由控制信號(hào)控制實(shí)現(xiàn)累加或遞減，可實(shí)現(xiàn)加法或減法計(jì)數(shù)。若計(jì)數(shù)脈沖為一周期性信號(hào)，則模為M的計(jì)數(shù)器輸出信號(hào)的頻率為計(jì)數(shù)脈沖頻率的1/M，也就是說，計(jì)數(shù)器具有分頻的功能，可作為數(shù)字分頻器使用。工程中經(jīng)常用到的序列信號(hào)發(fā)生器，也可由計(jì)數(shù)器設(shè)計(jì)

3、而成。（三）寄存器及其應(yīng)用寄存器與移位寄存器均是數(shù)字系統(tǒng)中常見的邏輯模塊。寄存器用來存放二進(jìn)制數(shù)碼，移位寄存器除具有寄存器的功能外，還可將數(shù)碼移位。1. 寄存器寄存器用來存放二進(jìn)制數(shù)碼。事實(shí)上每個(gè)觸發(fā)器就是一位寄存器。74175是由四個(gè)具有公共清零度端的上升沿D型觸發(fā)器構(gòu)成的中規(guī)模集成電路。2. 移位寄存器移位寄存器具有移位功能，即除了可以存放數(shù)據(jù)以外，還可將所存數(shù)據(jù)向左或向右移位。移位寄存器有單向移位和雙向移位之分，還常帶有并行輸入端。74195是帶有并行存取功能的四位單向移位寄存器。74194是可并行存取的四位雙向移位寄存器，是一種功能比較齊全的移位寄存器，它具有左移、右移、并行輸入數(shù)據(jù)、

4、保持以及清除等五種功能。利用移位寄存器可以很方便地將串行數(shù)據(jù)變換為并行數(shù)據(jù)，也可以將并行數(shù)據(jù)變換為串行數(shù)據(jù)。計(jì)算機(jī)中外部設(shè)備與主機(jī)之間的信息交換常常需要這種變換。移位寄存器還常用來做成環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器，在序列控制中要用到這些類型的電路。同計(jì)數(shù)器一樣，移位寄存器也可用于設(shè)計(jì)序列信號(hào)發(fā)生器。二、重點(diǎn)與難點(diǎn)重點(diǎn)：1 識(shí)別各種時(shí)序模塊的國標(biāo)符號(hào)和邏輯符號(hào)；2 掌握常用同步與異步計(jì)數(shù)器的功能與特性；3 掌握常用寄存器和移位寄存器的功能與特性；4 熟練掌握用各種計(jì)數(shù)器和移位寄存器的典型應(yīng)用。難點(diǎn)：1 國標(biāo)符號(hào)的理解；2 各種計(jì)數(shù)器、移位寄存器和中規(guī)模組合電路的綜合運(yùn)用。三、考核題型與考核重點(diǎn)1 概

5、念與簡答題型為填空、判斷和選擇。建議分配的分?jǐn)?shù)為36分。2綜合與設(shè)計(jì)題型1為設(shè)計(jì)大于M=16的任意模計(jì)數(shù)器；題型2為各種計(jì)數(shù)器、移位寄存器和中規(guī)模組合電路綜合運(yùn)用的分析和設(shè)計(jì)。建議分配的分?jǐn)?shù)為1020分。思考題題解題5.1在使用某個(gè)中規(guī)模時(shí)序模塊前，需要了解哪些內(nèi)容？答：需要了解該時(shí)序模塊的時(shí)鐘、清零方式、置位方式、使能情況、移位或計(jì)數(shù)情況等。題5.2 一個(gè)512位移位寄存器用作延遲線，若時(shí)鐘脈沖頻率為4MHz，問數(shù)據(jù)通過該移位寄存器被延遲了多少時(shí)間？答：數(shù)據(jù)要經(jīng)過512個(gè)時(shí)鐘脈沖才能通過該移位寄存器，所以數(shù)據(jù)通過該寄存器被延遲了128us。題5.3 在四則運(yùn)算中，移位寄存器可完成哪幾種運(yùn)算？

6、答：每向左或向右移動(dòng)一位，則可實(shí)現(xiàn)乘2或除2功能，所以移位寄存器可完成乘除兩種運(yùn)算。題5.4 同步清零和異步清零，同步置數(shù)和異步置數(shù)的區(qū)別是什么？答：同步清零指在清零信號(hào)有效的條件下，需等到下一個(gè)時(shí)鐘脈沖到來計(jì)數(shù)器才清零。異步清零是只要清零信號(hào)有效則即刻清零。同步置數(shù)指置數(shù)方式下，下一個(gè)時(shí)鐘脈沖到來時(shí)，輸出端反映輸入端數(shù)據(jù)的狀態(tài)。異步置數(shù)指只要置數(shù)信號(hào)到來，計(jì)數(shù)器立即置數(shù)，無需等下一個(gè)時(shí)鐘脈沖到來。題5.5 TTL集成電路74161與74163有什么不同，如果寫出74163的VHDL程序，怎樣修改74161的VHDL程序?答：74161與74163唯一的不同是復(fù)位方式不同，若寫出74163的V

7、HDL程序,只需在74161的VHDL程序基礎(chǔ)上，加上判斷時(shí)鐘的到來即可。如：IF CP=1AND CPEVENT。題5.6 在時(shí)序模塊的國標(biāo)符號(hào)控制塊中，相互關(guān)聯(lián)方式有哪些?答：在時(shí)序模塊的國標(biāo)符號(hào)控制塊中。有以下幾種關(guān)聯(lián)：與、非、關(guān)聯(lián)、控制、置位、復(fù)位、使能和工作模式。題5.7 計(jì)數(shù)器可作為數(shù)字分頻用，從本質(zhì)上講，兩者有何區(qū)別?答：計(jì)數(shù)器和分頻器從本質(zhì)上講，兩者區(qū)別在于其作用上，計(jì)數(shù)器用電路的狀態(tài)來反映計(jì)數(shù)值。而分頻器則利用狀態(tài)的變化來反映輸出頻率與輸入時(shí)鐘脈沖間的比例關(guān)系。題5.8 試考慮有一個(gè)74161和一個(gè)4線-16線譯碼器設(shè)計(jì)一個(gè)4位12比特序列碼發(fā)生器。答：首先將74161接成1

8、2進(jìn)制計(jì)數(shù)器。再將74161的4個(gè)觸發(fā)器輸出端Q3Q2Q1Q0接在4線-16線譯碼器的4個(gè)地址輸入端A3A2A1A0。4線-16線譯碼器的輸出配備四個(gè)多扇入的與門或與非門可以完成四個(gè)不同的邏輯函數(shù)，實(shí)際上也是4位12比特序列碼發(fā)生器。題5.9 當(dāng)設(shè)計(jì)兩個(gè)1位十進(jìn)制數(shù)相加，其和也是1位十進(jìn)制數(shù)，并且顯示七段發(fā)光管只有一個(gè)，你可能用到幾個(gè)書中介紹的中規(guī)模時(shí)序模塊？答：有兩種方法：一種方法是用無記憶的組合電路，另一種方法是用時(shí)序電路。（1） 將十進(jìn)制的加數(shù)和被加數(shù)輸入到8線-3線編碼器，其輸出為兩個(gè)4位二進(jìn)制數(shù)。將這兩個(gè)4位二進(jìn)制數(shù)送到4位二進(jìn)制加法器的輸入，其輸出則為和，再通過顯示譯碼器送到顯示七

9、段發(fā)光管。這樣的設(shè)計(jì)無記憶，只要將輸入的加數(shù)和被加數(shù)按鍵放松，輸出就不再顯示和。共用到中規(guī)模組合電路5塊。（2） 第一次通過8線-3線編碼器先輸入被加數(shù)，用計(jì)數(shù)器記住第一次按鍵，并啟動(dòng)第一個(gè)寄存器，存入4位二進(jìn)制加法器的輸入端。第二次通過8線-3線編碼器輸入加數(shù)，用計(jì)數(shù)器記住第二次按鍵，并啟動(dòng)第二個(gè)寄存器，存入4位二進(jìn)制加法器的另一個(gè)輸入端。同時(shí)啟動(dòng)加法器，將和通過顯示譯碼器送到顯示七段發(fā)光管。這樣的設(shè)計(jì)有記憶，用到了計(jì)數(shù)器和寄存器，輸出顯示兩位十進(jìn)制的和。共用到中規(guī)模組合電路7塊。題5.10 在設(shè)計(jì)某些時(shí)序電路(例如計(jì)數(shù)器、移位寄存器連接的計(jì)數(shù)器)時(shí)，會(huì)由于種種原因落入非工作狀態(tài)，你應(yīng)該如何

10、考慮電路設(shè)計(jì)方案？答：（1）設(shè)置正確的復(fù)位信息；（2） 設(shè)置正確的預(yù)置信息；（3）分析非工作狀態(tài)，使其在有限個(gè)脈沖作用下進(jìn)入工作狀態(tài)。習(xí)題題解習(xí)題5.1 習(xí)題5.1圖為一片4位二進(jìn)制同步計(jì)數(shù)器（74161或74163），試分析下列各種連接圖，可構(gòu)成模幾計(jì)數(shù)器，并寫出態(tài)序表。01習(xí)題5.1圖 用74161接成的電路（b）00001COQ0Q1Q2Q3CT=0M1M2G3G4C5/2,3,4+CTRDIV163CT=151,5D 1 2 4 8（a）&（c）D0D1D2D3COQ0Q 1Q2Q 3CT=0M1M2G3G4C5/2,3,4+CTRDIV163CT=151,5D 1 2 4 8

11、1D0D1D2D3COQ0Q 1Q2Q 3CT=0M1M2G3G4C5/2,3,4+CTRDIV163CT=151,5D 1 2 4 811CP111CP111CP解：可以用如下兩種方法：（1） 題目中已知芯片的名稱，在手冊中查找集成芯片的符號(hào)和功能表，再根據(jù)電路的連接分析電路功能。（2） 題目中已知芯片國標(biāo)符號(hào)，根據(jù)符號(hào)可以知道集成芯片的的工作原理。下面以第二種方式分析習(xí)題5.1圖的功能。首先觀察總定性符號(hào)CTRDIV16，可知集成芯片是16進(jìn)制計(jì)數(shù)器。符號(hào)控制框上的CT=0說明低電平有效的異步清零，并觀察外部給的高電平，可知清零無效。習(xí)題5.1圖電路的反饋信號(hào)反饋到符號(hào)控制框上的M1和M2

12、，低電平有效的M1是關(guān)聯(lián)到時(shí)序塊的數(shù)據(jù)輸入端。當(dāng)M1有效時(shí)，且CP時(shí)鐘到來時(shí)，時(shí)序塊的數(shù)據(jù)輸入端的數(shù)據(jù)送到觸發(fā)器的輸出端。當(dāng)M2有效時(shí)計(jì)數(shù)器按二進(jìn)制計(jì)數(shù)。習(xí)題5.1表（a）NQ3 Q2 Q1 Q001234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1習(xí)題5.1表（b）NQ3 Q2 Q1 Q0012345678910110 0 0 00 0 1 00 0 1 10 1 0 00 1 1 00 1 1 11 0 0 01 0 1 01 0 1 11 1 0 01 1 1 01 1 1 1習(xí)題5

13、.1表（c）NQ3 Q2 Q1 Q00123456789101112130 0 0 00 0 0 10 0 1 00 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 1 0 01 1 0 11 1 1 01 1 1 1以下按（2）的原則分析習(xí)題5.1圖。習(xí)題5.1圖（a）、（b）、（c）的態(tài)序表如習(xí)題5.1表（a）、（b）、（c）所示。分析題5.1圖（a）為模10計(jì)數(shù)器（M=10），題5.1圖（b）為模12計(jì)數(shù)器（M=12），題5.1圖（c）為模14計(jì)數(shù)器（M=14）。習(xí)題5.2 習(xí)題5.2圖為一片4位二進(jìn)制同步計(jì)數(shù)器（74161或74163）

14、，連成下面電路，試問可構(gòu)成模幾計(jì)數(shù)器，并寫出態(tài)序表。N種狀態(tài)計(jì)數(shù)的預(yù)置方法，其狀態(tài)態(tài)序表如習(xí)題5.2表所示，可以看出M=12。習(xí)題5.2表 習(xí)題5.2圖態(tài)序表NQ3 Q2 Q1 Q0012345678910110 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 習(xí)題5.2圖00101COQ0Q1Q2Q3CT=0M1M2G3G4C5/2,3,4+CTRDIV163CT=151,5D 1 2 4 8111CP習(xí)題5.4 用74193按習(xí)題5.4圖所示外部接線，可構(gòu)成模幾計(jì)數(shù)器。11

15、001習(xí)題5.4圖CT=02+G11-G2G3LOADCTRDIV162CT=153D 1 2 41CT=0QAQBQCQDCO0CPBO 8習(xí)題5.4表 習(xí)題5.4圖態(tài)序表NQD QC QB QA01234567891011120 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 “1111”時(shí)，CO輸出為低電平。其輸出反饋到G3，并重新預(yù)置開始新的循環(huán)。分析習(xí)題5.4圖，得態(tài)序表如習(xí)題5.4表所示，從態(tài)序表可以看出M=12。習(xí)題5.13 在74194構(gòu)成并行-串

16、行轉(zhuǎn)換器中，如果要實(shí)現(xiàn)8位轉(zhuǎn)換，則增加1位觸發(fā)器后，線路應(yīng)作何變化？MA QD4D5D6D71 1 D0D1D2D3CP&1DC1MA 3,4D3,4D1,4D3,4D 01C41/2CT=0SRG4M033,4D2,4D 習(xí)題5.13圖DSRABCDDSL(1)Q13,4D3,4D1,4D3,4D 01C41/2CT=0SRG4M033,4D2,4D (2)Q1串行輸出&啟動(dòng)G2G1解：8位并行串行轉(zhuǎn)換器電路連接圖如習(xí)題5.13圖所示。其中D觸發(fā)器的Q端產(chǎn)生的標(biāo)志碼加到74194第(1)片的右移串行輸入端DSR和與非門G1的輸入端。當(dāng)啟動(dòng)負(fù)脈沖出現(xiàn)時(shí),在第一個(gè)時(shí)鐘脈沖CP作用

17、下, D觸發(fā)器的Q為0, 并且8位并行輸入數(shù)據(jù)被74194接收, D觸發(fā)器的Q為0，使與非門G2輸出為0 (當(dāng)啟動(dòng)負(fù)脈沖消失后)。當(dāng)?shù)诙€(gè)時(shí)鐘脈沖CP來到時(shí), D觸發(fā)器的Q變成1, 同時(shí)74194執(zhí)行右移操作, 標(biāo)志碼被移至74194第(1)片的Q0端, 輸入代碼D7被移至串行輸出端。直到第八個(gè)CP脈沖到來后, 標(biāo)志碼移入74194第(2)片的Q2端, 74194又執(zhí)行并行輸入數(shù)據(jù)操作。習(xí)題5.14 習(xí)題5.14圖中為由74195構(gòu)成的分頻器，試分析分頻比N為多少？解：習(xí)題5.14圖（a）：J=K=Q1，作態(tài)序表如習(xí)題5.14表(a)所示，由態(tài)序表看出是4分頻器。圖（b）：J=K（第（1）片）=Q4Q5, J=K（第（2）片）=Q3，作態(tài)序表如習(xí)題5.14表(b)所示，由態(tài)序表看出是11分頻器。SRG4SRG4SRG411CPCT=0M1SHIFTM2LOADC3/11CPCT=0M1SHIFTM2LOADC3/11CPCT=0M1SHIFTM2LOADC3/11,3J1,3K2,3D JK1,3J1,3K2,3