數(shù)字電子高級題庫

1、單選題0000020005、 兩個開關控制一盞燈, 只有兩個開關都閉合時燈才不亮, 則該電路的邏輯關系是 。(a與非 (b或非 (c同或 (d異或答案:a (難 0000020006、已知 F =A B C +C D ,選出下列可以肯定使 F =0的取值 。(aABC =011 (bBC =11 (cCD =10 (dBCD =111答案:d (難 (a與非 (b或非 (c同或 (d與答案:c (難 的是 。 答案:c (難 0000010024、 TTL 與非門輸出低電平的參數(shù)規(guī)范值是 。(aU OL 0.3 V (b U OL 0.3 V (c U OL 0.4 V (d UOL 0.8V

2、答案:c (難 0000010030、某集成電路封裝內(nèi)集成有 4個與非門,它們輸出全為高電平時,測得 5V 電源 端的電流為 8 mA ,輸出全為 0時,測得 5 v 電源端的電流為 16 mA ,該 TTL 與非門的功 耗為mW。(a30 (b20 (c15 (d10答案:c (難 0000010034、門電路輸人端對地所接電阻 R R OF 時.相當于此端 。(a接邏輯“ 1” b接邏輯“ 0” (c接 2.4V 電壓 (d 邏輯不定答案:b (難 0000010035、門電路輸人端對地所接電阻 R R ON 時.相當于此端 。(a 接邏輯“ 1” b接邏輯“ 0” (c接 2.4V 電壓

3、 (d 邏輯不定答案:a (難 0000010036、數(shù)字系統(tǒng)中,降低尖峰電流影響,所采取的措施是 。(a接入關門電阻 (b接入開門電阻(c接入濾波電容 (d降低供電電壓答案:c (難 0000030046、利用 2個 74LSl38和 1個非門,可以擴展得到 1個 線譯碼器。(a2 4 (b3 8 (c4 16 (d無法確定。答案:c (難 0000030047、用原碼輸出的譯碼器實現(xiàn)多輔出邏輯函數(shù),需要增加若于個 。(a非 門 (b與非 門 (c或 門 (d或非 門答案:c (難 0000030048、七段譯碼器 74LS47的輸入是 4位 ,輸出是七段反碼。(x二進制碼 (b七段碼 (c

4、七段反碼 (dBCD 碼答案:d (難 0000030049、多路數(shù)據(jù)選擇器 MUX 的輸入信號可以是 。(a數(shù)字信號 (b模擬信號 (c數(shù)?；旌闲盘?(d數(shù)字和模擬信號答案:a (難 0000040056、如果把 D 觸發(fā)器的輸出 Q 反饋連接到輸入 D ,則輸出 Q 的脈沖波形的頻率為 CP 脈沖頻率 f 的 ,(a二倍頻 (b不變 (c四分頻 (d二分頻答案:d (難 (a基本 RS (bJK (cRS (dD答案:b (難 0000060078、在環(huán)形振蕩器中,為了降低振蕩頻率,通常在環(huán)形通道中串入 。(a更多 非 門 (b電感 L (cRC 環(huán)節(jié) (d大容量電容答案:c (難 000

5、0060084、改變 值,不會改變 555構成的多諧振蕩器電路的振蕩頻率。(a電源 V CC b電阻 R 1 (c電阻 R 2 (d電容 C答案:a (難 0000060085、 555構成的多諧振蕩器中,還可通過改變 端電壓值使振蕩周期改變。 (aV CC (bR D (cC U (dGND答案:c (難 0000060086、在 端加可變電壓,可使 555多諧振藹器輸出調頻波。(aOUT (bR D (cC U (dGND答案:c (難 0000060087、 555構成的多諧振蕩器電路中、當 R 1=R 2時,欲使輸出占空比約為 50%,最簡 單的辦法是 。(a電容 C 減半 (bR 2

6、兩端并接二極管(c C U 端接地 (dVCC 減半答案:b (難 0000050092、 欲把 36kHz 的脈沖信號變?yōu)?1Hz 的脈沖信號, 若采用十進制集成計數(shù)器, 則各 級的分頻系數(shù)為 。(a (3, 6, 10, 10, 10 (b(4, 9, 10, 10, 10(c (3, 12, 10, 10, 10 (d (6, 3, 10, 10, 10答案:b (難 0000050093、用集成計數(shù)器設計 n 進制計數(shù)器時,不宜采用 方法。(a置最小數(shù) (b反饋復位 (c反饋預置 (d時鐘禁止答案:d (難 0000050097、兩模數(shù)分別為 M 1和 M 2的計數(shù)器串接而構成的計數(shù)器

7、,其總模數(shù)為 。 (a M1+M 2 (b M1× M2 (c M1 M 2 (d M1%M 2答案:b (難 0000080102、在系統(tǒng)可編是指:對位于 的可編程邏輯器件進行編程。(a用戶電路板 (b特制的電路板 (c編程器 (d專用編程器答案:a (難 0000080104、 HDPLD 比較適合用在以 的數(shù)字系統(tǒng)。(a復雜 (b控制為主 (c時序為主 (d較簡單答案:b (難 0000080105、 FPGA 比較適合用在以 的數(shù)字系統(tǒng)。(a復雜 (b控制為主 (c時序為主 (d較簡單答案:c (難 0000080106、高密度可編程邏輯器件中具有硬件加密功能的器件是 。(a

8、HDPLD 和 FPGA (bGAL (cHDPLD (dFPGA答案:c (難 0000080107、要對用戶電路板上的 3片在系統(tǒng)可編程芯片編程,你認為最好的方法 是 。(a在專用編程器上逐片編程(b在專用編程器 L 同時編程(c通過編程線對板上的 HDPLD 逐片編程(d通過編程線對板上的所有 HDPLD 次編程答案:d (難 0000070110、 n 位 DAC 最大的輸出電壓 u Omax 為 U A 。(a(2n -1 (b 2n (c 2n +1 (d( 2n +1答案:a (難 0000070114、集成 D /A 轉換器不可以用來構成 。(d加法器 (b 程控放大器(c數(shù)模

9、轉換 (d波形發(fā)生電路答案:a (難 0000070115、如要將一個最大幅度為 5.1 V 的模擬信號轉換為數(shù)字信號,要求輸入每變化20m V ,輸出信號的最低位(LSB 發(fā)生變化,應選用 位 ADC(a6 (b8 (c10 (d12答案:b (難 0000020126、函數(shù) F (A , B , C , D = m (1, 3, 5, 7, 8, 9, 10, 11, 14, 15 的最簡與非 實現(xiàn)是 。(a =F AC B A D A + (bAC B A D A F ··= (c C A B A D A F += (d C A B A D A F ·

10、83;= 答案:b (難 0000020127、函數(shù) BD A CD AB F +=的或與式是 。(a (D B A D C B A F +=(b (D B C B D A F += (c (D B A D C B A F +=(d (D C A D B A C B F +=答案:b (難 0000020128、 函 數(shù) 10( , 15, 13, 8, 6, 3, 2, 1( , , , (d m D C B A F +=的 簡 化 與 或 表 達 式 是 。(a D C A ABD D B B A F +=(b D C B ABD D C A B A F += (c D C A ABD D

11、 B A B A F +=(d D C B D C A D C B ABD B A F +=答案:a (難 0000020131、 能使邏輯函數(shù) (C B A C B A C B A F +=為 0的變量 (順序為 ABC 組合是 。(a 011, 110, 101 (b010, 001, 100(c 110,101, 011 (d 110, 101, 111答案:b (難 0000020135、在下列表達式中,只能用或非邏輯實現(xiàn)的是 。(a B A B A F ·= (b B A B A F ·= (c C B A C B A F += (d AB B AB A F &#

12、183;= 答案:c (難 0000020136、能使邏輯函數(shù) D C B A F =均為 1的輸入變量的組合是 。 (a 1101, 0001, 0100, 1000 (b 1100, 1110, 1010, 1011(c 1110, 0110, 0111, 1111 (d 1111, 1001, 1010, 0000答案:a (50000010145、 如右圖所示的反相器電路中, 欲加深二極管 T 的飽和深度, 在其他條什不變的 情況下,可采取 的措施。(a 增大 R 2: (b 減少 RC(c減少 V CE(d增大 T 的 答案:d (難 0000010154、扇山系數(shù) N o 是指邏輯

13、門電路 。(a 輸出電壓與輸入電壓之間的關系數(shù)(b 輸 iU 電壓與輸入電流之間的關系數(shù)(c 輸出端能帶同類門的今個數(shù)(d 輸入端數(shù)答案:c (難 0000010153、為實現(xiàn) CD AB F · ,下列電路接法正確的是 。 答案: d (難 0000010162、 TTL 與非門的關門電平 0.7V ,開門電平為 1.9V ,當其輸入低電平為 0.4V ,輸入高電平為 3.2V 時,其低電平噪聲容限為 。(a 1.2V (b 2.1V( c 0.3V (d 1.5V答案:c (難 0000010166、兩輸入變量 A 、 B 的輯門的輸出、輸入如圖 3.11所示, 根據(jù)輸出波形 F

14、 應該屬 于 。(a 與非門 (b 或非門(c 同或門 (d 與門答案:c (難 0000040190、下列電路中,只有 ( 不能實現(xiàn) Q n +1=Q n 。 答案: d 難0000040192、如下各觸發(fā)器電路中,能實現(xiàn) Q n +1=Q n +A 功能的電路是 ( 。 答案:b 難0000050203、在設計同步時序電路時,檢查到不能自行啟動時,則 ( 。(a 只能用反饋復位法清零(b 只能用修改驅動方程的方法(c 必須用反饋復位法清零并修改驅動方程(d 可以采用反饋復位法 (置位法 ,也可以采用修改驅動方程的方法保證電 路能白行啟動。答案:b 難0000050204、已知 Q 3 Q2

15、 Q1 Q0是同步十進制計數(shù)器的觸發(fā)器輸出,若以 Q 3作進位,則其周 期和脈沖寬度是 ( 。(a 10個 CP 脈沖,正脈沖寬度為 1個 CP 周期(b 10個 CP 脈沖,正脈沖寬度為 2個 CP 周期(c 10個 CP 脈沖,正脈沖寬度為 4個 CP 周期(d 10個 CP 脈沖,正脈沖寬度為 8個 CP 周期答案:b 難0000050206、若 4位同步二進制加法計數(shù)器正常工作時,由 0000狀態(tài)開始計數(shù),則經(jīng)過 43個輸入計數(shù)脈沖后,計數(shù)器的狀態(tài)應是 ( 。(a 0011(b 1011(c 110l (d 1110答案:b 難0000050217、 用反饋復位法來改變由 8位十進制加

16、法計數(shù)器的模值, 可以實現(xiàn) ( 模值范 圍的計數(shù)器。(a l 10 (b 116(c 199 (d 1100答案:d 難0000050218、異步計數(shù)器設計時,比同步計數(shù)器設計多增加的設計步驟是 ( 。(a 畫原始狀態(tài)轉換圖 (b 進行狀態(tài)編碼(c 求時鐘方程 (d 求驅動方程答案:c 難0000060228、利用門電路的傳輸時間,可以把 ( 個與非門首尾相接,組成多諧振蕩器。 (a 8(b 7(c 6 (d 4答案:b 難0000060229、如圖 7. 8所示的由 555定時器組成的電路是 ( 電路。(a 施密特觸發(fā)器(b 單穩(wěn)態(tài)觸發(fā)器(c 雙穩(wěn)態(tài)觸發(fā)器(d 多諧振蕩器 答案:d 難000

17、0060230、在圖 7. 9所示的 4個電路中,不能產(chǎn)生振蕩的是 ( 。 答案:a 難 (a 多諧振蕩器(b 雙穩(wěn)態(tài)觸發(fā)器(c 單穩(wěn)態(tài)觸發(fā)器(d 施密特觸發(fā)器答案:c 難0000070240、衡量 A /D 和 D /A 轉換器性能優(yōu)劣主要指標是 ( 。 ,(a 分解度 (b 線性度(c 功率消耗 (d 轉換精度和轉換速度答案:d 難0000070241、在構成 D /A 轉換器的電路中,不屬于 D /A 轉換器組成部分的是 ( 。(a 數(shù)碼鎖存器 (b 電子開關(c 電阻網(wǎng)絡 (d 譯碼器答案:d 難0000070250、已知一個 8位二進制 D /A 轉換器的輸出階梯電壓 Vo=0.02

18、V,則它的最大輸 出電壓為 ( V 。(a 5.12 (b 20.48(c 20.46 (d 5.1答案:d 難0000070251、已知一個 3位十進制 (DCB 編碼 D /A 轉換器的輸出階梯電壓 Vo=0.02V,則 它的最大輸出電壓為 ( V。(a 10.0 (b 9.99(c 8.0 (d 7.0答案:b 難0000080264、 ispLSI 器件中的 GLB 是指 ( 。(a 全局布線區(qū) (b 通用邏輯塊(c 輸出布線區(qū) (d 輸出控制單元答案:b 難0000030285、下列表達式中不存在競爭冒險的是( 。(a AB B Y += (b AB C AB Y +=(c C B

19、AB Y += (d C A AB Y +=答案:b 難0000030287、下列哪一項不是組合邏輯電路消除 競爭-冒險 的方法( 。(a 后級加緩沖電路 (b 接入濾波電容(c 修改邏輯設計增加冗余項 (d 引入封鎖脈沖答案:a 難0000040298、邊沿式 D 觸發(fā)器是一種( 穩(wěn)態(tài)電路。(a 無 (b 單 (c 雙 (d 多答案:c 難0000050307、用二進制異步計數(shù)器從 0做加法,計到十進制數(shù) 178,則最少需要 ( 個觸 發(fā)器。(a 1 (b 6 (c 8 (d 10答案:d 難0000050308、 某電視機水平垂直掃描發(fā)生器需要一個分頻器將 31500H Z 的脈沖轉換為

20、60H Z的脈沖,欲構成此分頻器至少需要 ( 個觸發(fā)器。(a 10 (b 60 (c 525 (d 31500答案:a 難0000050309、 N 個觸發(fā)器可以構成最大計數(shù)長度(進制數(shù)為 ( 的計數(shù)器。(a N (b 2N (c N 2 (d 2N答案:d 難0000010335、 如右圖所示 , TTL 與非門帶同類門的個數(shù)為 N, 其低電平輸入電流為 1.5mA , 高電平輸入電流為 10uA , 最大灌電流為 15mA , 最大拉電流為 400uA , 選擇正確答案 ( 。(a N =5 (b N =10 (c N =20 (d N =40答案: b 難0000010339、在下面四圖

21、中,能實現(xiàn)給定邏輯功能的是( 。 (a (b (c (d 答案:d 難0000010340、右圖實現(xiàn)的邏輯功能為( 。(a 與門 (b 與非門(c 或非門 (d 異或門答案:d 難0000010342、下列器件不屬于 TTL 集成電路的是( (a 74LS373 (b 74LS00(c 74LS02 (d CD4511答案:d 難0000010344、如右圖的表達式為( 。(a (b (c (d 答案:b 難0000010345、已知波形如右圖, L 與 A 、 B 、 C 、的關系為( 。 (a (b (c (d 答案:d 難0000020352、(a (b (c (d 答案:a 難0000

22、020353、(a (b (c (d 答案:b 難0000040369、主從 J-K 觸發(fā)器由主觸發(fā)器和從觸發(fā)器組成,從觸發(fā)器在何時工作(。(a CP =0 (b CP =1(c CP 上升沿 (d CP 下降沿答案:a 難0000040370、下列哪類觸發(fā)器用來構成移位寄存器( 。(a D 觸發(fā)器 (b R-S 觸發(fā)器(c T 觸發(fā)器 (d JK 觸發(fā)器答案:a 難0000040371、時序邏輯電路設計成敗的關鍵在于( 。(a 狀態(tài)的編碼 (b 狀態(tài)轉換表的建立(c 未用狀態(tài)檢驗 (d 是否具有自啟動功能答案:b 難0000050373、判斷圖示電路為何種計數(shù)器( 。(a 異步二進制減法(b

23、 同步二進制減法(c 異步二進制加法(d 異步二進制加法答案:a 難0000060387、 在 555定時器組成的三種電路中, 能自動產(chǎn)生周期為 T =0.69(R 1+2R 2 C 的脈沖 信號的電路是(a 施密特觸發(fā)器 (b 單穩(wěn)態(tài)觸發(fā)器(c 多諧振蕩器 (d 555定時器答案:c 難0000010439、若干個三態(tài)邏輯門的輸出端連接在一起,能實現(xiàn)的邏輯功能是( 。 (a 線與 (b 無法確定(c 數(shù)據(jù)驅動 (d 分時傳輸數(shù)據(jù)答案:d 難0000010440、晶體管的飽和深度變淺時, TTL 門的傳輸延遲時間 t pd ( 。(a 增大 (b 減小(c 不變 (d 無法確定答案:b 難00

24、00010441、邏輯電路的輸入端對地接 20k 電阻,對于 TTL 電路,相當于接邏輯( (a 1 (b 0(c 高 (d 無法確定答案:b 難0000010442、邏輯電路的輸入端對地接 20k 電阻,對于 CMOS 電路,相當于接邏輯( (a 1 (b 0(c 負 (d 無法確定答案:a 難0000040448、既克服了空翻現(xiàn)象,又無一次變化問題的集成觸發(fā)器是( 。(a 邊沿 JK 觸發(fā)器 (b 同步 D 觸發(fā)器(c 同步 (d 基本 RS 觸發(fā)器答案:a 難0000030472、 8421BCD 編碼器的輸入變量為(個。(a 8 (b 4(c 10 (d 7答案:c 難00000304

25、74、半導體數(shù)碼管通常是由(個發(fā)光二極管排列而成。(a 5 (b 6(c 7 (d 8答案:c 難0000030475、七段顯示譯碼器要顯示數(shù)“ 2”則共陰極數(shù)碼顯示器的 a g 引腳的電平為 ( 。(a 1101101 (b 1011011(c 1111011 (d 1110000答案:a 難0000030476、一個 16選 1的數(shù)據(jù)選擇器,其數(shù)據(jù)地址輸入端有(個。(a 1 (b 2(c 4 (d 8答案:c 難0000030478、一個 8路數(shù)據(jù)分配器,其數(shù)據(jù)地址輸入端有(個。(a 1 (b 2(c 3 (d 4答案:c 難多選題0000010507、三極管作為開關使用時,要提高開關速度

26、,可( 。 (a 降低飽和深度 (b 增加飽和深度(c 采用有源泄放回路 (d 采用抗飽和三極管答案:a 、 c 、 d 難0000010524、 圖中 TTL 集成門電路的輸入端 1、 2、 3為多余輸入端, 接法正確的是 ( . (a (b (c (d 答案:a 、 b 、 d 難0000010537、雙極性集成電路包括。 ( (a TTL (b ECL(c HTL (d I 2L答案:a 、 b 、 c 、 難00000202559、 D A CDE BD B A F +=等于( 。(a D B A + (b D B A (+(c (D B D A + (d (D B D A +答案:a

27、 、 c 難0000020580、求一個邏輯函數(shù) F 的對偶式,可將 F 中的 ( .(a .“·”換成“+”,“+”換成“·” (b 原變量換成反變量,反變量換成原變 量(c 變量不變 (d 常數(shù)中“0”換成“1”,“1”換成“0” 答案:a 、 c 、 d 難0000020584、下列表達式正確的是( 。(a C B A ABC ··= (b A B A = B (c (C B C A B A BC AC AB +=+ (d C B A C B A +=+ 答案:b 、 c 難0000020585、最小項 D C B A 的邏輯相鄰項是( 。(a C

28、D B A (b ABCD(c D BC A (d D C B A答案:a 、 c 、 d 難0000020587、邏輯函數(shù) F 1、 F 2、 F 3的卡諾圖如圖所示,它們之間的邏輯關系是( 。 (a F 3=F 1·F 2(b F 3=F 1+F 2(c F 1=F 3·F 2 (d F 1, F 3互為對偶式答案:b 、 d 難0000020588、邏輯函數(shù) F 1= , , , , , , ,(a F 1 =F 2 (b F 1=F 2(c F 1 =F 2 (d F 1 , F 2互為對偶式答案:a 、 d 難0000030589、 A 1, A 2, A 3,

29、A 4, A 5為 5個開關,它們閉合時為邏輯 1,斷開時為邏輯 0,電燈F=1表示燈亮, F=0表示燈滅,若在 5個不同的地方控制同一盞燈的亮滅,則函數(shù) F=( .(a A 1 A2 A3 A4 A5 (b A 1 +A2 +A3 +A4 +A5(c A 1 A 2 A 3 A 4 A 5 (d A 1 A 2 A 3 A 4 A 5答案:c 、 d 難0000030590、八路數(shù)據(jù)選擇器如圖所示,該電路實現(xiàn)的邏輯函數(shù)是 F=( 。 (a C B A BC A D BC D C A + (b , , , (13976m (c , , , (141376m (d , , , , , (1413

30、9876m 答案:a 、 d 難0000030594、如圖所示的組合邏輯電路,其函數(shù)表達式為( 。(a , , , , , , (111096321m =F (c , , , , (15141280m =F (d D C BD AB F +=答案:a 、 d 難0000030595、八路數(shù)據(jù)選擇器如圖所示,該電路實現(xiàn)的邏輯函數(shù)是( 。(a B A B A + (b AB AB + (c B A (d B A +答案:a 、 c 難0000030596、下列表達式中不存在競爭冒險的有( 。(a AB B Y += (b C B AB Y +=(c AB C AB Y += (d D A B A

31、Y (+=答案:c 、 d 難0000030597、函數(shù) ,當變量的取值為 ( 時,將出現(xiàn)冒險現(xiàn)象。 (a B=C=1 (b B=C=0(c A=1, C=0 (d A=0, B=0答案:a 、 c 、 d 難0000030599、用三線 -八線譯碼器 74LS138實現(xiàn)原碼輸出的 8路數(shù)據(jù)分配器,應( 。 (a . (b (c (d 答案:a 、 b 、 c 難 0000040633、基本 RS 觸發(fā)器可用于( 。(a 鍵盤輸入 (b 開關消噪(c 防抖動 (d 數(shù)據(jù)運算答案:a 、 b 、 c 難0000040651、電路如圖所示,經(jīng) CP 脈沖后,欲使 Q n+1=Q n ,則 A 、

32、B 輸入應為( 。(a AB=00 (b AB=01(c AB=10 (d AB=11 答案:a 、 d 難0000040652、下列電路中能完成 Q n+1=Q n 的邏輯功能的電路是( (a (b (c (d 答案:a 、 c 、 d 難0000040656、下列電路中能完成 Q n+1=Q n邏輯功能的電路是( .(a (b (c (d 答案:a 、 c 、 d 難0000060701、邏輯電路如圖所示,下列 Q 2Q 1Q 0狀態(tài)屬于電路的有效狀態(tài)( 。 (a 000(b 010(c 110(d 100答案:a 、 b 、 c 難0000060706、計數(shù)器電路及其各級輸出波形如圖所示

33、,下面對該計數(shù)器的分析正確的是 ( 。(a 觸發(fā)方式是上升沿觸發(fā)(b 同步計數(shù)器 (c 異步計數(shù)器(d 兩位二進制加法計數(shù)器答案:a 、 c 、 d 難0000070724、一個無符號 10位數(shù)字輸入的 DAC ,其輸出電平的級數(shù)為 ( 。 (a 4 (b 10(c 1024 (d 210答案:c 、 d 難0000070725、逐次逼近型 A/D轉換器由( 和時鐘信號等幾部分組成。(a 電壓比較器 (b A/D轉換器(c 控制邏輯電路 (d 逐次逼近寄存器答案:a 、 b 、 c 、 d 難0000070729、 DAC0832根據(jù)其 6個控制信號的不同連接方式,有( 三種工作方式。 (a

34、單級緩沖工作方式 (b 雙級緩沖工作方式(c 多級緩沖工作方式 (d 直通工作方式答案:a 、 b 、 d 難0000070735、下列對雙積分型 ADC 特點的描述,正確的是( 。(a 抗交流干擾能力強 (b 工作性能穩(wěn)定(c 工作速度高 (d 工作速度低答案:a 、 b 、 d 難0000070736、下列常用的集成 ADC 屬于雙積分型的有(a ICL7107 (b AD574A(c ICL7106 (d ADC0809答案:a 、 c 難0000080739、 PLD 的設計方法主要有( 。(a 積木式 (b 模塊式(c 自下而上 式 (d 自上而下式答案:a 、 b 、 c 、 d

35、難0000080740、一個完整的 PLD 設計流程有哪幾個步驟和兩種驗證過程。 (a 設計準備 (b 設計輸入(c 設計處理 (d 器件編程答案:a 、 b 、 c 、 d 難0000080741、一個完整的 PLD 設計流程有設計準備、 設計輸入等四個步驟和( 兩驗證 過程。(a 設計校驗(功能仿真和時序仿真 (b 器件加密(c 器件老化 (d 器件測試答案:a 、 d 難0000080748、可檫除的可編程邏輯器件 EPLD 的基本邏輯單位是宏單元,它由(三部 分組成。(a 可編程的 與或 陣列 (b 可編程寄存器(c 可編程 I/O (d 可編程的 與非 陣列答案:a 、 b 、 c

36、、難0000080749、復雜可編程邏輯器件 CPLD 是 EPLD 的改進型器件,一般情況下, CPLD 器件至 少包含三種結構 ( 。(a 可編程邏輯宏單元 (b 可編程 I/O單元(c 可編程寄存器 (d 可編程內(nèi)部連線答案:a 、 b 、 d 難0000080751、 PLD 中陣列交叉點上有(三種連接方式。(a 交叉連接 (b 接通連接(c 硬線連接 (d 斷開連接答案: b、 c 、 d 難0000080754、 PROM 和 PAL 的結構是( 。(a PROM 的與陣列固定,不可編程 (b PROM 與陣列、或陣列均不可編程 (c PAL 與陣列、或陣列均可編程 (d PAL

37、的與陣列可編程答案:a 、 d 難0000080758、 PLD 開發(fā)系統(tǒng)需要有( 。(a 計算機 (b 編程器(c 開發(fā)軟件 (d 操作系統(tǒng)答案:a 、 b 、 c 、 d 難0000080761、 ISP-PLD 器件開發(fā)系統(tǒng)的組成有( 。(a 計算機 (b 編程器(c 開發(fā)軟件 (d 編程電纜答案:a 、 c 、 d 難0000070768、 D/A轉換器的轉換誤差包括( 。(a 偏移誤差 (b 增益誤差(c 線性誤差 (d 非線性誤差答案:a 、 b 、 d 難0000070769、 A/D轉換器的轉換誤差包括( 。(a 線性誤差 (b 增益誤差(c 偏移誤差 (d 非線性誤差答案:b

38、 、 c 、 d 難0000070770、在構成 D/A轉換器的電路種,屬于 D/A轉換器的組成部分的是(a 數(shù)碼鎖存器 (b 電子開關(c 電阻網(wǎng)絡 (d 譯碼器答案:a 、 b 、 c 難0000070772、集成數(shù)模轉換器 DAC0832主要由哪三部分組成( 。(a 輸入寄存器 (b DAC 寄存器(c D/A轉換器 (d 輸出緩沖器答案:a 、 b 、 c 難判斷題0000010803、 普通的邏輯門電路的輸出端不可以并聯(lián)在一起, 否則可能會損壞器件。 ( 。 (a 正確 (b 錯誤答案:a 難0000020820 、對邏輯函數(shù) 利用代入規(guī)則, 令 A=BC代入,得 成立。 ( 。(a

39、 正確 (b 錯誤答案: b 難0000030825、 液晶顯示器可以在完全黑暗的工作環(huán)境中使用。 ( 。(a 正確 (b 錯誤答案:a 難0000030826、半導體數(shù)碼顯示器的工作電流大,約 10mA 左右,因此,需要考慮電流驅動能 力問題。 ( 。(a 正確 (b 錯誤答案:a 難0000030827、 共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來 驅動。 ( 。(a 正確 (b 錯誤答案:a 難0000050843、 環(huán)形計數(shù)器在每個時鐘脈沖 CP 作用時, 僅有一位觸發(fā)器發(fā)生狀態(tài)更新。 ( 。 (a 正確 (b 錯誤答案: b 難0000050844、環(huán)形計數(shù)

40、器如果不作自啟動修改,則總有孤立狀態(tài)存在。 ( 。(a 正確 (b 錯誤答案:a 難0000050848、在同步時序電路的設計中,若最簡狀態(tài)表中的狀態(tài)數(shù)為 ,而又是用 N 級觸 發(fā)器來實現(xiàn)其電路,則不需檢查電路的自啟動性。 ( 。(a 正確 (b 錯誤答案:a 難0000050849、 把一個 5進制計數(shù)器與一個 10進制計數(shù)器串聯(lián)可得到 15進制計數(shù)器。 ( 。 (a 正確 (b 錯誤答案: b 難0000050850、 同步二進制計數(shù)器的電路比異步二進制計數(shù)器復雜, 所以實際應用中較少使用 同步二進制計數(shù)器。 ( 。(a 正確 (b 錯誤答案: b 難0000050851、利用反饋歸零法獲

41、得 N 進制計數(shù)器時,若為異步置零方式,則狀態(tài) SN 只是短 暫的過渡狀態(tài),不能穩(wěn)定而是立刻變?yōu)?0狀態(tài)。 ( 。(a 正確 (b 錯誤答案:a 難0000060852、施密特觸發(fā)器可用于將三角波變換成正弦波。 ( 。(a 正確 (b 錯誤答案: b 難0000060858、采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時,若在觸發(fā)器進入暫穩(wěn)態(tài)期間再次受到觸發(fā)。 ( 。(a 正確 (b 錯誤答案: b 難3869、 雙積分型 A/D轉換器的轉換精度高、 抗干擾能力強, 因此常用于數(shù)字式儀表中。 ( 。 (a 正確 (b 錯誤答案:a 難0000080871、 PAL 不僅可以讀,也可以寫(編程 ,則它的功能與 G

42、AL 相同。 ( 。 (a 正確 (b 錯誤答案: b 難0000080879、 . 在系統(tǒng)可編程邏輯器件 ISP-PLD 不需編程器就可以高速而反復地編程,則它 與 RAM 隨機存取存儲器功能相同。 ( 。(a 正確 (b 錯誤答案: b 難0000010883、集電極開路門作時必須外加電源和負載 ( 。(a 正確 (b 錯誤答案:a 難0000010885、國產(chǎn) TTL 電路 CT4000相當于國際 SN54/74HC系列。 (a 正確 (b 錯誤答案: b 難0000030898、組合邏輯電路的分析步驟是 1、根據(jù)給定的邏輯電路列出函數(shù)的真值表, 2、 寫出函數(shù)表達式。 3、分析邏輯功能。 ( 。(a 正確 (b 錯誤答案: b 難0000030899、 組合邏輯電路的設計步驟是:1、根據(jù)設計要求,列出真值表。2