波形發(fā)生器 電子設(shè)計(jì)大賽

1、一、任務(wù)設(shè)計(jì)制作一個(gè)波形發(fā)生器，該波形發(fā)生器能產(chǎn)生正弦波、方波、三角波和由用戶(hù)編輯的特定形狀波形。示意圖如下：二、要求1基本要求（1）具有產(chǎn)生正弦波、方波、三角波三種周期性波形的功能。 （2）用鍵盤(pán)輸入編輯生成上述三種波形（同周期）的線性組合波形，以及由基波及其諧波（5次以下）線性組合的波形。 （3）具有波形存儲(chǔ)功能。 （4）輸出波形的頻率范圍為100Hz20kHz（非正弦波頻率按10次諧波計(jì)算）；重復(fù)頻率可調(diào)，頻率步進(jìn)間隔100Hz。 （5）輸出波形幅度范圍05V（峰-峰值），可按步進(jìn)0.1V（峰-峰值）調(diào)整。 （6）具有顯示輸出波形的類(lèi)型、重復(fù)頻率（周期）和幅度的功能。2發(fā)揮部分（1）輸出

2、波形頻率范圍擴(kuò)展至100Hz200kHz。 （2）用鍵盤(pán)或其他輸入裝置產(chǎn)生任意波形。 （3）增加穩(wěn)幅輸出功能，當(dāng)負(fù)載變化時(shí)，輸出電壓幅度變化不大于3%（負(fù)載電阻變化范圍：100）。 （4）具有掉電存儲(chǔ)功能，可存儲(chǔ)掉電前用戶(hù)編輯的波形和設(shè)置。 （5）可產(chǎn)生單次或多次（1000次以下）特定波形（如產(chǎn)生1個(gè)半周期三角波輸出）。 （6）其它（如增加頻譜分析、失真度分析、頻率擴(kuò)展200kHz、掃頻輸出等功能）。三、評(píng)分標(biāo)準(zhǔn)項(xiàng) 目滿(mǎn)分基本要求設(shè)計(jì)與總結(jié)報(bào)告：方案比較、設(shè)計(jì)與論證，理論分析與計(jì)算，電路圖及有關(guān)設(shè)計(jì)文件，測(cè)試方法與儀器，測(cè)試數(shù)據(jù)及測(cè)試結(jié)果分析。50實(shí)際制作完成情況50發(fā)揮部分完成第（1）項(xiàng)10

3、完成第（2）項(xiàng)10完成第（3）項(xiàng)10完成第（4）項(xiàng)5完成第（5）項(xiàng)5完成第（6）項(xiàng)10作 品 1作者 : 甘劍松 蘇文俊 黃琳 ( 北京郵電大學(xué) ) 賽前及文稿整理輔導(dǎo)教師 : 韓玉芬 郭林搞 要本系統(tǒng)由EPLD、單片機(jī)控制模塊、鍵盤(pán)、觸摸屏、LCD顯示、 RS232 輸入輸出模塊、輸出功 率放大模塊、頻譜分析模塊組成。采用直接數(shù)字頻率合成 (DDFS) 、 , 雙 D/A 、雙端口 RAM 、實(shí)時(shí) 計(jì)算波形值等技術(shù) , 可以產(chǎn)生任意波形組合。該系統(tǒng)頻率范圍寬 , 步進(jìn)小 , 幅度和頻率的精度高。一、方案論證與比較1. 常見(jiàn)信號(hào)源制作方法方案一 : 采用模擬分立元件或單片壓控函數(shù)發(fā)生器 MAX

4、038, 可產(chǎn)生正弦波、方波、三角 波 , 通過(guò)調(diào)整外部元件可改變輸出頻率 , 但采用模擬器件由于元件分散性太大 , 即使使用單片 函數(shù)發(fā)生器 , 參數(shù)也與外部元件有關(guān) , 外接的電阻電容對(duì)參數(shù)影響很大 , 因而產(chǎn)生的頻率穩(wěn)定度較差、精度低、抗干擾能力低、成本也高 ; 而且靈活性較差 , 不能實(shí)現(xiàn)任意波形以及波形運(yùn)算 輸出等智能化的功能 。 方案二 : 采用鎖相式頻率合成方案。鎖相式頻率合成是將一個(gè)高穩(wěn)定度和高精確度的標(biāo) 準(zhǔn)頻率經(jīng)過(guò)加減乘除的運(yùn)算產(chǎn)生同樣穩(wěn)定度和精確度的大量離散頻率的技術(shù) , 它在一定程度 上解決了既要頻率穩(wěn)定精確、又要頻率在較大范圍可變的矛盾。但頻率受 VCO 可變頻率范圍

5、的影響 , 高低頻率比不可能做得很高 , 而且只能產(chǎn)生方波或正弦波 , 不能滿(mǎn)足任意波形的要求。方案三 : 采用 DDEB, 即直接數(shù)字頻率合成方案。這是目前實(shí)際應(yīng)用的任意波形發(fā)生器常 采用的方案。2. 方案論證(1)DDFS 原理 DDFB 的基本原理框圖如圖 1-1-1 所示。輸出波形的一個(gè)完整的周期、幅度值都被順序地存放在 RAM 中。當(dāng) RAM 的地址變化時(shí) ,DAC 將此波形數(shù)據(jù)轉(zhuǎn)換成電壓波形，此電壓波形的頻率與RAM 地址變化的速率成正比。 DDFB 發(fā)生器使用了相位累加技術(shù)來(lái)控制波形在 RAM 中的地址。它用 一個(gè)加法器代替計(jì)數(shù)器來(lái)產(chǎn)生 RAM 的順序地址。 在每一個(gè)時(shí)鐘周期 ,

6、 存儲(chǔ)于相位遞增寄存器 (PIR- Phase increment register) 中的常數(shù)都被加到相位累加器的當(dāng)前結(jié)果上。相位累加器輸出的最大有效位數(shù)被用來(lái)確定波形在 RAM 中的地址。通過(guò)改變 PIR的常數(shù),便改變了每個(gè)周期中的點(diǎn)數(shù),而這些點(diǎn)數(shù)正是用來(lái)改變整個(gè)波形的頻率。當(dāng)一個(gè)新的 PIR 常數(shù)被存進(jìn)寄存器,波形的輸出頻率便隨下一個(gè)時(shí)鐘周期連續(xù)地改變相位。相位累加器將依據(jù) PIR 中存儲(chǔ)的常數(shù)來(lái)改變 RAM 的地址,若 PIR 數(shù)值很小 (即頻率較低), 累加器便一步一步地經(jīng)過(guò)每個(gè) RAM 地址。當(dāng) PIR的值較大時(shí),相位累加器將跳躍某些 RAM 地址。因此,隨著頻率的增加,每個(gè)波形周

7、期中的輸出采樣點(diǎn)數(shù)將減少。實(shí)際上,在不頻率的波形中,每個(gè)周期給出的點(diǎn)數(shù)是不同的。(2)DDFS 的特點(diǎn) DDFS的頻率分辨率在相位累加器的位數(shù)N足夠大時(shí),理論上可以獲得相應(yīng)的分辨精度,這是傳統(tǒng)方法難以實(shí)現(xiàn)的。由于 DDFS中無(wú)需相位反饋控制,頻率建立及頻率切換快,并且與頻率分辨率、頻譜純度相互獨(dú)立,這一點(diǎn)明顯地優(yōu)于PPL。 DDFS的相位誤差主要依賴(lài)于時(shí)鐘的相位特性,相位誤差小。另外,DDFS的相位是連續(xù)變化的,形成的信號(hào)具有良好的頻譜,這是傳統(tǒng)的直接頻率合成方法無(wú)法實(shí)現(xiàn)的。 DDFS的失真度除受 D/A 轉(zhuǎn)換器本身的噪聲影響外與離散點(diǎn)數(shù) N 和 D/A 字長(zhǎng)有著密切關(guān)系 , 設(shè) q 為均勻量

8、化間隔 , 則其近似數(shù)學(xué)關(guān)系為按上式計(jì)算,當(dāng)取樣點(diǎn)數(shù)為 1024 點(diǎn)時(shí),失真度約為 0.260%。 在最高輸出頻率取樣點(diǎn)數(shù)為 32點(diǎn) , 量化級(jí)數(shù)為 256 時(shí) , 失真度約為 5.676%, 已經(jīng)足夠小了 , 可以滿(mǎn)足系統(tǒng)的要求。 綜合以上分析 ,DDFS方案是完成此題目要求的最佳方案。二、系統(tǒng)設(shè)計(jì)1. 總體設(shè)計(jì)(1) 系統(tǒng)框圖如圖 1-1-2 所示。(2) 模塊說(shuō)明波形產(chǎn)生電路 :用 EPLD 控制 DDFS電路 , 從存儲(chǔ)器讀出波形數(shù)據(jù) , 把數(shù)據(jù)交給 D/A轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換得到模擬波形。鍵盤(pán)輸入模塊 :用 8279 控制 4 4 鍵盤(pán) ,8279 得到鍵盤(pán)碼，通過(guò)中斷服務(wù)程序把鍵盤(pán)信息送

9、給單片機(jī)。此方案不用單片機(jī)控制鍵盤(pán)，使單片機(jī)可以騰出更多資源。液晶顯示模塊:采用液晶顯示可以顯示很多信息，接口電路簡(jiǎn)單，控制方便。 任意波形輸入模塊：采用觸摸屏將手寫(xiě)的任意波形的數(shù)據(jù)從單片機(jī)串口送入系統(tǒng)，也可通過(guò)具有 RS232 接口的外設(shè)輸入波形數(shù)據(jù) , 供單片機(jī)處理。波形 A/D 采集模塊：用 MM574, 以 1OK速率對(duì)輸入信號(hào)進(jìn)行采集。頻譜分析模塊：采用高效實(shí)序列FH算法計(jì)算采樣信號(hào)的頻譜。單片機(jī)控制模塊：系統(tǒng)的主控制器，控制其他模塊協(xié)調(diào)工作。2. 各模塊設(shè)計(jì)及參數(shù)計(jì)算(1) 頻率參數(shù)計(jì)算、EPLD 設(shè)計(jì) 題目要求波形頻率范圍為100Hz-200KHz, 步進(jìn)100Hz。為使頻率范圍

10、擴(kuò)展到 200KHz，步進(jìn)達(dá)到 1Hz，根據(jù)因此選取的時(shí)鐘頻率必須為2MHz，相位累加器位數(shù)為 23 位，頻率步進(jìn)為相位增量寄存器為18位，則最高輸出頻率為最低輸出頻率為1Hz。D/A 轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間為100ns，可以保證在輸出頻率為 262kHz 時(shí)，輸出32個(gè)樣點(diǎn)。用 EFLD 芯片作為控制電路輸出地址，從存儲(chǔ)器讀出數(shù)據(jù)送到 D/A 轉(zhuǎn)換器。EPLD 芯片選擇了EFM7128SLC84-15，在8.388MHz頻率下，時(shí)延影響可忽略。為節(jié)省單片機(jī)的輸出管腳，采用串行輸入的方式對(duì) EPLD 進(jìn)行控制。控制電路的設(shè)計(jì)用 VHDL 語(yǔ)言實(shí)現(xiàn)。原理框圖如圖 1-1-3 所示。(2) 幅度控制、雙

11、D/A設(shè)計(jì)雙D/A轉(zhuǎn)換是實(shí)現(xiàn)幅度可調(diào)和任意波形輸出的關(guān)鍵，第一級(jí)D/A的輸出作為第二級(jí)D/A轉(zhuǎn)換的參考電壓，以此來(lái)控制信號(hào)發(fā)生器的輸出電壓。D/A 轉(zhuǎn)換器的電流建立時(shí)間將直接影響到輸出的最高頻率。本系統(tǒng)采用的是DAC0800，電流建立時(shí)間為100ns，在最高頻率點(diǎn)，一個(gè)周期輸出32 點(diǎn)，因此極限頻率大概是300kHz，本系統(tǒng)的設(shè)計(jì)為250kHz。幅度控制用8位D/A 控制，最高峰-峰值為12.7V，因此幅度分辨率為0.1V。(3) 濾波、緩沖輸出電路(圖 1-1-4)設(shè)計(jì) D /A 輸出后，通過(guò)濾波電路、輸出緩沖電路，使信號(hào)平滑且具有負(fù)載能力。二階巴特沃茲有源低通濾波器設(shè)計(jì) :正弦波的輸出頻率

12、小于262kHz，為保證262kHz 頻帶內(nèi)輸出幅度平坦，又要盡可能抑制諧波和高頻噪聲，綜合考慮取R1=1k,R2=1k,C1=100pF,C=100pF運(yùn)放選用寬帶運(yùn)放LF351，用 Electronics Workbench 分析表明:截止頻率約為1MHz,262KHz 以?xún)?nèi)幅度平坦。為保證穩(wěn)幅輸出，選用AD817，這是一種低功耗、高速、寬帶運(yùn)算放大器 , 具有很強(qiáng)的大電流驅(qū)動(dòng)能力。實(shí)際電路測(cè)量結(jié)果表明：當(dāng)負(fù)載100、輸出電壓峰-峰值1OV時(shí)，帶寬大于500kHz,幅度變化小于土1%。(4) 液晶顯示、鍵盤(pán)輸入我們的顯示單元是用點(diǎn)陣液晶顯示模塊。該 LCD 模塊是由LCD 驅(qū)動(dòng)器、LCD

13、控制器、少量電阻電容以及 LCD 屏組成，具有質(zhì)量輕、體積小、功耗低、顯示內(nèi)容豐富、指令功能強(qiáng) ( 可組合成各種輸入、顯示、移位方式 ) 、接口 簡(jiǎn)單方便(可與8位微處理器或控制器相連 )、有8 8bit的RAM、可靠性高等優(yōu)點(diǎn)。 鍵盤(pán)輸入模塊采用8279控制4 4陣列鍵盤(pán)，采用掃描方式由8279得到鍵 盤(pán)碼，并由中斷服務(wù)程序把數(shù)據(jù)送給單片機(jī)。此方案不用單片機(jī)掃描，占用資源少。(5) 羊片機(jī)最小系統(tǒng)本系統(tǒng)程序代碼比較長(zhǎng)，約二十幾峙，使用PHILIPY公司的89C58單片機(jī)，片內(nèi)有32kb程序ROM，不必?cái)U(kuò)展外部ROM。本程序需要的RAM也是比較大，以進(jìn)行數(shù)據(jù)采集、波形存儲(chǔ)、 FFT 運(yùn)算、失真

14、度分析等操作，本系統(tǒng)擴(kuò)展了32kb外部 SRAM。為了方便單片機(jī)和 EPLD 存取數(shù)據(jù)，采用雙端口RAM。(6) 任意潑形輸入方法一：以觸摸屏作為前向通道，采集用戶(hù)在觸摸屏上繪制的波形，并將其存儲(chǔ)和顯示。觸摸屏和單片機(jī)之間通過(guò)串口進(jìn)行數(shù)據(jù)傳輸，波特率為9600Hz。 當(dāng)觸摸屏被觸及時(shí)，它便將被觸及點(diǎn)的坐標(biāo)值進(jìn)行適當(dāng)?shù)木幋a，并打包傳給單片機(jī)，單片機(jī)接收到數(shù)據(jù)后，對(duì)接收到的數(shù)據(jù)進(jìn)行適當(dāng)?shù)奶幚恚缓蟠鎯?chǔ)起來(lái)， 這樣就完成了一次波形的輸入操作。方法二：通過(guò)串行RS232接口，實(shí)現(xiàn)與任何帶RS232接口的輸入設(shè)備連接。只要外部通過(guò)RS232接口，向單片機(jī)發(fā)來(lái)數(shù)據(jù)，即可實(shí)現(xiàn)波形的輸入。(7) 掉電存儲(chǔ)對(duì)用

15、戶(hù)輸入波形的存儲(chǔ)，由于要求掉電不丟失數(shù)據(jù)，因此我們采用EEP-ROM2817作為存儲(chǔ)器件，2817操作簡(jiǎn)單，易于實(shí)現(xiàn)于與單片機(jī)的連接。其片選、讀允許、寫(xiě)允許信號(hào)均與普通RAM 接法相同。在寫(xiě)操作時(shí)，單片機(jī)對(duì)其RDY信號(hào)進(jìn)行查詢(xún)，有效則繼續(xù)寫(xiě)人，無(wú)效則等待。每次輸出波形之前，先對(duì)波形進(jìn)行存儲(chǔ)。(8) 對(duì)A/D信號(hào)采樣進(jìn)行頻譜分析采樣選用12A/D轉(zhuǎn)換器MAX574，其轉(zhuǎn)換時(shí)間為25間，考慮到存儲(chǔ)及中斷調(diào)用等時(shí)間，選擇采樣中斷時(shí)間為100s間,這樣采樣頻率為1OKHz。根據(jù)奈奎斯特抽樣定理，能夠在不發(fā)生混疊的情況下對(duì) 5kHz以下的信號(hào)進(jìn)行FFT盯變換。因此，在輸入的前級(jí)加了一級(jí)截止頻率為 5kH

16、z的有源低通濾波器。3. 軟件系統(tǒng)(1) 流程圖 如圖 1-1-5 所示。(2) 波形發(fā)生程序和波形回放程序本系統(tǒng)采取根據(jù)輸出波形參數(shù)實(shí)時(shí)計(jì)算波形樣值 ,把樣值存入SRAM，由EPLD控制讀出。它可以靈活的輸出任意波形，以及波形的任意組合。(3) A/D采樣輸入與存儲(chǔ)程序、觸摸屏輸入與存儲(chǔ)程序(4) 頻譜分析程序 用數(shù)字信號(hào)處理的方法，通過(guò)離散傅里葉變換求出頻譜。為了減少運(yùn)算量，采用實(shí)序列FFT算法。一個(gè)2N點(diǎn)的實(shí)序列通過(guò)一個(gè)N點(diǎn)復(fù)序列的FFT和一些簡(jiǎn)單運(yùn)算就可以完成。4、系統(tǒng)設(shè)計(jì)圖（圖1-1-6）三、調(diào) 試根據(jù)方案設(shè)計(jì)的要求，調(diào)試過(guò)程共分三大部分：硬件調(diào)試、軟件調(diào)試和軟硬件聯(lián)調(diào)。電路按模塊調(diào)

17、試，各模塊逐個(gè)調(diào)試通過(guò)后再聯(lián)調(diào)。單片機(jī)軟件先在最小系統(tǒng)板上調(diào)試，確保外部EPROM及RAM工作正常之后，再與硬件系統(tǒng)聯(lián)調(diào)。1. 硬件調(diào)試(1) EPLD控制電路的調(diào)試調(diào)試時(shí)，使用邏輯分析儀，分析EPLD輸入輸出，可以發(fā)現(xiàn)時(shí)序與仿真結(jié)果是否有出入，便于找出硬件電路中的故障。(2) 高頻電路抗干擾設(shè)計(jì) EPLD的時(shí)鐘頻率很高，對(duì)周?chē)娐酚幸欢ㄓ绊憽Ｎ覀儾扇×艘恍┛垢蓴_措施。例如引線盡量短，減少交叉，每個(gè)芯片的電源與地之間都接有去搞電容，數(shù)字地與模擬地分開(kāi)。實(shí)踐證明，這些措施對(duì)消除某些引腳上的 毛刺 及高頻噪聲起到了很好的效果。(3) 運(yùn)算放大器的選擇 由于輸出頻率達(dá)到幾百千赫茲，因此對(duì)放大器的帶寬

18、有一定要求。所以，在調(diào)試濾波電路和緩沖輸出電路時(shí)，都選擇了高速寬帶運(yùn)放。2. 軟件調(diào)試本系統(tǒng)的軟件系統(tǒng)很大，全部用C51來(lái)編寫(xiě)，由于一般仿真器對(duì)61的支持都有一定的缺陷，軟件調(diào)試比較復(fù)雜。除了語(yǔ)法差錯(cuò)和邏輯差錯(cuò)外，當(dāng)確認(rèn)程序沒(méi)問(wèn)題時(shí)，通過(guò)直接下載到單片機(jī)來(lái)調(diào)試。采取的是自下到上的調(diào)試方法，即單獨(dú)調(diào)試好每一個(gè)模塊，然后再連接成一個(gè)完整的系統(tǒng)調(diào)試。3. 軟硬聯(lián)調(diào)該系統(tǒng)的軟件和硬件之間的聯(lián)系不是十分緊密，一般是軟件計(jì)算完畢之后， 將數(shù)據(jù)存入RAM，然后由EPLD控制讀出RAM中的數(shù)據(jù)，從而產(chǎn)生波形。因此在軟硬件都基本調(diào)通的情況下，系統(tǒng)的軟硬件聯(lián)調(diào)難度不是很大。四、指標(biāo)測(cè)試1. 測(cè)試儀器頻率計(jì) :SA

19、MPO CN3165 交流有效值測(cè)試表 :HP34401 存儲(chǔ)示波器 :Aglent54622D 示波器 :Hitachi V-10602. 指標(biāo)測(cè)試(1) 輸出波形頻率范圍測(cè)試測(cè)試數(shù)據(jù)如下表 :由表可以看出，在頻率穩(wěn)定度方面，正弦波、方波、三角波在帶負(fù)載的情況下均十分穩(wěn)定，這正是體現(xiàn)了DDFS技術(shù)的特點(diǎn)，輸出頻率穩(wěn)定度和晶振穩(wěn)定度在同一數(shù)量級(jí)。(2) 輸出波形幅度范圍測(cè)試 在250KHz正弦波條件下，測(cè)得的輸出幅度數(shù)據(jù)如下表 :由表可見(jiàn),在電壓穩(wěn)定度方面:電壓的絕對(duì)值和預(yù)置值之差,及帶載和不帶載情況下輸出電壓之差均符合題目要求。五、結(jié)論我們?cè)O(shè)計(jì)的系統(tǒng)不僅完成了題目的基本功能、基本指標(biāo)，而且有了很大的發(fā)揮，現(xiàn)將題目要求指標(biāo)及系統(tǒng)實(shí)際性能列表如下 :【專(zhuān)家點(diǎn)評(píng)】 作品由單片機(jī)系統(tǒng)、EP山實(shí)現(xiàn)的控制模塊和輸出模塊三部分組成。由于波形發(fā)生器采用了DDFB技