微機原理與接口技術5-1處理器總線時序和系統(tǒng)總線

1、180868086的引腳功能；的引腳功能；80868086處理器時序；處理器時序；213系統(tǒng)總線系統(tǒng)總線；實物圖實物圖微機原理及應用第5章 處理器總線時序和系統(tǒng)總線 4地址地址/數(shù)據(jù)線數(shù)據(jù)線地址地址/狀態(tài)線狀態(tài)線非屏蔽中斷非屏蔽中斷可屏蔽中斷請求可屏蔽中斷請求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式讀信號讀信號總線保持請求信號總線保持請求信號總線保持響應信號總線保持響應信號寫信號寫信號存儲器存儲器/IO控制信號控制信號M/IO=1,選中存儲器選中存儲器M/IO=0,選中選中IO接口接口數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收信號接收信號DT/R=1,發(fā)送發(fā)

2、送DT/R=0,接收接收數(shù)據(jù)允許信號數(shù)據(jù)允許信號地址允許信號地址允許信號中斷響應信號中斷響應信號測試信號測試信號:執(zhí)行執(zhí)行WAIT指令，指令，CPU處于空轉等待處于空轉等待; TEST有效時有效時,結束等待狀態(tài)。結束等待狀態(tài)。準備好信號準備好信號:表示內存表示內存或或I/O設備準備好，設備準備好，可以進行數(shù)據(jù)傳輸?？梢赃M行數(shù)據(jù)傳輸。復位信號復位信號qMN/MX接+5VqMN/MX接地。q需要總線控制器來變換和組合控制信號。需要總線控制器來變換和組合控制信號。在一個總線周期的第一個時鐘周期，在一個總線周期的第一個時鐘周期，AD15 AD0 傳送地址信號，在其他的時傳送地址信號，在其他的時鐘周期，

3、作數(shù)據(jù)總線使用。鐘周期，作數(shù)據(jù)總線使用。 地址鎖存器STBABDBAD15 AD0ALE(1) 地址地址/數(shù)據(jù)總線數(shù)據(jù)總線 AD15 AD0(2) 地址地址/狀態(tài)信號線狀態(tài)信號線 A19 / S6 A16 / S3在一個總線周期的在一個總線周期的T1，輸出地址信輸出地址信號的最高號的最高4位，在其他的時鐘周期，輸位，在其他的時鐘周期，輸出狀態(tài)信號出狀態(tài)信號S6 S3。 (1) S6為低，表示為低，表示8086當前與總線相連當前與總線相連(2) S5 IF。 A17/S4、A16/S3 的組合指出當前使用的段碼寄存器情況的組合指出當前使用的段碼寄存器情況S4S3意義意義00110101當前正在使

4、用當前正在使用ES附加段附加段當前正在使用當前正在使用SS堆棧段堆棧段當前正在使用當前正在使用CS或者未使用任何寄存器或者未使用任何寄存器當前正在使用當前正在使用DS數(shù)據(jù)段數(shù)據(jù)段(3) BHE/S7 高高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許/ 狀態(tài)線狀態(tài)線在總線周期的在總線周期的T1，為為BHE信號，表示高信號，表示高8位數(shù)據(jù)線位數(shù)據(jù)線D15 D8 上的數(shù)據(jù)有效。上的數(shù)據(jù)有效。在其他的總線周期，為在其他的總線周期，為S7狀態(tài)信號，狀態(tài)信號，8086 中中 S7未作定義。未作定義。(4) MN/MX 最大最大/最小模式控制信號。最小模式控制信號。(5) RD 讀信號讀信號(6) M/IO 存儲器存儲器

5、/輸入輸出控制信號輸入輸出控制信號RD與M/IO組合對應的操作M/IORD操 作1000讀存儲器讀I/O端口(7) WR 寫信號寫信號WR與M/IO組合對應的操作M/IOWR操 作1000寫存儲器寫I/O端口(8) ALE地址鎖存允許信號地址鎖存允許信號高電平有效。每一總線周期的T1有效。(9) READY準備好信號準備好信號高電平有效。CPU訪問存儲器或外設時，READY有效，表示存儲器或外設已準備好傳送數(shù)據(jù)。(10) INTR可屏蔽的中斷請求信號可屏蔽的中斷請求信號高電平有效，表示外設向CPU提出中斷申請，若FR中IF=1，CPU在當前指令后即響應。(11) INTA中斷響應信號中斷響應信

6、號低電平有效。CPU響應INTR后，用INTA讀取外設提供的中斷類型號，以取得中斷服務程序的入口地址。(12) NMI非屏蔽中斷請求信號非屏蔽中斷請求信號高電平有效。不受FLAG寄存器中IF的影響，CPU在當前指令結束響應中斷。(13) RESET系統(tǒng)復位信號系統(tǒng)復位信號高電平有效，必須保持至少個時鐘周期4TCPU中的部分內容標志位清除指令指針(IP)0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令隊列空復位重新啟動后，第一條指令地址FFFF0H。(14) DT/R 數(shù)據(jù)收發(fā)控制信號數(shù)據(jù)收發(fā)控制信號 控制數(shù)據(jù)總線驅動器的數(shù)據(jù)傳送方向。DT/R =

7、1, 即T = 1，A B (CPU 內存或外設)DT/R = 0, 即T = 0，B A (內存或外設 CPU) 82862AOETAD0 AD15D0 D15DENDT/RB(15) DEN數(shù)據(jù)允許信號數(shù)據(jù)允許信號低電平有效，控制CPU外接的數(shù)據(jù)收發(fā)器。(16) HOLD總線保持請求信號總線保持請求信號高有效，表示其它的總線主設備申請對總線的控制權。(17) HLDA總線保持響應信號總線保持響應信號高有效，表示CPU響應HOLD信號，讓出總線控制權。(18) TEST測試信號測試信號低電平有效，與WAIT指令配合使用。WAIT指令TEST有效？執(zhí)行后續(xù)指令YesNo(19) CLK系統(tǒng)時鐘

8、輸入信號系統(tǒng)時鐘輸入信號標準時鐘頻率為8MHZ。(20) GND地和地和VCC電源引腳電源引腳VCC：+5直流電源。最大模式下的引腳信號最大模式下的引腳信號 在最大模式下，僅2431引腳信號與最小模式不同，如表2-6所示。表表2-62-6兩種模式下兩種模式下80868086的的24243131引腳信號引腳信號引腳編號 最小模式 最大模式24252627282930 31INTAALEDENRDT/WRHLDAHOLDQS1QS20S1S2SLOCKRQ/GT1RQ/GT0M/IO 指令周期、總線周期和時鐘周期指令周期、總線周期和時鐘周期指令周期指令周期(Instruction Cycle)：C

9、PU執(zhí)行一條指令所執(zhí)行一條指令所需要的時間。需要的時間。總線周期總線周期(Bus Cycle)：CPU與外部電路之間進行一與外部電路之間進行一次數(shù)據(jù)傳送所需的時間。次數(shù)據(jù)傳送所需的時間。時鐘周期時鐘周期(Clock Cycle)：控制控制CPU基本操作的時鐘，基本操作的時鐘，是是CPU處理動作的最小時處理動作的最小時間單位，又稱間單位，又稱T狀態(tài)。狀態(tài)。一個指令周期由一個或若一個指令周期由一個或若干個總線周期組成，一個總線干個總線周期組成，一個總線周期至少包含周期至少包含4個個T狀態(tài)。狀態(tài)。 8086CPU的一個基本總線周期由的一個基本總線周期由4個時鐘個時鐘周期（周期（T1T4）組成。時鐘周

10、期）組成。時鐘周期T也稱為也稱為T狀狀態(tài)，即態(tài)，即T1狀態(tài)、狀態(tài)、T2狀態(tài)、狀態(tài)、T3狀態(tài)和狀態(tài)和T4狀態(tài)。狀態(tài)。CPU在每個時鐘周期（狀態(tài)）內完成若干基在每個時鐘周期（狀態(tài)）內完成若干基本操作。本操作。T1狀態(tài)：狀態(tài)：nCPU向向20位地址位地址/狀態(tài)（狀態(tài)（A19/S6A16/S3），地），地址址/數(shù)據(jù)（數(shù)據(jù)（AD15AD0）分時復用總線上發(fā)送讀）分時復用總線上發(fā)送讀寫存儲器或寫存儲器或I/O端口的地址；端口的地址；n發(fā)發(fā)ALE地址鎖存信號；地址鎖存信號；n發(fā)出存儲器發(fā)出存儲器/IO讀寫控制信號讀寫控制信號M/IO。T2狀態(tài)：狀態(tài)：nCPU低低16位地址位地址/數(shù)據(jù)總線（數(shù)據(jù)總線（AD15

11、AD0）切換）切換為數(shù)據(jù)總線，為讀寫數(shù)據(jù)作準備；為數(shù)據(jù)總線，為讀寫數(shù)據(jù)作準備；nT2狀態(tài)總線的高狀態(tài)總線的高4位（位（A19/S6A16/S3）上輸出）上輸出本總線周期狀態(tài)信息本總線周期狀態(tài)信息S6S3。這些狀態(tài)信息用來。這些狀態(tài)信息用來表示中斷允許狀態(tài)、當前正在使用的段寄存器等；表示中斷允許狀態(tài)、當前正在使用的段寄存器等；n發(fā)出數(shù)據(jù)允許信號發(fā)出數(shù)據(jù)允許信號DEN；n發(fā)出數(shù)據(jù)發(fā)送接受控制信號發(fā)出數(shù)據(jù)發(fā)送接受控制信號DT/R。T3狀態(tài)狀態(tài)nCPU在總線的高在總線的高4位（位（A19/S6A16/S3）繼續(xù)輸出）繼續(xù)輸出總線周期狀態(tài)信號總線周期狀態(tài)信號S6S3。在總線的低。在總線的低16位位（AD

12、15AD0）地址）地址/數(shù)據(jù)線上繼續(xù)發(fā)送要寫的數(shù)數(shù)據(jù)線上繼續(xù)發(fā)送要寫的數(shù)據(jù)，或者從存儲器或據(jù)，或者從存儲器或I/O端口讀入數(shù)據(jù)；端口讀入數(shù)據(jù)；n采樣采樣READY線，若有效（高電平），則進入線，若有效（高電平），則進入T4周周期，若無效，則說明外設沒準備好，插入期，若無效，則說明外設沒準備好，插入Tw周期。周期。T4狀態(tài)狀態(tài)n在在T4開始時鐘的下降沿，把數(shù)據(jù)讀入到開始時鐘的下降沿，把數(shù)據(jù)讀入到CPU或寫或寫入到選中的地址單元；入到選中的地址單元；n同時其它狀態(tài)信號線恢復為初始狀態(tài)，為執(zhí)行下同時其它狀態(tài)信號線恢復為初始狀態(tài)，為執(zhí)行下一個總線周期做準備。一個總線周期做準備。n1.總線總線n 總線是

13、用來連接各部件的一組通信線，換言之，總線總線是用來連接各部件的一組通信線，換言之，總線是一種在多于兩個模塊是一種在多于兩個模塊(設備或子系統(tǒng)設備或子系統(tǒng))間傳送信息的公間傳送信息的公共通路共通路（通道）（通道）。n為在各模塊之間實現(xiàn)信息共享和交換，總線由傳送信為在各模塊之間實現(xiàn)信息共享和交換，總線由傳送信息的物理介質以及一套管理信息傳輸?shù)膮f(xié)議所構成。息的物理介質以及一套管理信息傳輸?shù)膮f(xié)議所構成。n 采用總線結構有兩個優(yōu)點：一是采用總線結構有兩個優(yōu)點：一是各部件可通過總線交各部件可通過總線交換信息，相互之間不必直接連線，減少了傳輸線的根換信息，相互之間不必直接連線，減少了傳輸線的根數(shù)，從而提高了

14、微機的可靠性數(shù)，從而提高了微機的可靠性；二是；二是在擴展微機功能在擴展微機功能時，只需把要擴展的部件接到總線上即可，使功能擴時，只需把要擴展的部件接到總線上即可，使功能擴展十分方便展十分方便。1.總線的分類總線的分類根據(jù)所處的位置不同，總線可以分為：根據(jù)所處的位置不同，總線可以分為： (1) 片內總線：片內總線：cpu內部內部(2) 片總線：元件級總線片總線：元件級總線 (3) 內總線（系統(tǒng)總線）：板級總線，插板之內總線（系統(tǒng)總線）：板級總線，插板之間相連間相連 (4) 外總線：計算機之間或計算機與儀器之間外總線：計算機之間或計算機與儀器之間相連相連總線的數(shù)據(jù)傳輸方式總線的數(shù)據(jù)傳輸方式 (1) 同步式傳輸：同步式傳輸：采用系統(tǒng)時鐘作為控制數(shù)據(jù)采用系統(tǒng)時鐘作為控制數(shù)據(jù)傳送的時間標準，統(tǒng)一步伐；傳送的時間標準，統(tǒng)一步伐； (2) 異步式傳輸：異步式