第四章 存儲(chǔ)器系統(tǒng)2

1、存儲(chǔ)器芯片的擴(kuò)展及其與系統(tǒng)總存儲(chǔ)器芯片的擴(kuò)展及其與系統(tǒng)總線的連接線的連接 重點(diǎn)：重點(diǎn)：不同規(guī)格、類型的存儲(chǔ)器芯片與系統(tǒng)總線連接，構(gòu)成存儲(chǔ)器系統(tǒng)。 一、一、 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接 CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，先給出地址對(duì)存儲(chǔ)器進(jìn)行讀寫操作，先給出地址信號(hào)，選擇要進(jìn)行讀信號(hào)，選擇要進(jìn)行讀/寫操作的存儲(chǔ)單元，寫操作的存儲(chǔ)單元，再發(fā)出讀再發(fā)出讀/寫控制信號(hào)，最后才能在數(shù)據(jù)總寫控制信號(hào)，最后才能在數(shù)據(jù)總線上交換數(shù)據(jù)線上交換數(shù)據(jù) 存儲(chǔ)器芯片與CPU之間的連接，實(shí)質(zhì)上就是其與系統(tǒng)總線的連接，包括： 地址線的連接； 數(shù)據(jù)線的連接； 控制線的連接； 連接中要考慮以下幾方面問題： 1、CPU

2、總線的負(fù)載能力總線的負(fù)載能力 一般其輸出直流負(fù)載能力為帶一個(gè)TTL負(fù)載。現(xiàn)在，存儲(chǔ)器一般都為MOS電路，直流負(fù)載很小，主要負(fù)載是電容負(fù)載，故在小型系統(tǒng)中，CPU可以直接與存儲(chǔ)器相連接，較大的系統(tǒng)中，若CPU的負(fù)載能力不能滿足要求，可以（就要考慮CPU能否帶得動(dòng)，需要時(shí)加上緩沖器，）由緩沖器的輸出帶負(fù)載。 2、CPU的時(shí)序和存儲(chǔ)器的存取速度配合問題的時(shí)序和存儲(chǔ)器的存取速度配合問題 CPU在取指和存儲(chǔ)器讀或?qū)懖僮鲿r(shí)有固定時(shí)序，要根據(jù)這些要求確定存儲(chǔ)器存取速度，或在存儲(chǔ)器已經(jīng)確定的情況下，考慮是否加Tw周期，以及如何實(shí)現(xiàn)。 3、存儲(chǔ)器的地址分配和片選問題、存儲(chǔ)器的地址分配和片選問題 內(nèi)存通常分成RA

3、M和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)(即機(jī)器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域)和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)，ROM的分配也類似，所以內(nèi)存的地址分配很重要。存儲(chǔ)器芯片的容量有限，通常由多片組成一個(gè)存儲(chǔ)器，這時(shí)就考慮如何產(chǎn)生片選信號(hào)的問題。 4、控制信號(hào)的連接、控制信號(hào)的連接 CPU在與存儲(chǔ)器交換信息時(shí)，通常有以下幾個(gè)控制信號(hào)(對(duì)8088/8086來說)： M */ IO （ M / IO *），RD*，WR*以及WAIT信號(hào)。把這些信號(hào)變成存儲(chǔ)器要求的控制信號(hào)，以實(shí)現(xiàn)所需的控制。 二、二、 存儲(chǔ)器芯片的擴(kuò)展存儲(chǔ)器芯片的擴(kuò)展 有兩種存儲(chǔ)器芯片擴(kuò)展方法： 1、存儲(chǔ)器芯片的位擴(kuò)充、存儲(chǔ)器芯

4、片的位擴(kuò)充適用場(chǎng)合：存儲(chǔ)器芯片的容量滿足要求但字長不夠。 例例1 用1K4的2114芯片構(gòu)成lK8的存儲(chǔ)器系統(tǒng)。 分析：分析： 每個(gè)芯片的容量為1K，滿足容量要求。每個(gè)芯片只能提供4位數(shù)據(jù)，需用2片芯片構(gòu)成，以滿足8位字長的要求。 設(shè)計(jì)要點(diǎn)：設(shè)計(jì)要點(diǎn)： 將兩芯片的地址線對(duì)應(yīng)并聯(lián)，接至系統(tǒng)地址總線的低10位。 數(shù)據(jù)線則按芯片編號(hào)連接，1號(hào)芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0-D3； 2號(hào)芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D4-D7。 兩個(gè)芯片的WE*端并在一起后接至系統(tǒng)控制總線的存儲(chǔ)器寫信號(hào)（如CPU為8086/8088，也可和M / IO *或M */ IO的組合來承擔(dān)）。 CS*引

5、腳也分別并聯(lián)后接至地址譯碼器的輸出，而地址譯碼器的輸入則由系統(tǒng)地址總線的高位來承擔(dān)。 當(dāng)存儲(chǔ)器工作時(shí)，根據(jù)高位地址譯碼結(jié)果同時(shí)選中兩個(gè)芯片，地址的低位同時(shí)到達(dá)每個(gè)芯片，選中它們相同序號(hào)單元。在讀/寫信號(hào)的作用下，兩個(gè)芯片的數(shù)據(jù)同時(shí)讀/寫，輸出/寫入一個(gè)字節(jié)。 用2114組成1K8的存儲(chǔ)器連線 A11A10譯碼器A9A9A0A0WRWEI/OI/OCS2114 (1).D0D3D4D7A9A0WEI/OI/OCS2114 (2). . . . .8088Y0M/IO 根據(jù)硬件連線圖，我們還可以進(jìn)一步分析出該存儲(chǔ)器的地址分配范圍如下： A19 . A12 A11 A10 A9 . A0 0 0 0

6、 0 0 0 0 0 H ： ： ： ： 0 0 1 1 0 3 F F H 表示可以任選值，在這里我們均選0。 2、存儲(chǔ)器芯片的字?jǐn)U充、存儲(chǔ)器芯片的字?jǐn)U充 適用場(chǎng)合：存儲(chǔ)器芯片的字長符合存儲(chǔ)器系統(tǒng)的要求，但其容量太小。 例例2 用2K8的2716存儲(chǔ)器芯片組成8K8的存儲(chǔ)器系統(tǒng)。 分析：分析：每個(gè)芯片的字長為8位，滿足存儲(chǔ)器系統(tǒng)的字長要求。每個(gè)芯片只能提供2K個(gè)存儲(chǔ)單元，需用4片這樣的芯片，以滿足容量要求。 設(shè)計(jì)要點(diǎn)：設(shè)計(jì)要點(diǎn)： 將芯片的11位地址線對(duì)應(yīng)并聯(lián)，再按次序接至系統(tǒng)地址總線低11位。 將各芯片的8位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0-D7。 四個(gè)芯片的OE*端并在一起后接至系統(tǒng)控制總

7、線的存儲(chǔ)器讀信號(hào)，CE*引腳分別接至地址譯碼器的不同輸出。 高位地址不同，譯碼器選中不同的芯片，低位地址碼則同時(shí)到達(dá)每一個(gè)芯片，選中它們的相應(yīng)單元。在讀信號(hào)作用下，只有被選中芯片的數(shù)據(jù)被讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個(gè)字節(jié)的輸出。 用2716組成8K8的存儲(chǔ)器連線 A10A0OEO0O7M/IO8088A12A11A10A0RDD0D72176 (1)CEA10A0OEO0O72176 (2)CEA10A0OEO0O72176 (3)CEA10A0OEO0O72176 (4)CEY3Y2Y1Y0譯碼器. A19 . A13 A12 A11A10 A9 . A0 0 0 0 0 0 0 0 0

8、0 H ： ： 2716-1 0 0 1 1 1 0 7 F F H 0 1 0 0 0 0 8 0 0 H ： ： 2716-2 0 1 1 1 1 0 F F F H 1 0 0 0 0 1 0 0 0 H ： ： 2716-3 1 0 1 1 1 1 7 F F H 1 1 0 0 0 1 8 0 0 H ： ： 2716-4 1 1 1 1 1 1 F F F H 3、同時(shí)進(jìn)行位擴(kuò)充與字?jǐn)U充、同時(shí)進(jìn)行位擴(kuò)充與字?jǐn)U充 適用場(chǎng)合：適用場(chǎng)合：存儲(chǔ)器芯片的字長和容量均不符合存儲(chǔ)器系統(tǒng)的要求，需要用多片進(jìn)行位擴(kuò)充和字?jǐn)U充，以滿足系統(tǒng)的要求。 例例3 用1K4的2114芯片組成2K8的存儲(chǔ)器系統(tǒng)。

9、 分析：分析：芯片的字長為4位，先用位擴(kuò)充的方法，用兩片芯片組成1K8的存儲(chǔ)器。再用字?jǐn)U充的方法來擴(kuò)充容量，使用兩組經(jīng)過位擴(kuò)充的芯片組來完成。 設(shè)計(jì)要點(diǎn)：設(shè)計(jì)要點(diǎn)：芯片10根地址信號(hào)引腳并接接至系統(tǒng)地址總線的低10位，每組兩個(gè)芯片的4位數(shù)據(jù)線分別接至系統(tǒng)數(shù)據(jù)總線的高/低四位。地址的A10、A11經(jīng)譯碼后的輸出，作為兩組芯片的片選信號(hào)，每個(gè)芯片的控制端直接接到CPU的讀/寫控制端上，以實(shí)現(xiàn)對(duì)存儲(chǔ)器的讀/寫控制。 高位地址的不同，系統(tǒng)通過譯碼器分別選中不同的芯片組，低位地址碼則同時(shí)到達(dá)每一個(gè)芯片組，選中它們的相應(yīng)單元。在讀/寫信號(hào)的作用下，選中芯片組的數(shù)據(jù)被讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個(gè)字節(jié)的輸

10、出，或者將來自數(shù)據(jù)總線上的字節(jié)數(shù)據(jù)寫入芯片組。 用2114 組成2K8的存儲(chǔ)器連線 M/IOWRA0A9D7D4CSWE2114 (1)A0A9D3D0CSWE2114 (1)A0A9D7D4CSWE2114 (2)A0A9D3D0CSWE2114 (2)2:4譯碼器A11A10A0A9D7D010 A19 . A13 A12 A11A10 A9.A0 0 0 0 0 0 0 0 H ： ： 2114-1 0 0 1 1 3 F F H 0 1 0 0 4 0 0 H ： ： 2114-2 0 1 1 1 7 F F H 表示可以任選值，在這里我們均選0。 采用的片選控制的譯碼方式稱為全譯碼方

11、全譯碼方式式，這種譯碼電路較復(fù)雜，由此選中的每一組的地址是確定且唯一的。有時(shí)，為方便起見，也可以直接用高位地址（如A10A19中的任一位）來控制片選端。例如用A10來控制，粗看起來，這兩組的地址分配與全譯碼時(shí)相同，但是當(dāng)用A10這一個(gè)信號(hào)作為片選控制時(shí)，只要A100，A11A19可為任意值都選中第一組；而只要A101，A11A19可為任意值都選中第二組。這種選片控制方式稱為線選法線選法。線選法示例線選法節(jié)省譯碼電路，設(shè)計(jì)簡(jiǎn)單，但須注意芯片的地址分布以及各自的地址重疊區(qū) A10M REQ去 后 一 頁去 前 一 頁 例4 一個(gè)存儲(chǔ)器系統(tǒng)包括2K RAM和8K ROM，分別用1K4的2114芯片和

12、2K8的2716芯片組成。要求ROM的地址從1000H開始，RAM的地址從3000H開始。完成硬件連線及相應(yīng)的地址分配表。 分析：分析：該存儲(chǔ)器的設(shè)計(jì)可以參考本節(jié)的例2和例3。所不同的是，要根據(jù)題目的要求，按規(guī)定的地址范圍，設(shè)計(jì)各芯片或芯片組片選信號(hào)的連接方式。整個(gè)存儲(chǔ)器的硬件連線如圖所示。 2K RAM和8K ROM存儲(chǔ)器系統(tǒng)連線圖 A13A12A11A10A9A0W RR DD0D7C SW E2114 (2)C SW E2114 (2)C SW E2114 (1)C SW E2114 (1)C EO E2716 (4)C EO E2716 (3)C EO E2716 (2)C EO E2

13、716 (1)譯碼器Y2.M/IOY78088根據(jù)硬件連線圖，我們可以分析出該存儲(chǔ)器的地址分配范圍 A19 . A14 A13 A12 A11 A10 A9 . A0 0 0 0 1 0 0 0 0 1 0 0 0 H ： ： 2716-1 0 0 0 1 0 1 1 1 17 F F H 0 0 0 1 1 0 0 0 18 0 0 H ： ： 2716-2 0 0 0 1 1 1 1 1 1F F F H 0 0 1 0 0 0 0 0 2 0 0 0 H ： ： 2716-3 0 0 1 0 0 1 1 1 2 7 F F H 0 0 1 0 1 0 0 0 2 8 0 0 H ： ： 2716-4 0 0 1 0 1 1 1 1 2 F F F H 0 0 1 1 0 0 0 0 3 0 0 0 H ： ： 2114-1 0 0 1 1 0 0 1 1 3 3 F F H 0 0 1 1 1 0 0 0 3 8 0 0 H ： ： 2114-2 0 0 1 1 1 0 1 1 3 B F F H習(xí)題：習(xí)題： 1、