電子時鐘 可設置時間 響鈴

1、.一、 題目名稱：數字鐘打鈴系統(tǒng)二、設計任務和要求：用中、小規(guī)模集成電路設計一個數字鐘打鈴系統(tǒng)，能實現：由晶體振蕩器電路(或555定時器)產生1Hz的標準“秒”信號；“秒、分計數器”為00 59的六十進制計數器；“時計數器”為00 23的二十四進制計數器；走時精度要求每天誤差小于1秒；具有校時功能。即只要將開關置于校時位置，可分別對“秒、分、時”進行手動脈沖輸入或連續(xù)脈沖輸入的校正；可設置六個時間，數字鐘定時打鈴，響鈴時間為10秒。三、考慮方案，畫出系統(tǒng)框圖，比較和選定設計的系統(tǒng)方案。設計方案：數字電子鐘主要由秒信號發(fā)生器、“時、分、秒”計數器、譯碼顯示器、校時電路等組成。秒信號發(fā)生器主要由石

2、英晶體振蕩器或555振蕩器分頻后得到；秒、分 都是60進制，故由60進制計數器構成；時為24進制，即由24進制計數器構成；顯示部分由譯碼和數碼顯示構成；校時電路由門電路和開關等構成。利用函數信號發(fā)生器來進行脈沖信號的輸出、利用74160N來設置十進制和六進制的進位輸出、利用數碼顯示器來顯示時間、利用或門、與門、非門、與非門、等電路元件進行組合、級聯后得到設計所要求的電路圖。由于要對時鐘進行校隊，電路選擇串行的進位方式，使每個位都可以快速接入脈沖，進行校時譯碼、顯示 譯碼、顯示 譯碼、顯示時計數器 分計數器 秒計數器校時 校分 校秒校時控制 校分控制 校秒控制 555定時器時數值比較器 分數值比

3、較器 秒數數值比較器設置時 設置分 設置秒響鈴顯示譯碼器：方案一：用編碼器芯片74LS248，以及七段發(fā)光二極管顯示器，開關和電源。方案二、用DCD_HEX最后我們選擇方案二，比較簡單 明了。用DCD_HEX為時分秒的顯示譯碼器，74LS160十進制的計數器，分別計60進制、60進制24進制，這里使用異步清零法，在059循環(huán)中在多計個次數（很快），在分和時上連多諧振蕩器，可以進型快速校時，校時比較方案：方案一、放置單刀雙擲開關，連接觸發(fā)器和門電路，以觸發(fā)器給單次脈沖，門電路給連續(xù)脈沖電路，這樣就可以實現時間的校準，如圖方案二、直接給脈沖，用555來實現，如圖以上兩種電路，我們選擇方案二，因為方

4、案而實現起來簡便，易行。為了可以實現定時，在下面連接一個相同的電路，用數值比較器將其連接起來，即可得到當是中與所定的時間相同時，相連的響鈴開始響鈴，這樣設置數字鐘打鈴系統(tǒng)四、單元電路設計、參數設計和元器件選擇1、用兩片74160N級聯，其中右邊一片為十進制，左邊一片為六進制，總體為六十進制。它們實現的功能為進行時間秒的輸出，當時間到六十后，進位為一。得到秒計時，以異步清零法，LD接0，首先把兩片以并聯的方式練成百進制計數器，計數器從0開始計數，當十片計數為Q3Q2Q1Q0=0110時，個片計數為Q3Q2Q1Q0=0000，即計入60個進位信號時，十位片Q2Q1經門G1譯碼產生反饋清零信號，計量

5、片同時置零，所以接線時可以接60s2. 用兩片74160N級聯，其中右邊一片為十進制，左邊一片為六進制，總體為六十進制。它們實現的功能為進行時間分的輸出，當時間到六十后，進位為一。得到分計時，在數字鐘的控制電路中，分和秒的控制都是一樣的，在電路的設計中我采用的是統(tǒng)一的器件74LS161N的反饋置數法來實現十進制功能和六進制功能， 時計數器可由兩個十進制計數器串接并通過反饋接成二十四制計數器。3、用兩片74160N級聯，總體為二十四進制。它們實現的功能為進行時間小時的輸出，當時間到二十四后，時鐘信號全部置零4.三塊時間模塊的級聯如下圖：5、555多諧震蕩，給脈沖信號，使得輸入的f=1Hz，標準秒

6、，并將其封裝（需要次使用比較大），使用串行法，即在“秒處”給脈沖即可：封裝后：555振蕩器的輸出脈沖：6、校對:當數字鐘接通電源或者計時出現誤差時，需要校正時間。校時是數字鐘應具備的基本功能。校時時應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。對校時電路的要求是，在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。校時方式有快校時和慢校時兩種，快校時是，通過開關控制，使計數器對1Hz的校時脈沖計數。慢校時是用手動產生單脈沖作校時脈沖下圖所示為校時電路和校分電路。其中S1是校分用的控制開關，S2為校時用的控制開關，它們的控制功能下

7、表所示。校時脈沖采用分頻器輸出的1Hz脈沖，當S1或S2分別為0時可進行快校時。如果校時脈沖由單脈沖產生器提供，則可以進行慢校時。Multisim仿真軟件校時的具體設計方法是：用一個單刀雙擲開關切換計數功能與校時功能，另一端接計數器的脈沖輸入端，開關置于函數發(fā)生器這一端便可以校時，置于計數器的進位端便是計時。不校正時間時開關都應打在與非門的那一端。但一般校時選用的是快校時，給高頻的脈沖型號，使計數器快速進位帶到理想的要求：使用555即可用單刀雙擲來控制，是否給單獨的脈沖進行計數，只在“分”“時”出給進，“秒”處不需要校時電路7、.在完成以上的步驟后，一個能顯示時間的時間控制器已經完成了，接下來

8、是設定輸出。以74LS85D為數值比較器，分別比較時分秒，諸位進行比較，但“秒”處的0.1s則不需要比較，否則響鈴會不停地響，一旦比較結果全部相同，則輸出“1”，給響鈴一脈沖8、響鈴系統(tǒng)，只要所有的輸入皆為1 即可開始打鈴，若有一項為0 停止打鈴9、鬧鐘時間設置，與上述原理相同，給74LS160高頻脈沖使得“時”“分”皆可快速調制，然后，等到自己要得到的時間，若相同，開始打鈴。五、畫出完整的電路圖，并說明電路的工作原理?？傮w電路圖本次課設是使用555定時器作為輸入脈沖，以計數器分別60進制、60進制、24進制的顯示有時鐘，并在單獨加入，不同頻的輸入脈沖，使之可以校對的更加快捷，后再設置定時器，

9、與上述相同，再將其與數據比較其分別相連，在在輸出端，鏈接打鈴系統(tǒng)，使之數值比較器的輸出為一時，給以信號，使喇叭開始工作，響鈴時間為10s六、 組裝調試的內容，包括：1 使用的主要儀器和儀表；使用示波器觀察555多諧振蕩器輸出波形，及頻率，用函數發(fā)生器可代替5552 調試電路的方法和技巧；調試電路時先從小器件開始入手，當每完成一項時，去測試其是否為準確的，若不合格，繼續(xù)調試3 測試的數據和波形并與計算結果比較分析；555定時器中為了得到1Hs的頻率，由公式可知：T=（R1+2*R2）Cln2f=1/T=1/（R1+2*R2）Cln2 R1=R2=1000歐 C=500uF時 即可得到f=1Hz波

10、形 4 調試中出現的故障、原因及排除方法。由于計數器使用的是異步清零法，則可以看見在60s進位的時候，可以看見一位短暫的60出現，若要排除，可使用同步置數法。在調試中出現了許多的問題、故障，比如說并不知道74LS85D 和DCD_HEX 直接管腳的連接方式，忘記接入輸入電壓在555定時器上，數值比較器接上后鬧鈴不停的響，后發(fā)現原來不需要與0.1s相比較等等，這樣類似的問題很多七、 總結設計電路的特點和方案的優(yōu)缺點，提出改進設計意見和展望。晶體振蕩器電路給數字鐘提供一個頻率穩(wěn)定準確的方波信號，可保證數字鐘的走時準確及穩(wěn)定。本次設計采用555定時器得到1Hz,的脈沖功能主要是產生標準秒脈沖信號和提

11、供功能擴展電路所需要的信號?？蓪嶋H操作中發(fā)現，555定時器在1Hz的頻率下無法震蕩起來，只有加大頻率才能使顯示譯碼器有較快的輸出。本設計的電子數字鐘能經振蕩分頻器、計數器、譯碼和顯示電路將時間“時”“分”“秒”用數字的方式顯示出來，并且需要校正電路使其準確工作，還有定時和報時功能?？刂戚^簡單，沒有遙控、防電臺報時等復雜電路。調試時有的器件在理論上可行，但在實際運行中就無法看到效果，所以得換不少器件，有時無法找出錯誤便更換器件重新接線以使電路正常運行。Multisim軟件有時會出問題，在理論上可行的電路在調試中未必能顯示出來，這就需要耐心、仔細地分析和解決問題，不斷地嘗試才能得出正確的答案。 不

12、足之處： 不能自動設置鬧鐘時間。只能人為事先設定打鈴時間。八、 列出系統(tǒng)使用的元器件。1、74LS85D 12個 2、DCD_HEX 12個 3、74LS22N 與非門（4管腳）2個、74LS04D 非門 3個 、與非門（2管腳） 74LS00D 6個4、74LS85D 數值比較器 5個5、555多諧振蕩器 5個6開關，接地，電源等若干。九、總結課程設計的收獲和體會。通過本次試驗，是我對Multisim軟件的使用更加熟練，并可以對設計的電路進行仿真。通過這些天的使用，使我對Multisim軟件仿真功能的強大折服。由于是初次使用Multisim軟件來實現課程設計的要求，對上面的器件不能熟練使用。

13、對他們的選擇不很熟練，對他們的功能不了解，不知該用什么芯片鏈接才能達到目的。通過借看圖書管里的有關書籍和練習幾道例題后，終于有了些頭緒。在同組同學的一起分析和研究下，設計的輪廓也越來越清楚。在不斷仿真的過程中，我們遇到很多問題，在實踐的顯示上。對元件的的使用出現錯誤。未達到時間的顯示功能，后經過同組的同學討論對元件進行改正，才顯示了時間。但在進位上老是錯線錯誤，后經我們慢慢改正，可以正確顯示時間了。在設計響鈴10秒的問題上我們頗費腦筋，設計了好多電路都沒有實現這個功能，后經我們查找資料，商量之后才設計出該模塊。在連線時，非常考驗人的耐心和仔細；稍一馬虎就可能連錯 一錯就很難改正。需從新聯。在此

14、次的數字鐘設計過程中,更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法. 在連接六進制,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯時便能準確地找出錯誤所在并及時糾正了.在設計電路中,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實際的電路連接中往往容易遺漏.通過這次學習，讓我對各種電路都有了大概的了解，所以說，坐而言不如立而行，對于這些電路還是應該自己動手實際操作才會有深刻理解。通過這次課程設計使我懂得了理論與實際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真正為社會服務，從而提高自己的實際動手能力和獨立思考的能力。在設計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設計的過程中發(fā)現了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。 通過這次試驗，深刻的體會到我們學到的東西還是很少很少的。在真正的設計過程中是非常不