數(shù)字電子技術(shù)_06時序邏輯電路

1、2022-3-1716.3.16.3.1 數(shù)碼寄存器數(shù)碼寄存器2022-3-172觸發(fā)器按觸發(fā)方式分類？各自特點？觸發(fā)器按邏輯功能分類？各自功能表？ 定義：時序邏輯電路在任何時刻的輸出不僅取決于該時刻的輸入，而且還取決于電路的原來狀態(tài)。 電路構(gòu)成： 存儲電路（主要是觸發(fā)器，必不可少） 組合邏輯電路（可選）。 時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的。時序邏輯電路的結(jié)構(gòu)框圖 2022-3-174按各觸發(fā)器接受時鐘信號的不同分類：同步時序電路：各觸發(fā)器狀態(tài)的變化都在同一時鐘信號作用下同時發(fā)生。 異步時序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時鐘信號，也可能完全沒有公共

2、的時鐘信號。 本章內(nèi)容提要：時序邏輯電路基本概念、時序邏輯電路的一般分析方法；異步計數(shù)器、同步計數(shù)器、寄存器與移位寄存器的基本工作原理； 重點介紹幾種中規(guī)模集成器件及其應(yīng)用、介紹基于功能塊分析中規(guī)模時序邏輯電路的方法。 2022-3-175 6.2 時序電路的分析方法時序電路的分析方法 分析時序電路的目的是確定已知電路的邏輯功能和分析時序電路的目的是確定已知電路的邏輯功能和工作特點。具體步驟如下：工作特點。具體步驟如下： (1) 寫相關(guān)方程式。寫相關(guān)方程式。 根據(jù)給定的邏輯電路圖寫出電路中各個觸發(fā)器的根據(jù)給定的邏輯電路圖寫出電路中各個觸發(fā)器的時鐘方程、驅(qū)動方程和輸出方程。時鐘方程、驅(qū)動方程和輸

3、出方程。 時鐘方程：時序電路中各個觸發(fā)器時鐘方程：時序電路中各個觸發(fā)器CP脈沖的邏脈沖的邏輯關(guān)系。輯關(guān)系。 驅(qū)動方程：時序電路中各個觸發(fā)器的輸入信號驅(qū)動方程：時序電路中各個觸發(fā)器的輸入信號之間的邏輯關(guān)系。之間的邏輯關(guān)系。 輸出方程：時序電路的輸出輸出方程：時序電路的輸出Z=f（A， Q），若），若無輸出時此方程可省略。無輸出時此方程可省略。 2022-3-176 (2) 求各個觸發(fā)器的狀態(tài)方程。求各個觸發(fā)器的狀態(tài)方程。 將時鐘方程和驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方將時鐘方程和驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程式中，求出觸發(fā)器的狀態(tài)方程。程式中，求出觸發(fā)器的狀態(tài)方程。 (3) 求出對應(yīng)狀態(tài)值。求出對

4、應(yīng)狀態(tài)值。 列狀態(tài)表：將電路輸入信號和觸發(fā)器現(xiàn)態(tài)列狀態(tài)表：將電路輸入信號和觸發(fā)器現(xiàn)態(tài)的所有取值組合代入相應(yīng)的狀態(tài)方程，求得相應(yīng)觸的所有取值組合代入相應(yīng)的狀態(tài)方程，求得相應(yīng)觸發(fā)器的次態(tài)，列表得出。發(fā)器的次態(tài)，列表得出。 畫狀態(tài)圖（反映時序電路狀態(tài)轉(zhuǎn)換規(guī)律及相畫狀態(tài)圖（反映時序電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出信號取值情況的幾何圖形）。應(yīng)輸入、輸出信號取值情況的幾何圖形）。 畫時序圖（反映輸入、畫時序圖（反映輸入、 輸出信號及各觸發(fā)輸出信號及各觸發(fā)器狀態(tài)的取值在時間上對應(yīng)關(guān)系的波形圖）。器狀態(tài)的取值在時間上對應(yīng)關(guān)系的波形圖）。 (4) 歸納上述分析結(jié)果，歸納上述分析結(jié)果， 確定時序電路的功能。確定時

5、序電路的功能。2022-3-1776.2.1 同步時序邏輯電路的分析舉例同步時序邏輯電路的分析舉例例例 1 分析如圖分析如圖5.1 所示的時序電路的邏輯功能。所示的時序電路的邏輯功能。 解解: (1) 寫相關(guān)方程式。寫相關(guān)方程式。 時鐘方程時鐘方程 CP0=CP1=CP 驅(qū)動方程驅(qū)動方程 J0=1 K0=1 J1= K1=Q1J1F1C K1Q0J0F0C K0CP&ZnQ0nQ02022-3-178 輸出方程輸出方程Z=Q1Q0 (2) 求各個觸發(fā)器的狀態(tài)方程。求各個觸發(fā)器的狀態(tài)方程。 J K觸發(fā)器特性方程為觸發(fā)器特性方程為 Qn+1=將對應(yīng)驅(qū)動方程分別代入特性方程，將對應(yīng)驅(qū)動方程分別代入特

6、性方程， 進行進行化簡變換可得狀態(tài)方程：化簡變換可得狀態(tài)方程：)(CPQKQJnn)(1100010CPQQQQnnnn)(1011111110CPQQQQQKQJQnnnnnn2022-3-179 (3) 求出對應(yīng)狀態(tài)值。求出對應(yīng)狀態(tài)值。 列狀態(tài)表：列狀態(tài)表： 列出電路輸入信號和觸發(fā)器列出電路輸入信號和觸發(fā)器原態(tài)的所有取值組合，代入相應(yīng)的狀態(tài)方程，原態(tài)的所有取值組合，代入相應(yīng)的狀態(tài)方程， 求得相應(yīng)的觸發(fā)器次態(tài)及輸出，列表得到狀態(tài)求得相應(yīng)的觸發(fā)器次態(tài)及輸出，列表得到狀態(tài)表表5.1所示。所示。 畫狀態(tài)圖如圖畫狀態(tài)圖如圖5.2（a）所示，畫時序圖）所示，畫時序圖如圖如圖5.2（b）所示。）所示。

7、2022-3-1710Q1Q0(a)(b)CPQ0Q1Z0 01 10 11 0 圖6.2 時序電路對應(yīng)圖形 (a) 狀態(tài)圖； (b) 時序圖2022-3-1711 CPZ 0 00 10 0 1 1 00 1 01 11 1 10 0 0nQ1nQ010nQ11nQ (4) 歸納上述分析結(jié)果， 確定該時序電路的邏輯功能。 從時鐘方程可知該電路是同步時序電路。 )(1100010CPQQQQnnnn)(1011111110CPQQQQQKQJQnnnnnn2022-3-1712 從圖從圖6.2（a）所示狀態(tài)圖可知：隨著）所示狀態(tài)圖可知：隨著CP脈沖的脈沖的遞增遞增, 不論從電路輸出的哪一個狀態(tài)

8、開始，觸發(fā)器不論從電路輸出的哪一個狀態(tài)開始，觸發(fā)器輸出輸出Q1Q0的變化都會進入同一個循環(huán)過程，的變化都會進入同一個循環(huán)過程， 而且而且此循環(huán)過程中包括四個狀態(tài)，并且狀態(tài)之間是遞增此循環(huán)過程中包括四個狀態(tài)，并且狀態(tài)之間是遞增變化的。變化的。 當(dāng)當(dāng) Q1Q0= 11時，輸出時，輸出Z = 1；當(dāng)；當(dāng)Q1Q0取其他值時，取其他值時，輸出輸出Z =0; 在在Q1Q0變化一個循環(huán)過程中，變化一個循環(huán)過程中，Z = 1只出只出現(xiàn)一次，故現(xiàn)一次，故Z為進位輸出信號。為進位輸出信號。 綜上所述，此電路是帶進位輸出的同步四進制加綜上所述，此電路是帶進位輸出的同步四進制加法計數(shù)器電路。法計數(shù)器電路。 2022-

9、3-17136.2.2 異步二進制加法計數(shù)器異步二進制加法計數(shù)器 必須滿足二進制加法原則：逢二進一（1+1=10，即Q由10時有進位。）組成二進制加法計數(shù)器時，各觸發(fā)器應(yīng)當(dāng)滿足： 每輸入一個計數(shù)脈沖，觸發(fā)器應(yīng)當(dāng)翻轉(zhuǎn)一次（即用T觸發(fā)器）； 當(dāng)?shù)臀挥|發(fā)器由1變?yōu)?時，應(yīng)輸出一個進位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。 2022-3-1714圖6-3 3位異步二進制加法計數(shù)器 仿真仿真 （1）JK觸發(fā)器構(gòu)成的3位異步二進制加法計數(shù)器（用CP脈沖下降沿觸發(fā)） 電路組成 工作原理 2022-3-1715 計數(shù)器的狀態(tài)轉(zhuǎn)換表 表6-2 3位二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換表 CP順序Q2 Q1 Q0等效十進制數(shù)0

10、0 0 0010 0 1120 1 0230 1 1341 0 0451 0 1561 1 0671 1 1780 0 002022-3-1716 時序圖 圖6-4 3位二進制加法計數(shù)器的時序圖 2022-3-1717 狀態(tài)轉(zhuǎn)換圖 圖6.5 3位二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖 2022-3-1718 結(jié)論 如果計數(shù)器從000狀態(tài)開始計數(shù)，在第八個計數(shù)脈沖輸入后，計數(shù)器又重新回到000狀態(tài)，完成了一次計數(shù)循環(huán)。所以該計數(shù)器是八進制加法計數(shù)器或稱為模8加法計數(shù)器。 如果計數(shù)脈沖CP的頻率為f0，那么Q0輸出波形的頻率為1/2f0，Q1輸出波形的頻率為1/4 f0，Q2輸出波形的頻率為1/8 f0。這

11、說明計數(shù)器除具有計數(shù)功能外，還具有分頻的功能。 2022-3-1719異步二進制計數(shù)器的構(gòu)成方法可以歸納為： N位異步二進制計數(shù)器由N個計數(shù)型（T）觸發(fā)器組成。若采用下降沿觸發(fā)的觸發(fā)器加法計數(shù)器的進位信號從Q端引出 減法計數(shù)器的借位信號從Q端引出 若采用上升沿觸發(fā)的觸發(fā)器加法計數(shù)器的進位信號從Q端引出 減法計數(shù)器的借位信號從Q端引出 N位二進制計數(shù)器可以計2N個數(shù)，所以又可稱為2N進制計數(shù)器。 2022-3-1720異步二進制計數(shù)器的優(yōu)點：電路較為簡單。 缺點：進位（或借位）信號是逐級傳送的，工作頻率不能太高； 狀態(tài)逐級翻轉(zhuǎn)，存在中間過渡狀態(tài) 。狀態(tài)從111000的過程？ 111110 100

12、 0002022-3-17211. 1. 寄存器通常分為兩大類：寄存器通常分為兩大類： 數(shù)碼寄存器：存儲二進制數(shù)碼、運算結(jié)果或指令等信息的電路。移位寄存器：不但可存放數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。 2.組成：觸發(fā)器和門電路。組成：觸發(fā)器和門電路。一個觸發(fā)器能存放一位二進制數(shù)碼；N個觸發(fā)器可以存放N位二進制數(shù)碼。2022-3-17223.3.寄存器應(yīng)用舉例：寄存器應(yīng)用舉例： (1) 運算中存貯數(shù)碼、運算結(jié)果。(2) 計算機的CPU由運算器、控制器、譯碼器、寄存器組成，其中就有數(shù)據(jù)寄存器、指令寄存器、一般寄存器。 4. 寄存器與存儲器有何區(qū)別寄存器與存儲器有何

13、區(qū)別?寄存器內(nèi)存放的數(shù)碼經(jīng)常變更，要求存取速度快，一般無法存放大量數(shù)據(jù)。（類似于賓館的貴重物品寄存、超級市場的存包處。）存儲器存放大量的數(shù)據(jù)，因此最重要的要求是存儲容量。（類似于倉庫） 2022-3-1723 數(shù)碼寄存器具有接收、存放、輸出和清除數(shù)碼的功能。 在接收指令（在計算機中稱為寫指令）控制下，將數(shù)據(jù)送入寄存器存放；需要時可在輸出指令（讀出指令）控制下，將數(shù)據(jù)由寄存器輸出。 6.3.16.3.1 數(shù)碼寄存器數(shù)碼寄存器 圖6-6 單拍工作方式的數(shù)碼寄存器1 1由由D D觸發(fā)器構(gòu)成的數(shù)碼寄存器觸發(fā)器構(gòu)成的數(shù)碼寄存器（1）電路組成 2022-3-1724（2）工作原理當(dāng)CP時，觸發(fā)器更新狀態(tài)，

14、 Q3Q2Q1Q0=D3D2D1D0，即接收輸入數(shù)碼并保存。單拍工作方式：不需清除原有數(shù)據(jù)，只要CP一到達，新的數(shù)據(jù)就會存入。常用4D型觸發(fā)器74LS175、6D型觸發(fā)器74LS174、8D型觸發(fā)器74LS374或MSI器件等實現(xiàn)。2022-3-17252 2由由D D型鎖存器構(gòu)成的數(shù)碼寄存器型鎖存器構(gòu)成的數(shù)碼寄存器（1）鎖存器的工作原理 圖5-7 鎖存器 工作過程： 當(dāng)CP=0時，Q =D，電路接收輸入數(shù)據(jù)； 即當(dāng)使能信號到來（不鎖存數(shù)據(jù)）時，輸出端的信號隨輸入信號變化； 當(dāng)CP=1時，D數(shù)據(jù)輸入不影響電路的狀態(tài)，電路鎖定原來的數(shù)據(jù)。即當(dāng)使能信號結(jié)束后（鎖存），數(shù)據(jù)被鎖住，輸出狀態(tài)保持不變。

15、2022-3-1726圖6-8 8D型鎖存器74LS373(a) 外引腳圖 (b) 邏輯符號2022-3-1727表6-3 8D型鎖存器74LS373功能表 2022-3-1728 移位寄存器除了具有存儲數(shù)碼的功能外，還具有移位功能。 移位功能：寄存器中所存數(shù)據(jù)，可以在移位脈沖作用下逐位左移或右移。 在數(shù)字電路系統(tǒng)中，由于運算（如二進制的乘除法）的需要，常常要求實現(xiàn)移位功能。2022-3-1729 圖6-9 4位右移位寄存器 1單向移位寄存器單向移位寄存器 單向移位寄存器，是指僅具有左移功能或右移功能的移位寄存器。 （1）右移位寄存器 電路組成2022-3-1730 工作過程（仿真運行圖5-9

16、電路。 ）將數(shù)碼1101右移串行輸入給寄存器（串行輸入是指逐位依次輸入）。在接收數(shù)碼前，從輸入端輸入一個負脈沖把各觸發(fā)器置為0狀態(tài)（稱為清零）。 狀態(tài)表 表6- 4 4位右移位寄存器狀態(tài)表 CP順序輸 入DSR輸 出Q0 Q1 Q2 Q3010 0 0 0111 0 0 0201 1 0 0310 1 1 0401 0 1 1500 1 0 1600 0 1 0700 0 0 1800 0 0 02022-3-1731 時序圖 圖6-10 4位右移位寄存器時序圖 2022-3-1732圖6-11 4位左移位寄存器 （2）左移位寄存器 2022-3-1733 工作過程（仿真運行圖5-11電路。

17、）將數(shù)碼1011左移串行輸入給寄存器。在接收數(shù)碼前清零。 狀態(tài)表 表6-5 4位左移位寄存器狀態(tài)表 CP順序輸 入DSR輸 出Q0 Q1 Q2 Q3010 0 0 0100 0 0 1210 0 1 0310 1 0 1401 0 1 1500 1 1 0601 1 0 0701 0 0 0800 0 0 02022-3-1734 時序圖。 圖6-124位左移位寄存器時序圖 2022-3-17352集成雙向移位寄存器集成雙向移位寄存器在單向移位寄存器的基礎(chǔ)上，增加由門電路組成的控制電路實現(xiàn) 。74LS194為四位雙向移位寄存器。與74LS194的邏輯功能和外引腳排列都兼容的芯片有CC40194

18、、CC4022和74198等。 圖6-13 雙向移位寄存器74LS194（a）外引腳圖 （b）邏輯符號2022-3-1736表6-6 74LS194功能表 結(jié)論：清零功能最優(yōu)先（異步方式）。計數(shù)、移位、并行輸入都需CP的到來（同步方式）2022-3-1737 工作方式控制端M1M0區(qū)分四種功能。 M1 M0功能0 0保持0 1右移1 0左移1 1并行置數(shù)2022-3-1738數(shù)據(jù)顯示鎖存器；序列脈沖信號發(fā)生器；數(shù)碼的串并與并串轉(zhuǎn)換；構(gòu)成計數(shù)器 圖6-14 2位數(shù)據(jù)顯示鎖存器 1數(shù)據(jù)顯示鎖存器數(shù)據(jù)顯示鎖存器 在許多設(shè)備中常需要顯示計數(shù)器的計數(shù)值，計數(shù)值通常以8421BCD碼計數(shù)，并以七段數(shù)碼顯示

19、器顯示。問題：如果計數(shù)器的計數(shù)速度高，人眼則無法辨認顯示的字符。措施：在計數(shù)器和譯碼器之間加入鎖存器，就可控制數(shù)據(jù)顯示的時間。 若鎖存信號C1時，計數(shù)器的輸出數(shù)據(jù)可通過鎖存器到達譯碼顯示電路； 若鎖存信號C0時，數(shù)據(jù)被鎖存，譯碼顯示電路穩(wěn)定顯示鎖存的數(shù)據(jù)。 2022-3-17392序列脈沖信號發(fā)生器序列脈沖信號發(fā)生器 序列脈沖信號是在同步脈沖的作用下，按一定周期循環(huán)產(chǎn)生的一組二進制信號。如111011101110，每隔4位重復(fù)一次1110，稱為4位序列脈沖信號。序列脈沖信號廣泛用于數(shù)字設(shè)備測試、通信和遙控中的識別信號或基準信號等。 圖6-15 8位序列脈沖信號產(chǎn)生電路M1M0=01，為右移方式

20、，Q3經(jīng)非門接DSR，同時Q3作為OUT。 首先令CR0，輸出端全為零，則DSR為1； C P ， DS R數(shù) 據(jù) 右 移 ， Q3的 輸 出 依 次 為0000111100001111。 電路產(chǎn)生的8位序列脈沖信號為00001111。 圖6-16 8位序列脈沖信號發(fā)生器輸出波形2022-3-17403. 順序脈沖發(fā)生器順序脈沖發(fā)生器 (1) 順序正脈沖 2022-3-1741（2）順序負脈沖2022-3-1742圖6.17 用74194構(gòu)成的扭環(huán)形計數(shù)器 用74194構(gòu)成的扭環(huán)形計數(shù)器2022-3-1743P160P1606.16.16.46.46.56.52022-3-17446.4.26

21、.4.2同步非二進制計數(shù)器同步非二進制計數(shù)器6.4.36.4.3中規(guī)模集成中規(guī)模集成計數(shù)器及應(yīng)用計數(shù)器及應(yīng)用2022-3-1745時序邏輯電路的特點？寄存器分類？位二進制數(shù)碼需幾個觸發(fā)器來存放？計數(shù)器：用以統(tǒng)計輸入時鐘脈沖CP個數(shù)的電路。計數(shù)器的分類： 1按計數(shù)進制分 二進制計數(shù)器：按二進制數(shù)運算規(guī)律進行計數(shù)的電路稱作二進制計數(shù)器。 十進制計數(shù)器：按十進制數(shù)運算規(guī)律進行計數(shù)的電路稱作十進制計數(shù)器。 任意進制計數(shù)器：二進制計數(shù)器和十進制計數(shù)器之外的其它進制計數(shù)器統(tǒng)稱為任意進制計數(shù)器。二進制計數(shù)器是結(jié)構(gòu)最簡單的計數(shù)器，但應(yīng)用很廣。 2022-3-17472按數(shù)字的變化規(guī)律 加法計數(shù)器：隨著計數(shù)脈沖

22、的輸入作遞增計數(shù)的電路稱作加法計數(shù)器。 減法計數(shù)器：隨著計數(shù)脈沖的輸入作遞減計數(shù)的電路稱作減法計數(shù)器。 加/減計數(shù)器：在加/減控制信號作用下，可遞增計數(shù)，也可遞減計數(shù)的電路，稱作加/減計數(shù)器，又稱可逆計數(shù)器。 也有特殊情況，不作加/減，其狀態(tài)可在外觸發(fā)控制下循環(huán)進行特殊跳轉(zhuǎn)，狀態(tài)轉(zhuǎn)換圖中構(gòu)成封閉的計數(shù)環(huán)。 3按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否同步分 異步計數(shù)器：計數(shù)脈沖只加到部分觸發(fā)器的時鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號則由電路內(nèi)部提供，應(yīng)翻轉(zhuǎn)的觸發(fā)器狀態(tài)更新有先有后的計數(shù)器，稱作異步計數(shù)器。同步計數(shù)器：計數(shù)脈沖同時加到所有觸發(fā)器的時鐘信號輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)的計數(shù)器，稱作同步計數(shù)器。

23、 2022-3-1748同步計數(shù)器中，各觸發(fā)器的翻轉(zhuǎn)與時鐘脈沖同步。同步計數(shù)器的工作速度較快，工作頻率也較高。 1同步二進制加法計數(shù)器 （1）設(shè)計思想： 所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。 應(yīng)控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。當(dāng)?shù)臀徊幌蚋呶贿M位時，令高位觸發(fā)器的T0，觸發(fā)器狀態(tài)保持不變；當(dāng)?shù)臀幌蚋呶贿M位時，令高位觸發(fā)器的T=1，觸發(fā)器翻轉(zhuǎn)，計數(shù)加1。 2022-3-1749圖6-15 4位同步二進制加法計數(shù)器 T0=J0=K0=1T1=J1=K1= Q0 T2=J2=K2= Q1Q0T3=J3=K3= Q2Q1Q02022-3-

24、1750表6-6 4位二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表 CP順序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1101 0 1 0111 0 1 1121 1 0 0131 1 0 1141 1 1 0151 1 1 1160 0 0 0T0=J0=K0=1T1=J1=K1= Q0 T2=J2=K2= Q1Q0T3=J3=K3= Q2Q1Q02022-3-1751圖6-16 4位同步二進制加法計數(shù)器的時序圖 2022-3-17522同步二進制減法計數(shù)器同步二進制減法

25、計數(shù)器 同步二進制計數(shù)器電路如圖同步二進制計數(shù)器電路如圖5.17所示。所示。QJCK&QF2Q2QJCK&RDQF1Q1QJCK&RDQF0Q0清零CPRD圖圖6.17同步二進制計數(shù)器同步二進制計數(shù)器2022-3-1753l 分析過程分析過程: l (1) 寫相關(guān)方程式。寫相關(guān)方程式。l 時鐘方程時鐘方程l CP0=CP1=CP2=CPll 驅(qū)動方程：驅(qū)動方程：l J0=1 K0=1nQJ01nQK01nnQQJ102nnQQK1022022-3-1754 (2) 求各個觸發(fā)器的狀態(tài)方程。求各個觸發(fā)器的狀態(tài)方程。JK觸發(fā)器特性方程為觸發(fā)器特性方程為 將對應(yīng)驅(qū)動方程式分別代入將對應(yīng)驅(qū)動方程式分別

26、代入JK觸發(fā)器特性方程式，觸發(fā)器特性方程式，進行化簡變換可得狀態(tài)方程：進行化簡變換可得狀態(tài)方程：)(1CPQKQJQnnn)(0000010CPQQKQJQnnnn)(01011010111111CPQQQQQQQQQKQJQnnnnnnnnnnn)(012012222212CPQQQQQQQKQJQnnnnnnnnn2022-3-1755 (3) 求出對應(yīng)狀態(tài)值。求出對應(yīng)狀態(tài)值。 列狀態(tài)表如表列狀態(tài)表如表6.7所示。所示。畫狀態(tài)圖如圖畫狀態(tài)圖如圖6.18（a）所示，）所示， 畫時序圖如畫時序圖如圖圖5.18（b）所示。）所示。 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 1

27、0 1 1 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0nQ2nQ1nQ012nQ11nQ10nQ2022-3-1756Q2Q1Q00 0 00 0 11 1 10 1 01 1 00 1 11 0 11 0 0CPQ0Q1Q2(a)(b)2022-3-1757 (4） 歸納分析結(jié)果，歸納分析結(jié)果， 確定該時序電路的邏輯功能。從確定該時序電路的邏輯功能。從時鐘方程可知該電路是同步時序電路。從狀態(tài)圖可知隨時鐘方程可知該電路是同步時序電路。從狀態(tài)圖可知隨著著CP脈沖的遞增脈沖的遞增, 觸發(fā)器輸出觸發(fā)器輸出Q2Q1Q0值是遞減的值

28、是遞減的, 且經(jīng)且經(jīng)過八個過八個CP脈沖完成一個循環(huán)過程。脈沖完成一個循環(huán)過程。 綜上所述，此電路是同步三位二進制（或一位八進制）綜上所述，此電路是同步三位二進制（或一位八進制）減法計數(shù)器。從圖減法計數(shù)器。從圖5.18（b）所示時序圖可知：）所示時序圖可知：Q0端輸端輸出矩形信號的周期是輸入出矩形信號的周期是輸入CP信號的周期的兩倍，所以信號的周期的兩倍，所以Q0端輸出信號的頻率是輸入端輸出信號的頻率是輸入CP信號頻率的信號頻率的1/2，對應(yīng)，對應(yīng)Q1端輸出信號的頻率是輸入端輸出信號的頻率是輸入CP信號頻率的信號頻率的1/4，因此，因此N進進制計數(shù)器同時也是一個制計數(shù)器同時也是一個N分頻器，謂

29、分頻就是降低頻率，分頻器，謂分頻就是降低頻率， N分頻器輸出信號頻率是其輸入信號頻率的分頻器輸出信號頻率是其輸入信號頻率的N分之一。分之一。 2022-3-1758 (5). 同步二進制計數(shù)器的連接規(guī)律和特點同步二進制計數(shù)器的連接規(guī)律和特點 同步二進制計數(shù)器同步二進制計數(shù)器般由般由JK觸發(fā)器和門電路觸發(fā)器和門電路構(gòu)成，有構(gòu)成，有N個個JK觸發(fā)器，就是觸發(fā)器，就是N位同步二進制計數(shù)器。位同步二進制計數(shù)器。具體的連接規(guī)律如表具體的連接規(guī)律如表5.8所示。所示。CP0=CP1=CP(n-1)=CP (CP)(n個觸發(fā)器個觸發(fā)器)加法計數(shù)J0=K0=1Ji=Ki=Q(i-1)Q(i-2)Q0(n-1)

30、i1)減法計數(shù) J0=K0=1 (n-1)i1)0)2()1(.QQQKJiiii2022-3-1759 6.4.2. 同步非二進制計數(shù)器同步非二進制計數(shù)器 例例 2分析圖分析圖6.19 所示同步非二進制計數(shù)器的邏輯所示同步非二進制計數(shù)器的邏輯功能。功能。 圖圖6.19 同步非二進制計數(shù)器同步非二進制計數(shù)器Q1J1F1K1Q0J0F0K0CP&Q1Q2J2F2K2Q2Q02022-3-1760解解 (1) 寫相關(guān)方程式。寫相關(guān)方程式。 時鐘方程時鐘方程 CP0=CP1=CP2=CP驅(qū)動方程驅(qū)動方程 k0=1nQJ20nQJ01nQK01nnQQJ10212K2022-3-1761 (2) 求各

31、個觸發(fā)器的狀態(tài)方程求各個觸發(fā)器的狀態(tài)方程：)(02000010CPQQQKQJQnnnnn)(1010111111CPQQQQQKQJQnnnnnnn)(012212222212CPQQQQQQQKQJQnnnnnnnnn (3) 求出對應(yīng)狀態(tài)值。求出對應(yīng)狀態(tài)值。 列狀態(tài)表。列狀態(tài)表。 列出電路輸入信號和觸發(fā)器原態(tài)的列出電路輸入信號和觸發(fā)器原態(tài)的所有取值組合，代入相應(yīng)的狀態(tài)方程，求得相應(yīng)的觸所有取值組合，代入相應(yīng)的狀態(tài)方程，求得相應(yīng)的觸發(fā)器次態(tài)及輸出，發(fā)器次態(tài)及輸出， 列表得到狀態(tài)表，列表得到狀態(tài)表， 如表如表5.9所示。所示。 2022-3-1762 cp 0 0 00 0 1 0 0 10

32、 1 0 0 1 00 1 1 0 1 11 0 0 1 0 00 0 0 1 0 10 1 0 1 1 00 1 01 1 10 0 0nQ2nQ1nQ012nQ11nQ10nQ)(02000010CPQQQKQJQnnnnn)(1010111111CPQQQQQKQJQnnnnnnn)(012212222212CPQQQQQQQKQJQnnnnnnnnn2022-3-1763 畫狀態(tài)圖如圖畫狀態(tài)圖如圖6.20（a）所示，）所示， 時序圖如時序圖如圖圖6.20（b）所示。）所示。 0 0 01 0 00 0 10 1 01 0 1CPQ0Q1Q2(a)(b)1 1 10 1 1Q3Q2Q11

33、 1 02022-3-1764 (4) 歸納分析結(jié)果，歸納分析結(jié)果， 確定該時序電路的邏輯功能。從時確定該時序電路的邏輯功能。從時鐘方程可知該電路是同步時序電路。鐘方程可知該電路是同步時序電路。 從表從表6.9所示狀態(tài)表可知：所示狀態(tài)表可知： 計數(shù)器輸出計數(shù)器輸出Q2Q1Q0本應(yīng)有本應(yīng)有八種狀態(tài)八種狀態(tài)000111。但根據(jù)特性方程分析可知，隨著。但根據(jù)特性方程分析可知，隨著CP脈沖的遞增脈沖的遞增, 觸發(fā)器輸出觸發(fā)器輸出Q2Q1Q0會進入一個有效循環(huán)會進入一個有效循環(huán)過程，此循環(huán)過程包括了過程，此循環(huán)過程包括了五個五個有效輸出狀態(tài)，其余三個有效輸出狀態(tài)，其余三個輸出狀態(tài)為無效狀態(tài)，如圖輸出狀態(tài)

34、為無效狀態(tài)，如圖5.17（a）狀態(tài)圖所示，所）狀態(tài)圖所示，所以要檢查該電路能否自啟動。以要檢查該電路能否自啟動。2022-3-1765 檢查的方法是：不論電路從哪一個狀態(tài)開始工檢查的方法是：不論電路從哪一個狀態(tài)開始工作，在作，在CP脈沖作用下，觸發(fā)器輸出的狀態(tài)都會脈沖作用下，觸發(fā)器輸出的狀態(tài)都會進入有效循環(huán)圈內(nèi)，此電路就能夠自啟動；反之，進入有效循環(huán)圈內(nèi)，此電路就能夠自啟動；反之，則此電路不能自啟動。則此電路不能自啟動。 綜上所述，此電路是具有自啟動功能的同步綜上所述，此電路是具有自啟動功能的同步五進制加法計數(shù)器。五進制加法計數(shù)器。 2022-3-17666.4.3 集成計數(shù)器介紹集成計數(shù)器介

35、紹 集成計數(shù)器種類很多，有同步的，也集成計數(shù)器種類很多，有同步的，也有異步的。集成計數(shù)器功能比較完善，有異步的。集成計數(shù)器功能比較完善，一般設(shè)有更多的附加功能，適用性強，一般設(shè)有更多的附加功能，適用性強，使用也更方便。使用也更方便。 1.異步集成計數(shù)器異步集成計數(shù)器74290 二二-五五-十進制異步加法計數(shù)器十進制異步加法計數(shù)器74290的的電路結(jié)構(gòu)如圖電路結(jié)構(gòu)如圖6.21所示。所示。 2022-3-1767QJSDCPKRDQJCPK1RDQCPK1RDF0F1F2QJCPKRDF3&SDQ&S9(1)S9(2)CP0CP1R0(1)R0(2)二 進 制 計 數(shù) 器五 進 制 計 數(shù) 器Q1

36、Q0Q2Q32022-3-1768l邏輯功能示意圖和引腳圖如圖邏輯功能示意圖和引腳圖如圖6.22所示。所示。l l l圖圖6.22 74290的邏輯功能示意圖和引腳圖的邏輯功能示意圖和引腳圖2022-3-1769 74LS290芯片的管腳排列如圖芯片的管腳排列如圖6.22所示。其所示。其中，中， S9(1)、S9(2)稱為置稱為置“9”端，端，R0(1)、R0(2)稱稱為置為置“0”端；端；CP0、 CP1端為計數(shù)時鐘輸入端，端為計數(shù)時鐘輸入端，Q3Q2Q1Q0為輸出端，為輸出端， NC表示空腳。表示空腳。 74LS290邏輯功能如表邏輯功能如表5.8所示。所示。 置置“9”功能：當(dāng)功能：當(dāng)S

37、9 (1)=S9(2)=1時，不論其他時，不論其他輸入端狀態(tài)如何，計數(shù)器輸出輸入端狀態(tài)如何，計數(shù)器輸出Q3Q2Q1Q0= 1001，而，而(1001)2=(9)10，故又稱異步置數(shù)功能。，故又稱異步置數(shù)功能。 2022-3-1770S9(1) S9(2)R0(1)R0(2)CP0 CP1Q3 Q2 Q1 Q0 1 1 1 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 0 1 S9(1) S9(2)=0 R0(1) R0(2) cp 0 0 cp cp Q0 Q3 CP3 二進制二進制 五進制五進制 8421 十進制十進制 5421 十進制十進制 置置“0”功能：功能： 當(dāng)當(dāng)S9(

38、1)和和S9(2)不全為不全為1，并且，并且R0(1)=R0(2)=1時，時， 不不論其他輸入端狀態(tài)如何，論其他輸入端狀態(tài)如何， 計數(shù)器輸出計數(shù)器輸出Q3Q2Q1Q0 = 0000，故又稱異，故又稱異步清零功能或復(fù)位功能。步清零功能或復(fù)位功能。計數(shù)功能：當(dāng)計數(shù)功能：當(dāng)S9(1)和和S9(2)不全為不全為1，并且，并且R0(1)和和R0(2)不全為不全為1，輸入計數(shù)脈沖輸入計數(shù)脈沖CP時，時， 計數(shù)器開始計數(shù)。計數(shù)器開始計數(shù)。 2022-3-1771l2. 74290的應(yīng)用的應(yīng)用l 74290通過輸入輸出端子的不同連接，通過輸入輸出端子的不同連接，可組成不同進制的計數(shù)器。圖可組成不同進制的計數(shù)器

39、。圖6.23圖圖6.25分別是用分別是用74290組成的二進制、五進組成的二進制、五進制和十進制計數(shù)器（箭頭示出信號的輸入制和十進制計數(shù)器（箭頭示出信號的輸入輸出端）。輸出端）。2022-3-17722022-3-17732022-3-17742022-3-1775l 利用反饋復(fù)位使計數(shù)器清零從而跳利用反饋復(fù)位使計數(shù)器清零從而跳過無效狀態(tài)構(gòu)成所需進制計數(shù)器的方法，過無效狀態(tài)構(gòu)成所需進制計數(shù)器的方法，稱為反饋復(fù)位法或反饋清零法。稱為反饋復(fù)位法或反饋清零法。l 當(dāng)計數(shù)長度較長時，可將集成計數(shù)當(dāng)計數(shù)長度較長時，可將集成計數(shù)器級聯(lián)起來使用。器級聯(lián)起來使用。2022-3-1776 利用一片利用一片74L

40、S290集成計數(shù)器芯片，構(gòu)成十進制以內(nèi)其集成計數(shù)器芯片，構(gòu)成十進制以內(nèi)其他進制，可以采用直接清零法，六進制計數(shù)器如圖他進制，可以采用直接清零法，六進制計數(shù)器如圖626所示。所示。Q3Q2Q1Q074LS290CP1CP0R0(1)&R0(2)S9(1)S9(2)2022-3-1777 構(gòu)成計數(shù)器的進制數(shù)與需要使用的芯片片數(shù)相適應(yīng)。構(gòu)成計數(shù)器的進制數(shù)與需要使用的芯片片數(shù)相適應(yīng)。例如，用例如，用74LS290芯片構(gòu)成二十四進制計數(shù)器，芯片構(gòu)成二十四進制計數(shù)器，N=24，就需要兩片就需要兩片74LS290； 先將每塊先將每塊74290-均連接成均連接成8421嗎十進制計數(shù)器，嗎十進制計數(shù)器，將低位的

41、芯片輸出端和高位芯片輸入端。相連，采用將低位的芯片輸出端和高位芯片輸入端。相連，采用直接清零法實現(xiàn)二十四進制技術(shù)。需要注意的是其中直接清零法實現(xiàn)二十四進制技術(shù)。需要注意的是其中的與門的輸出要同時送到每塊芯片的置的與門的輸出要同時送到每塊芯片的置“0”端端R0(1)， R0(2)實現(xiàn)電路如圖實現(xiàn)電路如圖527所示所示2022-3-177874LS290(十位)CP1CP0&74LS290(個位)CP1CP0R0(1)R0(2)S9(1)S9(2)S9(1)S9(2)R0(1)R0(2)Q3Q2Q1Q0Q3Q2Q1Q02022-3-17793.同步集成計數(shù)器同步集成計數(shù)器74161l 集成芯片集成

42、芯片74161是同步的可預(yù)置是同步的可預(yù)置4位位二進制加法計數(shù)器。圖二進制加法計數(shù)器。圖6.26分別是它的邏分別是它的邏輯電路圖和引腳圖。輯電路圖和引腳圖。 （1）. 74LS161的邏輯功能的邏輯功能圖6.28 74LS161的外引線圖 狀態(tài)輸出圖6.27 74LS161的邏輯符號 并行輸入CP輸入2022-3-1781表6-10 74LS161的功能表 CO= Q3 Q2 Q1 Q0 CTT2022-3-1782（2）. 任意（任意（N）進制計數(shù)器）進制計數(shù)器 以集成同步計數(shù)器以集成同步計數(shù)器74LS161為例，可采用不為例，可采用不同方法構(gòu)成任意（同方法構(gòu)成任意（N）進制計數(shù)器。）進制計

43、數(shù)器。 1）直接清零法）直接清零法 直接清零法是利用芯片的復(fù)位端直接清零法是利用芯片的復(fù)位端 和與和與非門，將非門，將N所對應(yīng)的輸出二進制代碼中等于所對應(yīng)的輸出二進制代碼中等于“1”的輸出端，通過與非門反饋到集成芯片的復(fù)位的輸出端，通過與非門反饋到集成芯片的復(fù)位端端 ，使輸出回零。，使輸出回零。 CRCR2022-3-1783 例如例如, 用用74LS161芯片構(gòu)成十進制計數(shù)器，令芯片構(gòu)成十進制計數(shù)器，令 = CTP=CTT=“1”，因為，因為N=10，其對應(yīng)的二進制代碼為，其對應(yīng)的二進制代碼為1010，將輸出端，將輸出端Q3和和Q1通過與非門接至通過與非門接至74LS161的復(fù)位端的復(fù)位端

44、，電路如圖，電路如圖6.29所示，所示， 實現(xiàn)實現(xiàn)N值反饋清零法。值反饋清零法。 圖圖6.29 直接清零法構(gòu)成十進制計數(shù)器直接清零法構(gòu)成十進制計數(shù)器（a） 構(gòu)成電路構(gòu)成電路; （b） 計數(shù)過程（即狀態(tài)圖）計數(shù)過程（即狀態(tài)圖）Q3Q2Q1Q0CRLDCTT74LS161&CTP“1”“1”“1”0 0 0 00 0 0 10 0 1 00 0 1 11 0 1 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 0Q3Q2Q1Q0(a)(b)CRLD2022-3-1784 當(dāng)當(dāng) =“0”時，計數(shù)器輸出復(fù)位清零。因時，計數(shù)器輸出復(fù)位清零。因 =,故由故由“0”變變“

45、1”時，計數(shù)器開始加法計數(shù)。時，計數(shù)器開始加法計數(shù)。當(dāng)?shù)诋?dāng)?shù)?0個個CP脈沖輸入時，脈沖輸入時， Q3Q2Q1Q0=1010，與非門的，與非門的輸出為輸出為“0”，即，即 =“0”，使計數(shù)器復(fù)位清零，與非，使計數(shù)器復(fù)位清零，與非門的輸出變?yōu)殚T的輸出變?yōu)椤?”，即，即 =“1”時，計數(shù)器又開始重時，計數(shù)器又開始重新計數(shù)。新計數(shù)。 2） 預(yù)置數(shù)法預(yù)置數(shù)法 而預(yù)置數(shù)法利用的是芯片的預(yù)置控制端而預(yù)置數(shù)法利用的是芯片的預(yù)置控制端 和預(yù)置和預(yù)置輸入端輸入端D3D2D1D0，因，因 是同步預(yù)置數(shù)端，所以只能是同步預(yù)置數(shù)端，所以只能采用采用N-1值反饋法。值反饋法。 CRCR13QQ CRCRLDLD2022

46、-3-1785Q3Q2Q1Q074LS161LDCTTCTPCPD3D2D1D0CR&“1”110 0 0 00 0 0 10 0 1 00 1 1 0Q3Q2Q1Q00 1 0 00 0 1 10 1 0 1(a)(b)例如例如, 圖圖6.30（a）所示的七進制計數(shù)器）所示的七進制計數(shù)器2022-3-1786 3） 進位輸出置最小數(shù)法進位輸出置最小數(shù)法 進位輸出置最小數(shù)法是利用芯片的預(yù)置控制端進位輸出置最小數(shù)法是利用芯片的預(yù)置控制端 和進位輸出端和進位輸出端CO，將，將CO端輸出經(jīng)非門送到端輸出經(jīng)非門送到 端，端，令預(yù)置輸入端令預(yù)置輸入端D3D2D1D0輸入最小數(shù)輸入最小數(shù)M對應(yīng)的二進制數(shù)，

47、對應(yīng)的二進制數(shù)，最小數(shù)最小數(shù)M=24-N。 例如例如, 九進制計數(shù)器九進制計數(shù)器N=9，對應(yīng)的最小數(shù)，對應(yīng)的最小數(shù)M=24-9=7，(7)10=(0111)2，相應(yīng)的預(yù)置輸入端，相應(yīng)的預(yù)置輸入端D3D2D1D0=0111，并，并且令且令 =CTP=CTT=“1”，電路如圖，電路如圖6.31（a）所示，）所示，對應(yīng)狀態(tài)圖如圖對應(yīng)狀態(tài)圖如圖6.31（b）所示，從）所示，從01111111共九個共九個有效狀態(tài)。有效狀態(tài)。 LDLDCR2022-3-1787l 圖圖6.31進位輸出置最小數(shù)法構(gòu)成九進制計數(shù)器（同步預(yù)置）進位輸出置最小數(shù)法構(gòu)成九進制計數(shù)器（同步預(yù)置）l （a） 構(gòu)成電路構(gòu)成電路; （b）

48、 計數(shù)過程（即狀態(tài)圖）計數(shù)過程（即狀態(tài)圖）Q3Q2Q1Q0COCPD3D2D1D0LD10 1 1 11 0 0 01 0 0 11 1 1 0Q3Q2Q1Q01 1 0 01 0 1 11 1 0 1(a)(b)“0”1 0 1 01 1 1 1“1”“1” “1”2022-3-1788十進制計數(shù)器的計數(shù)狀態(tài)順序表 復(fù)習(xí)： 幾種方法設(shè)計電路舉例（以十進制計數(shù)器為例） 2022-3-1789圖6-32 74LS161構(gòu)成十進制計數(shù)器 改變改變D3 D2 D1 D0的狀態(tài)，可以實現(xiàn)其它進制計數(shù)。的狀態(tài)，可以實現(xiàn)其它進制計數(shù)。 令令D3 D2 D1 D00110 利用進位輸出CO取狀態(tài)1111 實

49、現(xiàn)十進制計數(shù)實現(xiàn)十進制計數(shù) （0110到到1111） 2022-3-1790圖6-33用74LS161構(gòu)成從0開始計數(shù)的十進制計數(shù)器 改變與非門的輸入信號，改變與非門的輸入信號， 可以實現(xiàn)其它進制計數(shù)?？梢詫崿F(xiàn)其它進制計數(shù)。 令令D3 D2 D1 D00000 利用與非門拾取狀態(tài)1001 可實現(xiàn)從可實現(xiàn)從0開始計數(shù)的十進制計數(shù)開始計數(shù)的十進制計數(shù) （0000到到1001） 2022-3-1791用74LS161構(gòu)成從0開始計數(shù)的十進制計數(shù)器 改變與非門的輸入信號改變與非門的輸入信號 ，可以實現(xiàn)其它進制計數(shù)。，可以實現(xiàn)其它進制計數(shù)。 利用與非門拾取狀態(tài)1010 實現(xiàn)十進制計數(shù)實現(xiàn)十進制計數(shù) （0

50、000到到1001） 2022-3-1792 4） 級聯(lián)法級聯(lián)法 一片一片74LS161可構(gòu)成從二進制到十六進制之間任意可構(gòu)成從二進制到十六進制之間任意進制的計數(shù)器。利用兩片進制的計數(shù)器。利用兩片74LS161，就可構(gòu)成從二進，就可構(gòu)成從二進制到二百五十六進制之間任意進制的計數(shù)器。依次類制到二百五十六進制之間任意進制的計數(shù)器。依次類推，可根據(jù)計數(shù)需要選取芯片數(shù)量。推，可根據(jù)計數(shù)需要選取芯片數(shù)量。 當(dāng)計數(shù)器容量需要采用兩塊或更多的同步集成計數(shù)當(dāng)計數(shù)器容量需要采用兩塊或更多的同步集成計數(shù)器芯片時，器芯片時， 可以采用級聯(lián)方法可以采用級聯(lián)方法: 將低位芯片的進位輸將低位芯片的進位輸出端出端CO端和高

51、位芯片的計數(shù)控制端端和高位芯片的計數(shù)控制端CTT或或CTP直接連直接連接，外部計數(shù)脈沖同時從每片芯片的接，外部計數(shù)脈沖同時從每片芯片的CP端輸入，端輸入， 再根再根據(jù)要求選取上述三種實現(xiàn)任意進制的方法之一，完成據(jù)要求選取上述三種實現(xiàn)任意進制的方法之一，完成對應(yīng)電路。對應(yīng)電路。 2022-3-1793例：用兩片CT74LS161級聯(lián)成1616進制同步加法計數(shù)器 低位片高位片在計到1111以前，CO10，高位片保持原狀態(tài)不變在計到1111時，CO11，高位片在下一個CP加一 再用脈沖反饋法 2022-3-1794 例例2：用：用74LS161芯片構(gòu)成二十四進制計數(shù)器，因芯片構(gòu)成二十四進制計數(shù)器，因

52、N=24 (大于十六進制大于十六進制)，故需要兩片，故需要兩片74LS161。每塊芯。每塊芯片的計數(shù)時鐘輸入端片的計數(shù)時鐘輸入端CP端均接同一個端均接同一個CP信號，利用信號，利用芯片的計數(shù)控制端芯片的計數(shù)控制端CTP、CTT和進位輸出端和進位輸出端CO，采用，采用直接清零法實現(xiàn)二十四進制計數(shù)，即將低位芯片的直接清零法實現(xiàn)二十四進制計數(shù)，即將低位芯片的CO與高位芯片的與高位芯片的CTP相連相連, 將將2416=18, 把商作把商作為高位輸出為高位輸出, 余數(shù)作為低位輸出，對應(yīng)產(chǎn)生的清零信余數(shù)作為低位輸出，對應(yīng)產(chǎn)生的清零信號同時送到每塊芯片的復(fù)位端號同時送到每塊芯片的復(fù)位端 ，從而完成二十四，從

53、而完成二十四進制計數(shù)。進制計數(shù)。 對應(yīng)電路如圖對應(yīng)電路如圖6.33所示。所示。 CR2022-3-1795Q3Q2Q1Q0(高 位 )74LS161CRCTPCTT“1”CRCOQ3Q2Q1Q0(低 位 )74LS161CPCP&2022-3-1796例3：用兩片74LS161級聯(lián)成五十進制計數(shù)器 00100011實現(xiàn)從0000 0000到0011 0001的50進制計數(shù)器十進制數(shù)50對應(yīng)的二進制數(shù)為0011 0010 2022-3-1797例例4組成數(shù)字鐘計數(shù)顯示電路組成數(shù)字鐘計數(shù)顯示電路 通常數(shù)字鐘需要一個精確的時鐘信號，一般采用石英晶體振蕩器產(chǎn)生，經(jīng)分頻后得到周期為1秒的脈沖信號CP。

54、圖6-41 數(shù)字鐘“秒”計數(shù)、譯碼、顯示電路 個位十進制十位六進制六十進制加法計數(shù)器 BCD-七段顯示譯碼器7448，輸出為高電平有效 。 選共陰型數(shù)碼管BS201。2022-3-17986.5 同步時序邏輯電路的設(shè)計同步時序邏輯電路的設(shè)計目的與要求：目的與要求： 1. 掌握同步時序電路的設(shè)計方法掌握同步時序電路的設(shè)計方法(用用SSI觸發(fā)觸發(fā)器，器，16進制以內(nèi)進制以內(nèi)) 2. 通過舉例、做練習(xí)掌握方法。通過舉例、做練習(xí)掌握方法。重點與難點：重點與難點： 1. 同步時序電路的狀態(tài)設(shè)定、狀態(tài)化簡、狀同步時序電路的狀態(tài)設(shè)定、狀態(tài)化簡、狀態(tài)分配態(tài)分配 2. 同步時序電路設(shè)計中驅(qū)動方程的求解同步時序電

55、路設(shè)計中驅(qū)動方程的求解 3. 能否自啟動的判斷能否自啟動的判斷2022-3-1799課程內(nèi)容2022-3-17100課程內(nèi)容2022-3-17101課程內(nèi)容2022-3-17102課程內(nèi)容2022-3-17103課程內(nèi)容2022-3-17104課程內(nèi)容2022-3-17105課程內(nèi)容動畫2022-3-17106課程內(nèi)容2022-3-17107課程內(nèi)容2022-3-17108課程內(nèi)容動畫2022-3-17109課程內(nèi)容2022-3-171101、5.122、5.133、5.142022-3-171112022-3-171122022-3-17113解：設(shè)解：設(shè)X為加法為加法/減法計數(shù)器的選擇控制

56、端，模減法計數(shù)器的選擇控制端，模4需需2個觸個觸發(fā)器，選發(fā)器，選JK觸發(fā)器。觸發(fā)器。根據(jù)題意的狀態(tài)圖為：根據(jù)題意的狀態(tài)圖為： 2022-3-171142022-3-171152022-3-17116設(shè)計要求：設(shè)計要求：（1）設(shè)計一個自動投幣售貨機的控制電路，）設(shè)計一個自動投幣售貨機的控制電路，它的投幣口每次只能投入一枚五角或一它的投幣口每次只能投入一枚五角或一元的硬幣。元的硬幣。（2）售貨機在投入一元五角硬幣后自動給）售貨機在投入一元五角硬幣后自動給出一杯飲料；投入二元硬幣后，在給出出一杯飲料；投入二元硬幣后，在給出飲料的同時找回一枚五角的硬幣。飲料的同時找回一枚五角的硬幣。2022-3-17

57、117 根據(jù)題意的要求，可得到邏輯框圖如下：根據(jù)題意的要求，可得到邏輯框圖如下： 圖中圖中Y，X分別表示分別表示1元和五角硬幣的輸入，元和五角硬幣的輸入，S表示貨物送出的信號，表示貨物送出的信號，P表示找回的零錢。表示找回的零錢。2022-3-17118設(shè)計步驟：設(shè)計步驟：（1）邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖。）邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖。 設(shè)投幣信號設(shè)投幣信號Y 、 X 為輸入邏輯變量，投入為輸入邏輯變量，投入時為時為1，未投入時為，未投入時為0。 設(shè)給出飲料和找錢為兩個輸出變量（設(shè)給出飲料和找錢為兩個輸出變量（S、P)，給出飲料時給出飲料時S=1，找回一枚五角硬幣時，找回一枚五角硬幣時P=1。注意：設(shè)傳感器產(chǎn)生的投幣信號在電路轉(zhuǎn)入新狀注意：設(shè)傳感器產(chǎn)生的投幣信號在電路轉(zhuǎn)入新狀態(tài)的同時也隨之消失。態(tài)的同時也隨之消失。2022-3-17119設(shè)投幣前電路的初始狀態(tài)為設(shè)投幣前電路的初始狀態(tài)為S0。 在在S0態(tài)時，態(tài)時，投入五角硬幣后轉(zhuǎn)到投入五角硬幣后轉(zhuǎn)到S1態(tài)。態(tài)。 若投入一元硬幣后轉(zhuǎn)到若投入一元硬幣后轉(zhuǎn)到S2態(tài)。態(tài)。 在在S1態(tài)時，態(tài)