第三章集成電路設(shè)計(jì)技術(shù)與工具

1、集成電路設(shè)計(jì)技術(shù)與工具集成電路設(shè)計(jì)技術(shù)與工具 第三章第三章 集成電路制造工藝集成電路制造工藝內(nèi)容提要內(nèi)容提要v3.1 引言引言v3.2 集成電路基本加工工藝集成電路基本加工工藝v3.3 雙極型集成電路的基本工藝流程雙極型集成電路的基本工藝流程v3.4 CMOS集成電路的基本制造工藝集成電路的基本制造工藝v3.5 BiCMOS集成電路的基本制造工藝集成電路的基本制造工藝v3.6 MESFET工藝與工藝與HEMT工藝工藝 v3.7 集成電路工藝集成電路工藝CADv3.8 本章小結(jié)本章小結(jié)3.1 引言引言v集成電路基本加工工藝包括襯底外延生長、掩膜制版、光刻、摻雜、絕緣層和集成電路基本加工工藝包括襯

2、底外延生長、掩膜制版、光刻、摻雜、絕緣層和金屬層形成等。金屬層形成等。v而集成電路的而集成電路的特定工藝特定工藝包括包括硅基硅基的雙極型工藝、的雙極型工藝、CMOS、BiCMOS；鍺硅；鍺硅HBT工藝和工藝和BiCMOS工藝，工藝，SOI材料材料的的CMOS工藝，工藝，GaAs基基/InP基的基的MESFET工藝、工藝、HEMT工藝和工藝和HBT工藝等。工藝等。v目前應(yīng)用最廣泛的特定工藝是目前應(yīng)用最廣泛的特定工藝是CMOS工藝。工藝。v在在CMOS工藝中，又可細(xì)分為工藝中，又可細(xì)分為DRAM工藝、邏輯工藝、模擬數(shù)字混合集成工藝，工藝、邏輯工藝、模擬數(shù)字混合集成工藝，RFIC工藝等。工藝等。v盡

3、管特定工藝種類繁多，若以晶體管類型來區(qū)分，目前常用的大體上可分為雙盡管特定工藝種類繁多，若以晶體管類型來區(qū)分，目前常用的大體上可分為雙極型極型/HBT、MESFET/HEMT、CMOS、BiCMOS四大類型。四大類型。v本章將分別介紹這四種特定工藝的基本加工過程。本章將分別介紹這四種特定工藝的基本加工過程。3.2 集成電路基本加工工藝集成電路基本加工工藝v制造一個(gè)集成電路需要經(jīng)過幾十甚至幾百道工藝過程。這樣復(fù)雜制造一個(gè)集成電路需要經(jīng)過幾十甚至幾百道工藝過程。這樣復(fù)雜的工藝過程其實(shí)是由數(shù)種基本的集成電路加工工藝組成的。集成的工藝過程其實(shí)是由數(shù)種基本的集成電路加工工藝組成的。集成電路的基本加工工藝

4、包括外延生長、掩膜制版、光刻、摻雜、金電路的基本加工工藝包括外延生長、掩膜制版、光刻、摻雜、金屬層的形成、絕緣層的形成等。任何復(fù)雜的集成電路制造都可以屬層的形成、絕緣層的形成等。任何復(fù)雜的集成電路制造都可以分解為這些基本加工工藝。下面分別介紹幾種主要的集成電路基分解為這些基本加工工藝。下面分別介紹幾種主要的集成電路基本加工工藝。本加工工藝。 3.2.1 外延生長外延生長v外延層具有很多優(yōu)良性能。外延層具有很多優(yōu)良性能。 摻雜、隔離、串通等等。摻雜、隔離、串通等等。v目前常見的外延技術(shù)有目前常見的外延技術(shù)有:化學(xué)汽相沉積化學(xué)汽相沉積 （CVD：Chemical Vapor Deposition）

5、金屬有機(jī)物汽相沉積（金屬有機(jī)物汽相沉積（MOCVD：Metal Organic CVD）分子束外延生長（分子束外延生長（MBE：Molecular Beam Epitaxy）。）。v化學(xué)汽相沉積生長化學(xué)汽相沉積生長化學(xué)汽相沉積化學(xué)汽相沉積(CVD)也稱汽相外延（也稱汽相外延（VPE：Vapor Phase Epitaxy）化學(xué)汽相沉積生長法是通過汽體化合物之間的化學(xué)反應(yīng)而形成的一化學(xué)汽相沉積生長法是通過汽體化合物之間的化學(xué)反應(yīng)而形成的一種生長外延層的工藝。種生長外延層的工藝。 通過晶圓表面吸附反應(yīng)物，在高溫下發(fā)生反應(yīng)，生成外延層通過晶圓表面吸附反應(yīng)物，在高溫下發(fā)生反應(yīng)，生成外延層吸附沉積的硅原

6、子需要較高的遷移率能夠在表面自由移動(dòng)來形成完吸附沉積的硅原子需要較高的遷移率能夠在表面自由移動(dòng)來形成完整的晶格。因此，整的晶格。因此，CVD需要較高的溫度。需要較高的溫度。 一種熱壁化學(xué)汽相沉積系統(tǒng)示意圖一種熱壁化學(xué)汽相沉積系統(tǒng)示意圖 v金屬有機(jī)物金屬有機(jī)物CVD（MOCVD：Metal Organic CVD） 金屬有機(jī)物化學(xué)氣相沉淀法也稱為金屬有機(jī)物氣相外延（金屬有機(jī)物化學(xué)氣相沉淀法也稱為金屬有機(jī)物氣相外延（MOVPE：Metal Organic Vapor Phase Epitaxy）MOCVD是由是由CVD技術(shù)發(fā)展起來的，是屬于技術(shù)發(fā)展起來的，是屬于CVD技術(shù)的一種技術(shù)的一種 由于許多

7、由于許多III族元素有機(jī)化合物和族元素有機(jī)化合物和V族元素氫化物在較低溫度下族元素氫化物在較低溫度下即可成為氣態(tài)，因此在金屬有機(jī)物化學(xué)沉積過程中反應(yīng)物不需即可成為氣態(tài)，因此在金屬有機(jī)物化學(xué)沉積過程中反應(yīng)物不需要高溫，只需要在襯底附近存在高溫區(qū)使得幾種反應(yīng)物能夠在要高溫，只需要在襯底附近存在高溫區(qū)使得幾種反應(yīng)物能夠在襯底附近發(fā)生化學(xué)沉積反應(yīng)即可。襯底附近發(fā)生化學(xué)沉積反應(yīng)即可。MOCVD是一種冷壁工藝，只要將襯底加熱到一定溫度即可，是一種冷壁工藝，只要將襯底加熱到一定溫度即可，爐體其他部分不需要高溫。爐體其他部分不需要高溫。 v分子束外延生長（分子束外延生長（MBE：Molecular Beam

8、Epitaxy） 分子束外延是在超高真空下（分子束外延是在超高真空下（10-8 Pa）加熱一種或多種原子）加熱一種或多種原子或分子，這些原子分子束與襯底晶體表面反應(yīng)從而形成半導(dǎo)體或分子，這些原子分子束與襯底晶體表面反應(yīng)從而形成半導(dǎo)體薄膜的技術(shù)薄膜的技術(shù) MBE有生長半導(dǎo)體器件級(jí)質(zhì)量膜的能力，生長厚度具有原子級(jí)有生長半導(dǎo)體器件級(jí)質(zhì)量膜的能力，生長厚度具有原子級(jí)精度精度 一個(gè)MBE系統(tǒng)示意圖系統(tǒng)示意圖 3.2.2 掩膜的制版工藝掩膜的制版工藝v在集成電路開始制造之前，需要預(yù)先設(shè)定好每個(gè)工藝的制造過程在集成電路開始制造之前，需要預(yù)先設(shè)定好每個(gè)工藝的制造過程和先后順序。和先后順序。v每個(gè)工藝中都每個(gè)工

9、藝中都需要掩膜來覆蓋暫時(shí)不需要加工的位置需要掩膜來覆蓋暫時(shí)不需要加工的位置，需要加工，需要加工的位置則需要按照一定的圖形來加工。的位置則需要按照一定的圖形來加工。v版圖設(shè)計(jì)就是將集成電路的布局按照集成電路工藝過程分為多層版圖設(shè)計(jì)就是將集成電路的布局按照集成電路工藝過程分為多層掩膜版的過程。掩膜版的過程。v將這些過程制作成掩膜版的過程就是制版。將這些過程制作成掩膜版的過程就是制版。v制版就是要產(chǎn)生一套分層的版圖掩膜，為將來將設(shè)計(jì)的版圖轉(zhuǎn)移制版就是要產(chǎn)生一套分層的版圖掩膜，為將來將設(shè)計(jì)的版圖轉(zhuǎn)移到晶圓上做準(zhǔn)備，掩膜版主要用在光刻工藝過程中。到晶圓上做準(zhǔn)備，掩膜版主要用在光刻工藝過程中。 v掩膜制造

10、掩膜制造掩膜版可分成：整版及單片版掩膜版可分成：整版及單片版 整版是指晶圓上所有的集成電路芯片的版圖都是有該掩膜一次整版是指晶圓上所有的集成電路芯片的版圖都是有該掩膜一次投影制作出來的。各個(gè)單元的集成電路可以不同。投影制作出來的。各個(gè)單元的集成電路可以不同。單片版單片版 是指版圖只對(duì)應(yīng)晶圓上的一個(gè)單元。其他單元是該單是指版圖只對(duì)應(yīng)晶圓上的一個(gè)單元。其他單元是該單元的重復(fù)投影。晶圓上各個(gè)芯片是相同的。元的重復(fù)投影。晶圓上各個(gè)芯片是相同的。早期掩膜制造是通過畫圖照相微縮形成的。早期掩膜制造是通過畫圖照相微縮形成的。光學(xué)掩膜版是用石英玻璃做成的均勻平坦的薄片，表面上涂一光學(xué)掩膜版是用石英玻璃做成的均

11、勻平坦的薄片，表面上涂一層層6080nm厚的鉻，使其表面光潔度更高，這稱之為鉻版厚的鉻，使其表面光潔度更高，這稱之為鉻版（Cr mask），通常也稱為光學(xué)（掩膜）版。），通常也稱為光學(xué)（掩膜）版。新的光刻技術(shù)的掩膜版與光刻技術(shù)有關(guān)。新的光刻技術(shù)的掩膜版與光刻技術(shù)有關(guān)。v圖案發(fā)生器方法（圖案發(fā)生器方法（PG：Pattern Generator） 集成電路上任何一個(gè)圖形都可以由無數(shù)個(gè)矩形組成集成電路上任何一個(gè)圖形都可以由無數(shù)個(gè)矩形組成任何一個(gè)矩形都有在空間的坐標(biāo)和長和寬。任何一個(gè)矩形都有在空間的坐標(biāo)和長和寬。將分割的所有圖形的參數(shù)記錄并制版，得初縮版將分割的所有圖形的參數(shù)記錄并制版，得初縮版初縮版

12、用來重復(fù)投影制作掩膜版初縮版用來重復(fù)投影制作掩膜版v另外還有另外還有X射線制版法射線制版法 電子束掃描法（電子束掃描法（E-Beam Scanning ）3.2.3 光刻光刻v 光刻的作用是把掩膜版上的圖形映射到光刻的作用是把掩膜版上的圖形映射到晶圓上，并在晶圓上形成器件結(jié)構(gòu)的過程晶圓上，并在晶圓上形成器件結(jié)構(gòu)的過程v對(duì)光刻的基本要求有：對(duì)光刻的基本要求有： 高分辨率高分辨率 、高靈敏度、高靈敏度 、精密的套刻對(duì)準(zhǔn)、精密的套刻對(duì)準(zhǔn) 、大尺、大尺寸硅片上的加工寸硅片上的加工 、低缺陷、低缺陷 。v曝光是在光刻膠上形成預(yù)定圖案。有光學(xué)光曝光是在光刻膠上形成預(yù)定圖案。有光學(xué)光刻刻 和和 非光學(xué)光刻非

13、光學(xué)光刻v刻蝕是將圖形轉(zhuǎn)移到晶圓上有濕法刻蝕、等刻蝕是將圖形轉(zhuǎn)移到晶圓上有濕法刻蝕、等離子體刻蝕、反應(yīng)離子刻蝕等離子體刻蝕、反應(yīng)離子刻蝕等v光刻基本步驟：光刻基本步驟： 涂光刻膠涂光刻膠 曝光曝光顯影與后烘顯影與后烘刻蝕刻蝕去除光刻膠去除光刻膠 脫水、增黏、涂膠、軟烘顯影腐蝕SiO2曝光洗去未被曝光光刻膠去除光刻膠3.2.4 摻雜摻雜v 摻雜的目的是制作摻雜的目的是制作N型或型或P型半導(dǎo)體區(qū)域，型半導(dǎo)體區(qū)域，以構(gòu)成各種器件結(jié)構(gòu)。以構(gòu)成各種器件結(jié)構(gòu)。v主要方法有：主要方法有：熱擴(kuò)散法摻雜熱擴(kuò)散法摻雜離子注入法摻雜離子注入法摻雜一種熱擴(kuò)散法摻雜的系統(tǒng)示意圖一種熱擴(kuò)散法摻雜的系統(tǒng)示意圖 v熱擴(kuò)散法摻

14、雜熱擴(kuò)散法摻雜 利用原子在高溫下的擴(kuò)散運(yùn)動(dòng)，使雜質(zhì)原子從濃利用原子在高溫下的擴(kuò)散運(yùn)動(dòng)，使雜質(zhì)原子從濃度很高的雜質(zhì)源向硅中擴(kuò)散并形成一定的分布。度很高的雜質(zhì)源向硅中擴(kuò)散并形成一定的分布。熱擴(kuò)散通常分兩個(gè)步驟進(jìn)行：熱擴(kuò)散通常分兩個(gè)步驟進(jìn)行：v預(yù)淀積（預(yù)淀積（predeposition，也稱預(yù)擴(kuò)散），也稱預(yù)擴(kuò)散）v推進(jìn)（推進(jìn)（drive in，也稱主擴(kuò)散）。，也稱主擴(kuò)散）。 一種熱擴(kuò)散法摻雜的系統(tǒng)示意圖一種熱擴(kuò)散法摻雜的系統(tǒng)示意圖 v離子注入法摻雜離子注入法摻雜離子注入摻雜也分為兩個(gè)步驟：離子注入和退火再分布。離子注入摻雜也分為兩個(gè)步驟：離子注入和退火再分布。 中等電流離子注入系統(tǒng)示意圖中等電流離子

15、注入系統(tǒng)示意圖 v離子注入的優(yōu)點(diǎn)離子注入的優(yōu)點(diǎn) 注入離子純度高，污染少注入離子純度高，污染少注入劑量范圍寬注入劑量范圍寬 離子注入時(shí)，襯底一般是保持在較低溫度離子注入時(shí)，襯底一般是保持在較低溫度雜質(zhì)深度分布可控雜質(zhì)深度分布可控離子注入不受雜質(zhì)在材料中溶解度限制離子注入不受雜質(zhì)在材料中溶解度限制 容易實(shí)現(xiàn)化合物半導(dǎo)體的摻雜容易實(shí)現(xiàn)化合物半導(dǎo)體的摻雜 v離子注入的缺點(diǎn)離子注入的缺點(diǎn)雜質(zhì)離子對(duì)半導(dǎo)體晶格有損傷，并難以消除雜質(zhì)離子對(duì)半導(dǎo)體晶格有損傷，并難以消除難以得到很淺的和很深的注入分布；難以得到很淺的和很深的注入分布；對(duì)高劑量的注入，離子注入的產(chǎn)率要受到限制；對(duì)高劑量的注入，離子注入的產(chǎn)率要受到限

16、制；一般離子注入的設(shè)備相當(dāng)昂貴。一般離子注入的設(shè)備相當(dāng)昂貴。3.2.5 絕緣層形成絕緣層形成v絕緣層形成的方式：絕緣層形成的方式：熱氧化熱氧化CVDv絕緣層的作用絕緣層的作用柵極隔離層?xùn)艠O隔離層局部氧化隔離法隔離（局部氧化隔離法隔離（LOCOS） 淺溝槽隔離（淺溝槽隔離（STI） 氧化隔離示意圖氧化隔離示意圖淺溝道隔離示意圖淺溝道隔離示意圖3.2.6 金屬層形成金屬層形成v集成電路工藝中的金屬層有三個(gè)主要功能集成電路工藝中的金屬層有三個(gè)主要功能1）形成器件本身的接觸線；）形成器件本身的接觸線；2）形成器件間的互連線；）形成器件間的互連線；3）形成焊盤。）形成焊盤。v金屬層的形成主要采用金屬層的

17、形成主要采用物理汽相沉積（物理汽相沉積（PVD：Pysical Vapor Deposition）技術(shù)。）技術(shù)。PVD技術(shù)有蒸鍍和濺鍍兩種。技術(shù)有蒸鍍和濺鍍兩種。 金屬金屬CVD技術(shù)，正在逐漸發(fā)展過程中技術(shù)，正在逐漸發(fā)展過程中3.3 雙極型集成電路的基本工藝流程雙極型集成電路的基本工藝流程v世界上首先發(fā)明的晶體管和集成電路都是雙極型的。世界上首先發(fā)明的晶體管和集成電路都是雙極型的。 v典型的典型的PN節(jié)隔離的摻金節(jié)隔離的摻金TTL電路工藝流程如圖所示電路工藝流程如圖所示 v一個(gè)電阻與一個(gè)晶體管組成的雙極型集成電路的制作工一個(gè)電阻與一個(gè)晶體管組成的雙極型集成電路的制作工藝過程。藝過程。 v1襯底

18、選擇，掩蔽層形成襯底選擇，掩蔽層形成v2第一次光刻第一次光刻N(yùn)+隱埋隱埋層擴(kuò)散孔光刻層擴(kuò)散孔光刻 v3外延層淀積外延層淀積 并做氧化掩蔽層并做氧化掩蔽層v4第二次光刻第二次光刻P+隔離隔離擴(kuò)散孔光刻擴(kuò)散孔光刻 v5第三次光刻第三次光刻P型基區(qū)擴(kuò)型基區(qū)擴(kuò)散孔光刻散孔光刻 v6第四次光刻第四次光刻N(yùn)+發(fā)射發(fā)射區(qū)擴(kuò)散孔光刻區(qū)擴(kuò)散孔光刻 v7第五次光刻第五次光刻引線接觸孔光刻引線接觸孔光刻 v8第六次光刻第六次光刻金屬化內(nèi)連線光刻金屬化內(nèi)連線光刻 3.4 CMOS集成電路的基本制造工藝集成電路的基本制造工藝vCMOS工藝技術(shù)是當(dāng)代工藝技術(shù)是當(dāng)代VLSI工藝的主流工藝技術(shù)，該工藝的主流工藝技術(shù)，該工藝是

19、在工藝是在PMOS與與NMOS工藝基礎(chǔ)上發(fā)展起來的，特點(diǎn)工藝基礎(chǔ)上發(fā)展起來的，特點(diǎn)是將是將NMOS器件和器件和PMOS器件同時(shí)制作在同一襯底上。器件同時(shí)制作在同一襯底上。COMOS工藝一般可分為三類：工藝一般可分為三類：P阱阱CMOS工藝、工藝、N阱阱CMOS工藝和雙阱工藝和雙阱CMOS工藝。工藝。 3.4.1 P阱阱CMOS工藝工藝vP阱阱CMOS工藝以工藝以N型單晶硅為襯底。首先在型單晶硅為襯底。首先在N型硅襯型硅襯底上制作底上制作P阱，然后將阱，然后將NMOS晶體管制作在該晶體管制作在該P(yáng)阱中，阱中，而而PMOS管則直接做在管則直接做在N型硅襯底上。型硅襯底上。3.4.2 N阱阱CMOS

20、工藝工藝vN阱阱CMOS工藝正好與工藝正好與P阱阱CMOS工藝相反，它是在工藝相反，它是在P型型襯底上形成襯底上形成N阱。因?yàn)橼?。因?yàn)镹溝道器件是在溝道器件是在P型襯底上制成的，型襯底上制成的，這種方法與標(biāo)準(zhǔn)的這種方法與標(biāo)準(zhǔn)的N溝道溝道MOS晶體管的工藝是兼容的。晶體管的工藝是兼容的。在這種情況下，在這種情況下，N阱中和了阱中和了P型襯底，型襯底，N阱中的阱中的P溝道溝道MOS晶體管會(huì)受到過渡摻雜的影響。晶體管會(huì)受到過渡摻雜的影響。3.4.3 雙阱雙阱CMOS工藝工藝v雙阱雙阱CMOS工藝采用的原始材料是在工藝采用的原始材料是在N+或或P+襯底上外襯底上外延一層輕摻雜的外延層，然后用離子注入的

21、方法同時(shí)制延一層輕摻雜的外延層，然后用離子注入的方法同時(shí)制作作N阱和阱和P阱。使用雙阱工藝不但可以提高器件密度，阱。使用雙阱工藝不但可以提高器件密度，還可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。還可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。 v1襯底準(zhǔn)備：襯底氧化后，在襯底準(zhǔn)備：襯底氧化后，在二氧化硅上生長氮化硅二氧化硅上生長氮化硅 v2光刻光刻P阱，形成阱版，在阱，形成阱版，在P阱阱區(qū)腐蝕氮化硅，區(qū)腐蝕氮化硅，P阱注入阱注入 v3去光刻膠，去光刻膠，P阱擴(kuò)散并生長二阱擴(kuò)散并生長二氧化硅氧化硅 v4腐蝕氮化硅，腐蝕氮化硅，N阱注入并擴(kuò)散阱注入并擴(kuò)散 v5形成場隔離區(qū)（場氧化層）形成場隔離

22、區(qū)（場氧化層）v6NMOS管場注入光刻管場注入光刻 v7場區(qū)氧化，柵氧化，溝道摻場區(qū)氧化，柵氧化，溝道摻雜（閾值電壓調(diào)節(jié)注入）雜（閾值電壓調(diào)節(jié)注入） v8多晶硅淀積、摻雜、光刻和多晶硅淀積、摻雜、光刻和腐蝕，形成柵區(qū)的多晶硅版腐蝕，形成柵區(qū)的多晶硅版 v9P阱中的阱中的NMOS管光刻和注入管光刻和注入硼并擴(kuò)散，形成硼并擴(kuò)散，形成N+版版 v10PMOS管光刻和注入磷并擴(kuò)管光刻和注入磷并擴(kuò)散，形成散，形成P+版版 v11硅片表面沉積二氧化硅薄膜硅片表面沉積二氧化硅薄膜 v12接觸孔光刻，接觸孔腐蝕接觸孔光刻，接觸孔腐蝕 v13淀積鋁，反刻鋁，形成鋁連線淀積鋁，反刻鋁，形成鋁連線 v最后做柵極金屬

23、引線后得到雙阱最后做柵極金屬引線后得到雙阱CMOS工藝的工藝的CMOS晶體管晶體管 3.4.4 MOS工藝的自對(duì)準(zhǔn)結(jié)構(gòu)工藝的自對(duì)準(zhǔn)結(jié)構(gòu)v自對(duì)準(zhǔn)是一種在圓晶片上用單個(gè)掩膜形成不同區(qū)域的多自對(duì)準(zhǔn)是一種在圓晶片上用單個(gè)掩膜形成不同區(qū)域的多層結(jié)構(gòu)的技術(shù)，它消除了用多片掩膜所引起的對(duì)準(zhǔn)誤差。層結(jié)構(gòu)的技術(shù)，它消除了用多片掩膜所引起的對(duì)準(zhǔn)誤差。 v利用已經(jīng)形成的結(jié)構(gòu)特征作為掩膜版，來進(jìn)行下一步工利用已經(jīng)形成的結(jié)構(gòu)特征作為掩膜版，來進(jìn)行下一步工藝過程，這樣既省略了制作掩膜版，同時(shí)也形成了天然藝過程，這樣既省略了制作掩膜版，同時(shí)也形成了天然的工藝對(duì)準(zhǔn)，不存在對(duì)準(zhǔn)誤差。如的工藝對(duì)準(zhǔn)，不存在對(duì)準(zhǔn)誤差。如CMOS工藝

24、中的工藝中的（9），（），（10）。）。3.5 BiCMOS集成電路的基本制造工藝集成電路的基本制造工藝v雙極器件具有速度高、驅(qū)動(dòng)能力強(qiáng)和低噪聲等特性，但雙極器件具有速度高、驅(qū)動(dòng)能力強(qiáng)和低噪聲等特性，但功耗大而且集成度低。功耗大而且集成度低。CMOS器件具有低功耗、集成度器件具有低功耗、集成度高和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，但它的速度較低、驅(qū)動(dòng)能力高和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，但它的速度較低、驅(qū)動(dòng)能力差，在具有高速要求的環(huán)境下難以適應(yīng)。所以差，在具有高速要求的環(huán)境下難以適應(yīng)。所以結(jié)合了雙結(jié)合了雙極與極與CMOS工藝技術(shù)的工藝技術(shù)的BiCMOS工藝技術(shù)應(yīng)運(yùn)而生。工藝技術(shù)應(yīng)運(yùn)而生。BiCMOS工藝技術(shù)是將雙極與

25、工藝技術(shù)是將雙極與CMOS器件制作在同一芯器件制作在同一芯片上，這樣就結(jié)合了雙極器件的高跨導(dǎo)、強(qiáng)驅(qū)動(dòng)和片上，這樣就結(jié)合了雙極器件的高跨導(dǎo)、強(qiáng)驅(qū)動(dòng)和CMOS器件高集成度、低功耗的優(yōu)點(diǎn)，使它們互相取長器件高集成度、低功耗的優(yōu)點(diǎn)，使它們互相取長補(bǔ)短、發(fā)揮各自優(yōu)點(diǎn)，從而實(shí)現(xiàn)高速、高集成度、高性補(bǔ)短、發(fā)揮各自優(yōu)點(diǎn)，從而實(shí)現(xiàn)高速、高集成度、高性能的超大規(guī)模集成電路。能的超大規(guī)模集成電路。v上圖表示基本的上圖表示基本的BiCMOS反相器電路，為了清楚起反相器電路，為了清楚起見，見，MOSFET用符號(hào)用符號(hào)M表示表示BJT用用T表示。表示。T1和和T2構(gòu)成推拉式輸出級(jí)。而構(gòu)成推拉式輸出級(jí)。而Mp、MN、M1、

26、M2所組成所組成的輸入級(jí)與基本的的輸入級(jí)與基本的CMOS反相器很相似。輸入信號(hào)反相器很相似。輸入信號(hào)vI同時(shí)作用于同時(shí)作用于MP和和MN的柵極。當(dāng)?shù)臇艠O。當(dāng)vI為高電壓時(shí)為高電壓時(shí)MN導(dǎo)通而導(dǎo)通而MP截止；而當(dāng)截止；而當(dāng)vI為低電壓時(shí)為低電壓時(shí),情況則相反，情況則相反，Mp導(dǎo)通，導(dǎo)通，MN截止。當(dāng)輸出端接有同類截止。當(dāng)輸出端接有同類BiCMOS門門電路時(shí)，輸出級(jí)能提供足夠大的電流為電容性負(fù)載電路時(shí)，輸出級(jí)能提供足夠大的電流為電容性負(fù)載充電。同理，已充電的電容負(fù)載也能迅速地通過充電。同理，已充電的電容負(fù)載也能迅速地通過T2放電。放電。上述電路中上述電路中T1和和T2的基區(qū)存儲(chǔ)電荷亦可通過的基區(qū)存

27、儲(chǔ)電荷亦可通過M1和和M2釋放，以加快電路的開關(guān)速度。當(dāng)釋放，以加快電路的開關(guān)速度。當(dāng)vI為高電壓為高電壓時(shí)時(shí)M1導(dǎo)通，導(dǎo)通，T1基區(qū)的存儲(chǔ)電荷迅速消散。這種作用基區(qū)的存儲(chǔ)電荷迅速消散。這種作用與與TTL門電路的輸入級(jí)中門電路的輸入級(jí)中T1類似。同理類似。同理 ，當(dāng)，當(dāng)vI為低為低電壓時(shí)，電源電壓電壓時(shí)，電源電壓VDD通過通過MP以激勵(lì)以激勵(lì)M2使使M2導(dǎo)通，導(dǎo)通，顯然顯然T2基區(qū)的存儲(chǔ)電荷通過基區(qū)的存儲(chǔ)電荷通過M2而消散。可見，門電而消散?？梢?，門電路的開關(guān)速度可得到改善。路的開關(guān)速度可得到改善。 vBiCMOS工藝技術(shù)大致可以分為兩類：工藝技術(shù)大致可以分為兩類：以以CMOS工藝為基礎(chǔ)的工藝

28、為基礎(chǔ)的BiCMOS工藝工藝以雙極工藝為基礎(chǔ)的以雙極工藝為基礎(chǔ)的BiCMOS工藝。工藝。 一般來說，以一般來說，以CMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOS工藝對(duì)保工藝對(duì)保CMOS器件的性能比較有利，同樣以雙極工藝為基礎(chǔ)的器件的性能比較有利，同樣以雙極工藝為基礎(chǔ)的BiCMOS工藝對(duì)工藝對(duì)提高雙極器件的性能有利。影響提高雙極器件的性能有利。影響B(tài)iCMOS器件性能的主要部分是器件性能的主要部分是雙極部分，因此以雙極工藝為基礎(chǔ)的雙極部分，因此以雙極工藝為基礎(chǔ)的BiCMOS工藝用的較多。工藝用的較多。 3.5.1 以以P阱阱CMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOS工藝工藝v以以P阱阱CMOS工

29、藝為基礎(chǔ)是指在標(biāo)準(zhǔn)的工藝為基礎(chǔ)是指在標(biāo)準(zhǔn)的CMOS工藝流程工藝流程中直接構(gòu)造雙極晶體管，或者通過添加少量的工藝步驟中直接構(gòu)造雙極晶體管，或者通過添加少量的工藝步驟實(shí)現(xiàn)所需的雙極晶體管結(jié)構(gòu)。實(shí)現(xiàn)所需的雙極晶體管結(jié)構(gòu)。 vP阱作為阱作為NPN管的基區(qū)，管的基區(qū)，N襯底作為襯底作為NPN管的集電區(qū)，管的集電區(qū)，以以N+擴(kuò)散作為擴(kuò)散作為NPN管的發(fā)射區(qū)擴(kuò)散及集電極的接觸擴(kuò)管的發(fā)射區(qū)擴(kuò)散及集電極的接觸擴(kuò)散。這種結(jié)構(gòu)完全是在散。這種結(jié)構(gòu)完全是在CMOS工藝基礎(chǔ)上構(gòu)造的工藝基礎(chǔ)上構(gòu)造的NPN晶晶體管，并沒有因?yàn)轶w管，并沒有因?yàn)镹PN晶體管而添加新的工藝步驟。這晶體管而添加新的工藝步驟。這種結(jié)構(gòu)的缺點(diǎn)是：種結(jié)

30、構(gòu)的缺點(diǎn)是：1）由于）由于NPN晶體管的基區(qū)在晶體管的基區(qū)在P阱中，所以基區(qū)的厚度太大，阱中，所以基區(qū)的厚度太大，使得電流增益變??；使得電流增益變?。?）集電極的串聯(lián)電阻很大，影響器件性能；）集電極的串聯(lián)電阻很大，影響器件性能；3）NPN管和管和PMOS管共襯底，使得管共襯底，使得NPN管只能接固定電位，管只能接固定電位，從而限制了從而限制了NPN管的使用。管的使用。3.5.2 以以N阱阱CMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOS工藝工藝v以以N阱阱CMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOS工藝實(shí)現(xiàn)的器件結(jié)工藝實(shí)現(xiàn)的器件結(jié)構(gòu)構(gòu) vN阱阱CMOS結(jié)構(gòu)的工藝過程將結(jié)構(gòu)的工藝過程將P阱阱CMOS

31、結(jié)構(gòu)的結(jié)構(gòu)的P阱變?yōu)橼遄優(yōu)镹阱，阱，NMOS管做在管做在P型硅襯底上，型硅襯底上，PMOS管做在管做在N阱內(nèi)，阱內(nèi)，而而NPN雙極晶體管則是做在雙極晶體管則是做在P型襯底的型襯底的N阱中，因此需阱中，因此需要在工藝過程中增加要在工藝過程中增加P型基區(qū)摻雜的工藝步驟。與以型基區(qū)摻雜的工藝步驟。與以P阱阱CMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOS工藝相比，其優(yōu)點(diǎn)是：工藝相比，其優(yōu)點(diǎn)是：1）工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的）工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，大大提高了基區(qū)，大大提高了NPN晶體管的性能；晶體管的性能；2）制作）制作NPN管的管的N阱將阱將NP

32、N管與襯底自然隔開，這樣就使得管與襯底自然隔開，這樣就使得NPN晶體管的各極均可以根據(jù)需要進(jìn)行電路連接，增加了晶體管的各極均可以根據(jù)需要進(jìn)行電路連接，增加了NPN晶體管應(yīng)用的靈活性。晶體管應(yīng)用的靈活性。它的缺點(diǎn)是：它的缺點(diǎn)是：NPN管的集電極串聯(lián)電阻還是太大，影響雙極器管的集電極串聯(lián)電阻還是太大，影響雙極器件的驅(qū)動(dòng)能力。件的驅(qū)動(dòng)能力。v如果以如果以P+-Si為襯底，并在為襯底，并在N阱下設(shè)置阱下設(shè)置N+隱埋層，然后進(jìn)行隱埋層，然后進(jìn)行N型外型外延，可使延，可使NPN管的集電極串聯(lián)電阻減小管的集電極串聯(lián)電阻減小5 6倍，還可以使倍，還可以使CMOS器件的抗閂鎖性能大大提高。器件的抗閂鎖性能大大提

33、高。 3.5.3 雙極工藝為基礎(chǔ)的雙極工藝為基礎(chǔ)的BiCMOS工藝工藝 v以雙極工藝為基礎(chǔ)的以雙極工藝為基礎(chǔ)的P阱阱BiCMOS工藝工藝 v以以CMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOS工藝中，影響工藝中，影響B(tài)iCMOS電路性能的主要是雙極型器件。顯然，若以雙極工藝為電路性能的主要是雙極型器件。顯然，若以雙極工藝為基礎(chǔ)，對(duì)提高雙極型器件的性能是有利的。如后圖是以基礎(chǔ)，對(duì)提高雙極型器件的性能是有利的。如后圖是以PN結(jié)隔離雙極型工藝為基礎(chǔ)的結(jié)隔離雙極型工藝為基礎(chǔ)的P阱阱BiCMOS器件結(jié)構(gòu)的器件結(jié)構(gòu)的剖面示意圖。它采用剖面示意圖。它采用P型襯底、型襯底、N+埋層、埋層、N型外延層，型外延層，在

34、外延層上形成在外延層上形成P阱結(jié)構(gòu)。該工藝采用成熟的阱結(jié)構(gòu)。該工藝采用成熟的PN結(jié)對(duì)通結(jié)對(duì)通隔離技術(shù)。為了獲得大電流下低的飽和壓降，采用高濃隔離技術(shù)。為了獲得大電流下低的飽和壓降，采用高濃度的集電極接觸擴(kuò)散；為防止表面反型，采用溝道截止度的集電極接觸擴(kuò)散；為防止表面反型，采用溝道截止環(huán)。環(huán)。NPN管的基區(qū)擴(kuò)散與管的基區(qū)擴(kuò)散與PMOS管的源漏區(qū)的擴(kuò)散同時(shí)管的源漏區(qū)的擴(kuò)散同時(shí)完成。柵氧化在完成。柵氧化在PMOS管溝道注入之后進(jìn)行。管溝道注入之后進(jìn)行。 v以雙極工藝為基礎(chǔ)的雙阱以雙極工藝為基礎(chǔ)的雙阱BiCMOS工藝工藝 v以雙極工藝為基礎(chǔ)的以雙極工藝為基礎(chǔ)的P阱阱BiCMOS工藝，雖然得到了較工藝，

35、雖然得到了較好的雙極器件性能，但是好的雙極器件性能，但是CMOS器件的性能不夠理想。器件的性能不夠理想。為了進(jìn)一步提高為了進(jìn)一步提高BiCMOS電路的性能，滿足雙極電路的性能，滿足雙極CMOS兩種器件的不同要求，可采用以雙極工藝為基礎(chǔ)的雙埋兩種器件的不同要求，可采用以雙極工藝為基礎(chǔ)的雙埋層、雙阱結(jié)構(gòu)的層、雙阱結(jié)構(gòu)的BiCMOS工藝。工藝。v這種結(jié)構(gòu)的特點(diǎn)是采用這種結(jié)構(gòu)的特點(diǎn)是采用N+及及P+雙埋層雙阱結(jié)構(gòu)，采用雙埋層雙阱結(jié)構(gòu)，采用薄外延層來實(shí)現(xiàn)雙極器件的高截止頻率和窄隔離寬度。薄外延層來實(shí)現(xiàn)雙極器件的高截止頻率和窄隔離寬度。此外，利用此外，利用CMOS工藝的第二層多晶硅做雙極器件的多工藝的第二

36、層多晶硅做雙極器件的多晶硅發(fā)射極，不必增加工藝就能形成淺結(jié)和小尺寸發(fā)射晶硅發(fā)射極，不必增加工藝就能形成淺結(jié)和小尺寸發(fā)射級(jí)。級(jí)。 3.6 MESFET工藝與工藝與HEMT工藝工藝3.6.1 MESFET工藝工藝 v圖給出了圖給出了GaAs MESFET的基本結(jié)構(gòu)的基本結(jié)構(gòu) v在半絕緣在半絕緣 （Semi-isolating，S.I.）GaAs襯底上的首襯底上的首先外延一層先外延一層N型型GaAs 薄層，該層是薄層，該層是MESFET的有源的有源層。這一層可以采用液相外延（層。這一層可以采用液相外延（LPE）、汽相外延）、汽相外延（VPE）或分子束外延（）或分子束外延（MBE）沉積形成，也可以通）

37、沉積形成，也可以通過離子注入方法形成。在外延生長過程中，鎵、砷、過離子注入方法形成。在外延生長過程中，鎵、砷、連同其他選定的雜質(zhì)原子沉積在連同其他選定的雜質(zhì)原子沉積在S.I. GaAs晶圓上，形晶圓上，形成成N型型GaAs外延層，厚度約外延層，厚度約0.5 m，施主濃度約，施主濃度約為為 。而在離子注入生長過程中，摻雜劑直接。而在離子注入生長過程中，摻雜劑直接注入注入S.I. GaAs襯底中。深度和施主濃度由離子能量及襯底中。深度和施主濃度由離子能量及工藝時(shí)間決定。工藝時(shí)間決定。 1731.5 10 cmv了提高了提高M(jìn)ESFET性能，就需要改進(jìn)有源層的導(dǎo)電能力。性能，就需要改進(jìn)有源層的導(dǎo)電能

38、力。采用贗晶的采用贗晶的InGaP/InGaAs/GaAs結(jié)構(gòu)就是一個(gè)例子：結(jié)構(gòu)就是一個(gè)例子：InGaAs由于其高載流子濃度而作為溝道層，而由于其高載流子濃度而作為溝道層，而InGaP則用來增加擊穿電壓。由此則用來增加擊穿電壓。由此MESFET的截止頻率可以達(dá)的截止頻率可以達(dá)到到fT = 90 GHz，fmax =160 GHz。 3.6.2 HEMT工藝工藝vHEMT(High Electron Mobility Transistor)與與MESFET相似，但是它利用了相似，但是它利用了二維電子氣二維電子氣的傳輸特性，工作速度的傳輸特性，工作速度更快。更快。vHEMT也屬于場效應(yīng)管的一種，它

39、有與也屬于場效應(yīng)管的一種，它有與MESFET相似的結(jié)構(gòu)。相似的結(jié)構(gòu)。HEMT與與MESFET之間的主要區(qū)別在于有源層的不同。上圖左所之間的主要區(qū)別在于有源層的不同。上圖左所示的是一個(gè)簡單的示的是一個(gè)簡單的HEMT結(jié)構(gòu)。在結(jié)構(gòu)。在S.I. GaAs襯底上，一層很薄的襯底上，一層很薄的沒有摻雜的沒有摻雜的GaAs層被一層更?。▽颖灰粚痈。?0-100nm）的）的N摻雜的摻雜的AlGaAs層覆蓋，沒有摻雜的層覆蓋，沒有摻雜的GaAs和其上的和其上的AlGaAs薄層共同組成薄層共同組成HEMT的有源層。跟的有源層。跟MESFET結(jié)構(gòu)類似，在結(jié)構(gòu)類似，在AlGaAs上面形成肖特基柵上面形成肖特基柵極、

40、源極與漏極歐姆接觸。由于極、源極與漏極歐姆接觸。由于AlGaAs（1.74 eV）和）和GaAs（1.43 eV）的禁帶寬度以及原本的費(fèi)米能級(jí)高度的不同，）的禁帶寬度以及原本的費(fèi)米能級(jí)高度的不同，AlGaAs層的電子將會(huì)進(jìn)入其下的層的電子將會(huì)進(jìn)入其下的GaAs層，并且能帶將發(fā)生如上層，并且能帶將發(fā)生如上圖右所示的能帶結(jié)構(gòu)圖所示的彎曲。正是由于能帶的彎曲使得圖右所示的能帶結(jié)構(gòu)圖所示的彎曲。正是由于能帶的彎曲使得AlGaAs中進(jìn)入到中進(jìn)入到GaAs層的電子不得不停留在層的電子不得不停留在AlGaAs /GaAs相相結(jié)處結(jié)處GaAs內(nèi)的彎曲部分附近，形成二維電子氣（內(nèi)的彎曲部分附近，形成二維電子氣（

41、2DEG），如上），如上圖右所示。根據(jù)結(jié)構(gòu)圖，圖右所示。根據(jù)結(jié)構(gòu)圖，HEMT柵極下柵極下AlGaAs層的厚度與摻雜濃層的厚度與摻雜濃度，其類型可為增強(qiáng)型或耗盡型，即自然斷開和自然開啟。對(duì)器度，其類型可為增強(qiáng)型或耗盡型，即自然斷開和自然開啟。對(duì)器件的測量表明，相對(duì)于摻雜的件的測量表明，相對(duì)于摻雜的MESFET層，它有更強(qiáng)的電子移動(dòng)層，它有更強(qiáng)的電子移動(dòng)能力。采用簡單的能力。采用簡單的HEMT結(jié)構(gòu)，實(shí)現(xiàn)的室溫跨導(dǎo)約為結(jié)構(gòu)，實(shí)現(xiàn)的室溫跨導(dǎo)約為200 mS/mm，每級(jí)邏輯門的延時(shí)約為每級(jí)邏輯門的延時(shí)約為20 ps。3.7 集成電路工藝集成電路工藝CADv在沒有計(jì)算機(jī)的時(shí)代，人們是通過手工繪圖來設(shè)計(jì)器件

42、在沒有計(jì)算機(jī)的時(shí)代，人們是通過手工繪圖來設(shè)計(jì)器件和集成電路，然后制造出集成電路并通過測試分析該集和集成電路，然后制造出集成電路并通過測試分析該集成電路來改良前面的手工設(shè)計(jì)，然后再制造新的集成電成電路來改良前面的手工設(shè)計(jì)，然后再制造新的集成電路芯片。這樣的過程復(fù)雜，難度大并且設(shè)計(jì)周期長。現(xiàn)路芯片。這樣的過程復(fù)雜，難度大并且設(shè)計(jì)周期長?，F(xiàn)在人們可以通過計(jì)算機(jī)輔助設(shè)計(jì)，在人們可以通過計(jì)算機(jī)輔助設(shè)計(jì)，即即CAD技術(shù)，來實(shí)現(xiàn)技術(shù)，來實(shí)現(xiàn)這一設(shè)計(jì)改良過程，只需要最后通過制造集成電路來驗(yàn)這一設(shè)計(jì)改良過程，只需要最后通過制造集成電路來驗(yàn)證其可靠性和正確性即可證其可靠性和正確性即可。集成電路的。集成電路的CAD

43、技術(shù)大大提技術(shù)大大提高了器件和集成電路的設(shè)計(jì)的水平和頻率，使得集成電高了器件和集成電路的設(shè)計(jì)的水平和頻率，使得集成電路設(shè)計(jì)水平迅速發(fā)展。路設(shè)計(jì)水平迅速發(fā)展。 3.7.1器件模擬器件模擬v通過通過CAD技術(shù)對(duì)器件進(jìn)行模擬，就是在已知器件結(jié)構(gòu)技術(shù)對(duì)器件進(jìn)行模擬，就是在已知器件結(jié)構(gòu)和摻雜分布的情況下，利用數(shù)值方法求解器件的基本方和摻雜分布的情況下，利用數(shù)值方法求解器件的基本方程，從而得到器件的直流、交流，瞬態(tài)、熱載流子等電程，從而得到器件的直流、交流，瞬態(tài)、熱載流子等電學(xué)特性。器件的學(xué)特性。器件的CAD模擬通常用來研究器件的結(jié)構(gòu)和模擬通常用來研究器件的結(jié)構(gòu)和工藝參數(shù)對(duì)器件性能的影響，從而進(jìn)行器件性能

44、的預(yù)測。工藝參數(shù)對(duì)器件性能的影響，從而進(jìn)行器件性能的預(yù)測。同時(shí)，器件的同時(shí)，器件的CAD模擬可以通過模擬無法測量或難以模擬可以通過模擬無法測量或難以測量的器件性能參數(shù)，如載流子濃度分布、電流密度分測量的器件性能參數(shù)，如載流子濃度分布、電流密度分布、電場分布等，來進(jìn)行器件的物理分析和結(jié)構(gòu)分析。布、電場分布等，來進(jìn)行器件的物理分析和結(jié)構(gòu)分析。v器件模擬的基本原理：器件模擬的基本原理：器件模擬實(shí)際上就是利用數(shù)值求解方法，根據(jù)給定的邊界條件器件模擬實(shí)際上就是利用數(shù)值求解方法，根據(jù)給定的邊界條件來求解基本方程。器件的基本方程包括：泊松方程、電子和空來求解基本方程。器件的基本方程包括：泊松方程、電子和空穴

45、連續(xù)性方程、熱擴(kuò)散方程、電子和空穴的漂移穴連續(xù)性方程、熱擴(kuò)散方程、電子和空穴的漂移/擴(kuò)散方程擴(kuò)散方程（能量輸運(yùn)方程）。通過對(duì)這些方程的數(shù)值求解，能夠得到器（能量輸運(yùn)方程）。通過對(duì)這些方程的數(shù)值求解，能夠得到器件性能的基本參數(shù)，包括：靜電場、電子和空穴的濃度、電子件性能的基本參數(shù)，包括：靜電場、電子和空穴的濃度、電子和空穴溫度、器件的晶格溫度等。由于這些需要求解的方程大和空穴溫度、器件的晶格溫度等。由于這些需要求解的方程大多數(shù)是微分方程和偏微分方程，在數(shù)值求解時(shí)必須將器件分成多數(shù)是微分方程和偏微分方程，在數(shù)值求解時(shí)必須將器件分成細(xì)小的方格，即網(wǎng)格化，利用連續(xù)性方程和邊界條件得到非線細(xì)小的方格，即

46、網(wǎng)格化，利用連續(xù)性方程和邊界條件得到非線性方程組，通過數(shù)值方法性方程組，通過數(shù)值方法(Newton方法、方法、Gummel方法方法)數(shù)值數(shù)值求解。求解。v能夠模擬的結(jié)構(gòu)：能夠模擬的結(jié)構(gòu)：器件模擬可以用來模擬我們能夠見到的絕大多數(shù)器件，包括各器件模擬可以用來模擬我們能夠見到的絕大多數(shù)器件，包括各種二極管、各種雙極型晶體管、各種場效應(yīng)器件、種二極管、各種雙極型晶體管、各種場效應(yīng)器件、MOS電容電容器、多層結(jié)構(gòu)器件、光電器件、可編程器件等。器件模擬還可器、多層結(jié)構(gòu)器件、光電器件、可編程器件等。器件模擬還可以模擬一些新型器件?？梢哉f只要具有器件原型，就可以通過以模擬一些新型器件。可以說只要具有器件原型

47、，就可以通過設(shè)計(jì)和優(yōu)化比較來對(duì)器件進(jìn)行合理的模擬分析。設(shè)計(jì)和優(yōu)化比較來對(duì)器件進(jìn)行合理的模擬分析。v能模擬的材料：能模擬的材料：由于形成不同器件所用的材料不同，器件模擬軟件可以處理構(gòu)由于形成不同器件所用的材料不同，器件模擬軟件可以處理構(gòu)成器件的幾乎全部的導(dǎo)體，半導(dǎo)體和絕緣體，包括成器件的幾乎全部的導(dǎo)體，半導(dǎo)體和絕緣體，包括Si、-Si、多晶硅、多晶硅、SiO2、InP、GaAs、AlGaAs、GaAsP、InGaP、InAsP、AlInAs、Ge、SiC、金剛石、金剛石、ZnSe、ZnTe、Al、Au、Cu、Mu、W、合金等等。、合金等等。v器件模擬能夠進(jìn)行的電學(xué)分析和能夠獲得的電學(xué)特性：器件模

48、擬軟件可以進(jìn)行器件的穩(wěn)態(tài)器件模擬能夠進(jìn)行的電學(xué)分析和能夠獲得的電學(xué)特性：器件模擬軟件可以進(jìn)行器件的穩(wěn)態(tài)和瞬態(tài)分析、直流和交流信號(hào)分析、熱載流子分析、可編程器件的和瞬態(tài)分析、直流和交流信號(hào)分析、熱載流子分析、可編程器件的FN電流分析、光電分電流分析、光電分析、深能級(jí)態(tài)和壽命分析、光電特性分析、晶格溫度分析、自加熱效應(yīng)等現(xiàn)象等等。器件析、深能級(jí)態(tài)和壽命分析、光電特性分析、晶格溫度分析、自加熱效應(yīng)等現(xiàn)象等等。器件模擬能夠得到的電學(xué)參數(shù)有：端特性，如：端電流密度與偏壓的關(guān)系模擬能夠得到的電學(xué)參數(shù)有：端特性，如：端電流密度與偏壓的關(guān)系; 帶回掃的端電流與帶回掃的端電流與偏壓的關(guān)系偏壓的關(guān)系;器件截止頻率

49、與偏壓的關(guān)系器件截止頻率與偏壓的關(guān)系; S參數(shù)參數(shù); 結(jié)電容與偏壓的關(guān)系結(jié)電容與偏壓的關(guān)系; MOS電容與偏壓的電容與偏壓的關(guān)系關(guān)系; 硅基硅基MOS電容器電容器Si/SiO2界面中及襯底中的各類載流子（電子、空穴、凈電荷）與界面中及襯底中的各類載流子（電子、空穴、凈電荷）與偏壓的關(guān)系偏壓的關(guān)系; 器件柵電流與偏壓的關(guān)系；光照的直流響應(yīng)等等；器件內(nèi)部特性，如：摻雜器件柵電流與偏壓的關(guān)系；光照的直流響應(yīng)等等；器件內(nèi)部特性，如：摻雜濃度以及載流子的內(nèi)部分布、載流子密度和電流密度的內(nèi)部分布、電場電勢分布、載流子濃度以及載流子的內(nèi)部分布、載流子密度和電流密度的內(nèi)部分布、電場電勢分布、載流子壽命在器件內(nèi)

50、的分布、深能級(jí)在器件內(nèi)部的分布、遷移率和電導(dǎo)率在器件內(nèi)部的分布、載壽命在器件內(nèi)的分布、深能級(jí)在器件內(nèi)部的分布、遷移率和電導(dǎo)率在器件內(nèi)部的分布、載流子溫度在器件內(nèi)的分布、能帶圖隨器件深度的變化、載流子注入在內(nèi)部的分布等等；電流子溫度在器件內(nèi)的分布、能帶圖隨器件深度的變化、載流子注入在內(nèi)部的分布等等；電學(xué)參數(shù)，如：給定偏壓的薄層電阻、器件的特征參數(shù)（學(xué)參數(shù)，如：給定偏壓的薄層電阻、器件的特征參數(shù)（MOS的閾值電壓、亞閾斜率等）、的閾值電壓、亞閾斜率等）、截面電阻、電極上凈電荷、界面總電子或空穴密度、集總復(fù)合速率、集總載流子濃度等等。截面電阻、電極上凈電荷、界面總電子或空穴密度、集總復(fù)合速率、集總載

51、流子濃度等等。這些參數(shù)可以依據(jù)模擬結(jié)果，通過優(yōu)化計(jì)算后獲得。在這些參數(shù)可以依據(jù)模擬結(jié)果，通過優(yōu)化計(jì)算后獲得。在SILVACO軟件中，還提供了另外軟件中，還提供了另外一種參數(shù)獲取功能：將測試數(shù)據(jù)輸入，選擇被分析的一種參數(shù)獲取功能：將測試數(shù)據(jù)輸入，選擇被分析的SPICE中的器件模型進(jìn)行計(jì)算，通過中的器件模型進(jìn)行計(jì)算，通過基于最小二乘法的曲線擬合及模擬、優(yōu)化計(jì)算，在保證模擬值與測試值之間有較小誤差的基于最小二乘法的曲線擬合及模擬、優(yōu)化計(jì)算，在保證模擬值與測試值之間有較小誤差的情況下，來獲得所需的器件電學(xué)參數(shù)。提取出的參數(shù)可用于情況下，來獲得所需的器件電學(xué)參數(shù)。提取出的參數(shù)可用于SPICE中相應(yīng)器件（

52、如二極管、中相應(yīng)器件（如二極管、結(jié)型場效應(yīng)管、雙極型晶體管管、結(jié)型場效應(yīng)管、雙極型晶體管管、MOSFET和和MOSFET）的電路模擬。）的電路模擬。v器件模擬使用的模型則是通過對(duì)器件進(jìn)行物理機(jī)制的分析提出的，器件模擬使用的模型則是通過對(duì)器件進(jìn)行物理機(jī)制的分析提出的，例如復(fù)合機(jī)制、產(chǎn)生機(jī)制、碰撞離化機(jī)制、帶例如復(fù)合機(jī)制、產(chǎn)生機(jī)制、碰撞離化機(jī)制、帶-帶隧穿、遷移率帶隧穿、遷移率模型、重?fù)诫s引起的禁帶變窄、速度過沖、熱載流子注入機(jī)制、模型、重?fù)诫s引起的禁帶變窄、速度過沖、熱載流子注入機(jī)制、熱離化機(jī)制等等，其中，復(fù)合機(jī)制包括熱離化機(jī)制等等，其中，復(fù)合機(jī)制包括SRH復(fù)合、復(fù)合、Auger復(fù)合、復(fù)合、直接

53、復(fù)合、表面復(fù)合等直接復(fù)合、表面復(fù)合等; 遷移率模型則需要考慮低場遷移率、高遷移率模型則需要考慮低場遷移率、高場遷移率以及表面散射、非局域電場等因素的影響。在部分器件場遷移率以及表面散射、非局域電場等因素的影響。在部分器件還需考慮雜質(zhì)電離不完全、光電互連情況等。部分小尺寸器件使還需考慮雜質(zhì)電離不完全、光電互連情況等。部分小尺寸器件使用用Monto-Carlo方法和量子力學(xué)修正求解，必要時(shí)需要考慮費(fèi)米方法和量子力學(xué)修正求解，必要時(shí)需要考慮費(fèi)米統(tǒng)計(jì)、統(tǒng)計(jì)、Dirac統(tǒng)計(jì)以及統(tǒng)計(jì)以及Boltzman統(tǒng)計(jì)等等。統(tǒng)計(jì)等等。v器件模擬需要輸入器件結(jié)構(gòu)、材料成分、摻雜分布、偏置條件等器件模擬需要輸入器件結(jié)構(gòu)、

54、材料成分、摻雜分布、偏置條件等器件參數(shù)信息，選擇必要的數(shù)值方法對(duì)需要獲得的特性進(jìn)行求解器件參數(shù)信息，選擇必要的數(shù)值方法對(duì)需要獲得的特性進(jìn)行求解和分析，并選擇文本或圖像的方式輸出，以便查看和分析。和分析，并選擇文本或圖像的方式輸出，以便查看和分析。3.7.2 工藝模擬工藝模擬v為了獲得高性能和可靠性的集成電路，需要選擇合理的為了獲得高性能和可靠性的集成電路，需要選擇合理的工藝過程和優(yōu)化工藝條件。如果總是通過將集成電路的工藝過程和優(yōu)化工藝條件。如果總是通過將集成電路的設(shè)計(jì)方案經(jīng)過實(shí)驗(yàn)性工藝流片來測試確定集成電路的性設(shè)計(jì)方案經(jīng)過實(shí)驗(yàn)性工藝流片來測試確定集成電路的性能，然后再通過改善工藝過程和優(yōu)化工藝

55、條件來重新流能，然后再通過改善工藝過程和優(yōu)化工藝條件來重新流片來驗(yàn)證集成電路性能，那么設(shè)計(jì)制造高性能的集成電片來驗(yàn)證集成電路性能，那么設(shè)計(jì)制造高性能的集成電路需要很長的周期和很高的成本。工藝模擬軟件使這一路需要很長的周期和很高的成本。工藝模擬軟件使這一問題得到了改善。問題得到了改善。v所謂工藝模擬，就是在深入探討各工藝過程物理機(jī)制的基礎(chǔ)上，對(duì)各工所謂工藝模擬，就是在深入探討各工藝過程物理機(jī)制的基礎(chǔ)上，對(duì)各工藝過程建立數(shù)學(xué)模型，給出數(shù)學(xué)表達(dá)式，在某些已知工藝過程和參數(shù)的藝過程建立數(shù)學(xué)模型，給出數(shù)學(xué)表達(dá)式，在某些已知工藝過程和參數(shù)的情況下，利用情況下，利用CAD技術(shù)對(duì)被設(shè)計(jì)的集成電路的每個(gè)工藝過程

56、進(jìn)行數(shù)值求技術(shù)對(duì)被設(shè)計(jì)的集成電路的每個(gè)工藝過程進(jìn)行數(shù)值求解，計(jì)算出設(shè)計(jì)的集成電路在該工序后的雜質(zhì)濃度分布、摻雜類型變化解，計(jì)算出設(shè)計(jì)的集成電路在該工序后的雜質(zhì)濃度分布、摻雜類型變化或者結(jié)構(gòu)特性變化等。其中結(jié)構(gòu)特性變化是指工藝過程引起的集成電路或者結(jié)構(gòu)特性變化等。其中結(jié)構(gòu)特性變化是指工藝過程引起的集成電路各層的厚度和寬度的變化等。因此，通過工藝模擬，我們可以在不經(jīng)過各層的厚度和寬度的變化等。因此，通過工藝模擬，我們可以在不經(jīng)過實(shí)際流片的情況下，得到集成電路中的雜質(zhì)濃度分布、器件結(jié)構(gòu)變化以實(shí)際流片的情況下，得到集成電路中的雜質(zhì)濃度分布、器件結(jié)構(gòu)變化以及氧化、薄膜淀積以及其他熱過程等引起的應(yīng)力變化，

57、并可以得到與雜及氧化、薄膜淀積以及其他熱過程等引起的應(yīng)力變化，并可以得到與雜質(zhì)濃度分布有關(guān)的電學(xué)參數(shù)如結(jié)深度、薄層電阻、質(zhì)濃度分布有關(guān)的電學(xué)參數(shù)如結(jié)深度、薄層電阻、MOS夾斷電壓等，還夾斷電壓等，還可以預(yù)測工藝參數(shù)偏移對(duì)工藝結(jié)果和集成電路特性的影響。如果通過工可以預(yù)測工藝參數(shù)偏移對(duì)工藝結(jié)果和集成電路特性的影響。如果通過工藝模擬與器件模擬相結(jié)合，可以獲得工藝參數(shù)和條件的變化對(duì)集成電路藝模擬與器件模擬相結(jié)合，可以獲得工藝參數(shù)和條件的變化對(duì)集成電路性能的影響。因此，工藝模擬可以用來優(yōu)化工藝流程和工藝過程和條件，性能的影響。因此，工藝模擬可以用來優(yōu)化工藝流程和工藝過程和條件，能夠大大縮短高性能集成電路

58、的開發(fā)周期，提高集成電路的成品率。目能夠大大縮短高性能集成電路的開發(fā)周期，提高集成電路的成品率。目前較通用的工藝模擬軟件主要有前較通用的工藝模擬軟件主要有SILVACO、SUPREM等。等。v工藝模擬的主要功能是根據(jù)集成電路的工藝過程和工藝條件，按照工藝工藝模擬的主要功能是根據(jù)集成電路的工藝過程和工藝條件，按照工藝制造過程從襯底選擇開始，選擇每道工藝的材料并按照相應(yīng)的工藝模型制造過程從襯底選擇開始，選擇每道工藝的材料并按照相應(yīng)的工藝模型逐步模擬集成電路的每個(gè)工藝過程，最后完成整個(gè)集成電路的工藝過程。逐步模擬集成電路的每個(gè)工藝過程，最后完成整個(gè)集成電路的工藝過程。由于每個(gè)集成電路的工藝都是包括多

59、個(gè)步驟的工藝，每一個(gè)后續(xù)工藝的由于每個(gè)集成電路的工藝都是包括多個(gè)步驟的工藝，每一個(gè)后續(xù)工藝的模擬，都需要考慮前面工藝中的結(jié)構(gòu)，材料，摻雜濃度分布等的。模擬，都需要考慮前面工藝中的結(jié)構(gòu)，材料，摻雜濃度分布等的。v工藝模擬軟件能處理的工藝過程包括離子注入、預(yù)淀積、氧化、擴(kuò)散、工藝模擬軟件能處理的工藝過程包括離子注入、預(yù)淀積、氧化、擴(kuò)散、外延、低溫淀積、光刻、腐蝕等幾乎全部已知的工藝過程。這些工藝過外延、低溫淀積、光刻、腐蝕等幾乎全部已知的工藝過程。這些工藝過程一般分為兩類：一類是需要高溫處理的過程，如氧化、擴(kuò)散、外延、程一般分為兩類：一類是需要高溫處理的過程，如氧化、擴(kuò)散、外延、預(yù)淀積等，需要考慮雜質(zhì)擴(kuò)散和再分布，氧化和外延過程還要考慮氧化預(yù)淀積等，需要考慮雜質(zhì)擴(kuò)散和再分布，氧化和外延過程還要考慮氧化層和外延層厚度的增加以及界面的移動(dòng)；另一類是不需要高溫的處理過層和外延層厚度的增加以及界面的移動(dòng)；另一類是不需要高溫的處理過程，如