第三章組合邏輯電路(2011毛法堯二)

1、第三章 組合邏輯電路3.1 3.1 邏輯門電路邏輯門電路3.2 3.2 邏輯函數(shù)的實現(xiàn)邏輯函數(shù)的實現(xiàn)3.3 3.3 組合邏輯電路的分析組合邏輯電路的分析3.4 3.4 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計3.5 3.5 組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險3.1 邏輯門電路邏輯門電路一、簡單邏輯門電路：一、簡單邏輯門電路： 邏輯電路分為兩大類：邏輯電路分為兩大類： 組合邏輯電路（combinational logic circuit） 時序邏輯電路（sequential logic circuit）任何時刻的輸出僅取決與當(dāng)時的輸入任何時刻的輸出僅取決與當(dāng)時的輸入任一時刻的輸出不僅取

2、決與當(dāng)時的輸入，任一時刻的輸出不僅取決與當(dāng)時的輸入，還取決于過去的輸入序列還取決于過去的輸入序列電路特點：無反饋回路、無記憶元件電路特點：無反饋回路、無記憶元件復(fù)習(xí)回顧復(fù)習(xí)回顧二、復(fù)合邏輯門電路：二、復(fù)合邏輯門電路：3.2 邏輯函數(shù)的實現(xiàn)邏輯函數(shù)的實現(xiàn) 邏輯函數(shù)的邏輯函數(shù)的五種常用表達(dá)式五種常用表達(dá)式F(AF(A、B B、C)C)CAAB“與與或或”式式)BA)(CA(“或或與與”式式CAAB“與非與非與非與非”式式 BACA“或非或非或非或非”式式BACA“與與或或非非”式式 函數(shù)的表示形式和實現(xiàn)該函數(shù)的邏輯電路之間有著對應(yīng)函數(shù)的表示形式和實現(xiàn)該函數(shù)的邏輯電路之間有著對應(yīng)的關(guān)系，也就是說每和

3、種函數(shù)形式對應(yīng)一種邏輯電路。的關(guān)系，也就是說每和種函數(shù)形式對應(yīng)一種邏輯電路。 但實際邏輯電路不是用但實際邏輯電路不是用“與與”、“或或”、“非非”門作邏輯門作邏輯單元，而是使用單元，而是使用“與非與非”、“或非或非”、“與或非與或非”門邏輯電路。門邏輯電路。F(AF(A、B B、C)C)F(AF(A、B B、C)C)F(AF(A、B B、C)C)F(AF(A、B B、C)C)用與非門實現(xiàn)解：1、填“1”格，圈“1”格，得出 F 與或式。0001111001ABC00011101ABBCACBCACABF2、兩次求反，一次反演得出與非與非式。BCACABFFBCACAB3、根據(jù)與非式，畫出用與非

4、門組成的 邏輯電路圖。ABCF 前面我們已經(jīng)學(xué)過與或式、或與式與或式、或與式的邏輯函數(shù)表示形式，還有與非式、或非式、與或非與非式、或非式、與或非三種表示形式?，F(xiàn)在討論如何在卡諾圖上實現(xiàn)這三種形式的化簡。ABCCABCBABCAF例：已知根據(jù)電路要求，選擇不同化簡方式。要求用與非門、或非門、與或非門實現(xiàn)。一、用一、用“與非與非”門實現(xiàn)邏輯函數(shù)：門實現(xiàn)邏輯函數(shù)：&二、用二、用“或非或非”門實現(xiàn)邏輯函數(shù)：門實現(xiàn)邏輯函數(shù)：0001111001ABC00011101BACBCAF1、填“1”格，圈“0”格2、等式兩邊求反，得出 F 或與式。3、對 F 兩次求反，一次反演得出或非或非式。BACBCAFFB

5、ACBCA4、根據(jù)或非或非式，畫出用或非門組成的邏輯電路圖。BACBCAFFBACBCA1111FABC的與或式。寫出FCACBBA1、將函數(shù)寫成最簡的形式；2、把函數(shù)轉(zhuǎn)變成“異或”表達(dá)式；3、畫出相應(yīng)函數(shù)的邏輯電路圖；三、用三、用“與或非與或非”門實現(xiàn)邏輯函數(shù)：門實現(xiàn)邏輯函數(shù)：BACBCAFBACBCAFF1、圈“0”格，2、等式兩邊求反，得出 F 與或非式。3、根據(jù)與或非式，畫出用與或非門 組成的 邏輯電路圖。1&ABCF0001111001ABC00011101BACBCA的與或式。寫出F四、用四、用“異或異或”門實現(xiàn)邏輯函數(shù)：門實現(xiàn)邏輯函數(shù)： “異或異或”門不能實現(xiàn)所有的邏輯函數(shù)，但某

6、些特殊的邏輯門不能實現(xiàn)所有的邏輯函數(shù)，但某些特殊的邏輯函數(shù)若用函數(shù)若用“異或異或”門來實現(xiàn)，相應(yīng)的電路就十分簡單。門來實現(xiàn)，相應(yīng)的電路就十分簡單。3.3 組合邏輯電路的分組合邏輯電路的分析析 對于任何一個多輸入、多輸出的組合邏輯電路都可以用一個框圖來表示。組合邏輯電路1a2ana1y2ymy表示輸入變量，、naaa21表示輸出變量。、myyy21輸出與輸入之間的邏輯關(guān)系可以用一組函數(shù)表示：)2111naaafy、（)2122naaafy、（)21nmmaaafy、（或者寫成向量函數(shù)的形式：)(AFY 組合電路邏輯功能特點是：輸出只取決于當(dāng)前輸入狀態(tài)，與電路過去狀態(tài)無關(guān)。所以，組合電路中，不包含

7、有存儲單元。這就是組合電路在電路結(jié)構(gòu)上的共同特點。組合邏輯電路分析的一般步驟：組合邏輯電路分析的一般步驟： 1、根據(jù)給定邏輯電路圖，從輸入到輸出逐級寫出邏輯表達(dá)式； 2、將邏輯表達(dá)式化簡成最簡與或表達(dá)式； 3、根據(jù)最簡與或表達(dá)式畫出真值表； 4、根據(jù)真值表，分析出電路的邏輯功能；ABCY&邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式 1 1 最簡與或最簡與或表達(dá)式表達(dá)式化簡 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY從輸入到輸出逐級寫出ACBCABYYYY 321A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡與或最

8、簡與或表達(dá)式表達(dá)式 3 真值表真值表CABCABY 3 4 電路的邏電路的邏輯功能輯功能 當(dāng)輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。 4 分析圖示電路的邏輯功能，指出該電路的用途。1111&ABCDY2Y1Y0DBA DCACDBCDCBDBDCD解：根據(jù)給定邏輯圖寫出輸出和輸入之間的邏輯函數(shù)式。DBADCY2DBADC ACDBCDCBDY1ACDBCDCBDBDCDY0BDCD根據(jù)邏輯函數(shù)式列出真值表 輸 入輸 出DCBAY2Y1Y0000000100010010010001001100

9、1010000101010010110010011101010000101001010101001010111001100100110110011101001111100DBADCY2ACDBCDCBDY1BDCDY0功能描述 該電路當(dāng)DCBA表示的輸入二進(jìn)制數(shù)小于或等于5時Y0為1，當(dāng)輸入二進(jìn)制數(shù)在6和10之間時Y1等于1，當(dāng)輸入二進(jìn)制數(shù)大于或等于11時Y2等于1。 該邏輯電路是輸入4位二進(jìn)制數(shù)判別電路。1、寫出邏輯表達(dá)式：CAQCAABQPSCBRCBCAABRSFCBCAAB CBCBCAABCBACABCBCBACBCBAACBACB1ABP & 1 1&=1PSQRF分析圖示電路的邏

10、輯功能。ABCBACB C F0 0 00 1 11 0 11 1 02、列出真值表：3、功能描述：4、評價電路：CBCBF當(dāng)輸入相同時 F=0當(dāng)輸入不同時 F=1是二變量輸入異或門。 本電路用五塊門電路組成二變量輸入異或門，顯然用一塊二輸入異或門即可。1ABFABCY111&1例：分析下圖電路的邏輯功能例：分析下圖電路的邏輯功能0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1A B CY真值表真值表ABCY111&1功能：判奇電路，奇偶校驗功能：判奇電路，奇偶校驗例：分析下圖電路的邏輯功能例：分析下圖電路的邏輯功能Y = ABC

11、 + ABC + ABC + ABCABCABCABCABC3.4 組合邏輯電路的設(shè)組合邏輯電路的設(shè)計計組合邏輯電路設(shè)計的一般步驟：組合邏輯電路設(shè)計的一般步驟： 1、根據(jù)電路功能描述，利用窮舉法，填寫真值表； 2、根據(jù)真值表，得到邏輯表達(dá)式或卡諾圖； 3、將邏輯函數(shù)表達(dá)式化簡得到最簡與或表達(dá)式； 4、根據(jù)最簡邏輯表達(dá)式，通過邏輯變換得到目標(biāo)邏輯電路圖；真值表真值表電路功電路功能描述能描述：設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B

12、，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。根據(jù)邏輯要求列出真值表。A BY0 00 11 01 10110 1 窮舉法 1 一、單輸出組合邏輯電路的設(shè)計：一、單輸出組合邏輯電路的設(shè)計： 2 邏輯表達(dá)式邏輯表達(dá)式或卡諾圖或卡諾圖最簡與或最簡與或表達(dá)式表達(dá)式化簡 3 2 BABAY已為最簡與或表達(dá)式 4 邏輯變換邏輯變換 5 邏輯電路圖邏輯電路圖ABY&ABY=1用與非門實現(xiàn)BABAYBAY用異或門實現(xiàn)真值表真值表電路功電路功能描述能描述：用與非門設(shè)計一個舉重裁判表決電路。設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴?fù)耆e上的裁決由每一個裁判按一下自己面前的按

13、鈕來確定。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。 1 窮舉法 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAmmmY765 2 邏輯表達(dá)式邏輯表達(dá)式 ABC0001111001ABACY& 3 卡諾圖卡諾圖最簡與或最簡與或表達(dá)式表達(dá)式化簡 4 5 邏輯變換邏輯變換 6 邏輯電邏輯電路圖路圖 3 化簡 4 111Y= AB +AC 5 ACABY 6 例：設(shè)計一個檢視交通信

14、號燈工作狀態(tài)的邏輯電路。每一組信號燈由紅、黃、綠三盞燈組成。正常工作情況下，任何時刻必有一盞燈亮，而且只允許有一盞燈亮。其它情況出現(xiàn)，電路發(fā)生故障，要求設(shè)計一個故障檢測電路，提醒維護(hù)人員修理。解： 1.確定輸入、輸出變量。 取紅、綠、黃三盞燈為輸入變量，分別用R、A、G表示，并規(guī)定燈亮為1，不亮為0。 取故障信號為輸出變量，以Z表示，并規(guī)定正常工作狀態(tài)輸出Z為0，發(fā)生故障輸出Z為1。根據(jù)題意列真值表。RAGZ000001010011100101110111100101112、由真值表寫出邏輯函數(shù)式并化簡RAGGRAGARAGRGARZRAG000101111010010111AGRGRAGAR

15、3、選用小規(guī)模集成電路實現(xiàn)由最簡與或式直接可以用與門和或門組成最簡單的邏輯電路。AGRGRAGARZ&1111GARZ由與非門實現(xiàn)AGRGRAGARZAGRGRAGAR111GARZ& & & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U3 U3 U3 U4 1 2 3 4 5 6 9 10 8 3 4 5 6 1 2 4 5 6 U2：74LS10 U3：74LS00 U4：74LS20 111&1ARGZ用與或非門實現(xiàn)RAG000101111000011111GARGARGARGARGARGARZGARGARGARZ利用填1

16、格，圈0格，的邏輯表達(dá)式寫出Z等式兩邊求反，得出與或非表達(dá)式。最后畫出用與或非門實現(xiàn)的邏輯電路圖。人類有四種基本血型A、B、AB、O型。輸血者與受血者的血型必須符合下述原則：O型血可以輸給任意血型的人，但O型血只能接受O型血；AB型血只能輸給AB型，但AB型能接受所有血型；A型血能輸給A型和AB型，但只能接受A型或O型血；B型血能輸給B型和AB型，但只能接受B型或O型血。試用與非門設(shè)計一個檢驗輸血者與受血者血型是否符合上述規(guī)定的邏輯電路。如果輸血者與受血者的血型符合規(guī)定電路輸出“1”（提示：電路只需要四個輸入端。它們組成一組二進(jìn)制代碼，每組代碼代表一對輸血受血的血型對）。 解：用變量G、H、I

17、、J表示輸血者、受血者的血型對作為輸入變量，用F表示血型是否符合作為輸出變量。 可得真值表如表3-6所示。 血型與二進(jìn)制數(shù)對應(yīng)關(guān)系O00A01B10AB11G HI J F說明0 00 00 00 00 00 11 01 11111OOOAOAOAB0 10 10 10 10 00 11 01 10101A禁送OAAA禁送BAAB1 01 01 01 00 00 11 01 10001B禁送OB禁送ABBBAB1 11 11 11 10 00 11 01 10001AB禁送OAB禁送AAB禁送BABAB表3-6輸血、受血是否符合得真值表 ABABOABABOGHIJ00 0111 100001

18、圖3-8輸血、受血卡諾圖11110110111000001101IHIJJGHGIHIJJGHGF由真值表畫出卡諾圖如圖3-8所示。由卡諾圖得表達(dá)式如下：IHIJJGHGFGHIJF11&例例 用用與非與非門實現(xiàn)函數(shù)門實現(xiàn)函數(shù) F(A,B,C,D)=m(4,5,6,7,8,9,10,11,12,13,14) 解解 :(1) 作出卡諾圖，化簡求得最簡與或表達(dá)式。作出卡諾圖，化簡求得最簡與或表達(dá)式。00001111000111100001ABCD110111111110DACBBABAF 化簡結(jié)果為：化簡結(jié)果為：DACBBABAF 變換為變換為與非與非與非與非式：式：ACBBDAACBBDACAB

19、DBADACBBABAF )()( (3)若不允許使用非門，則對結(jié)果進(jìn)若不允許使用非門，則對結(jié)果進(jìn)一步變換。一步變換。(2)畫出邏輯圖畫出邏輯圖圖4- -2- -8 例4- -5邏輯圖&BC&ADF1111(a)&BCADF(b)邏輯電路如圖所示邏輯電路如圖所示, ,與圖與圖(a)(a)相比，電路更簡單，但仍然不是最佳結(jié)果。相比，電路更簡單，但仍然不是最佳結(jié)果。DACBBABAF (4)進(jìn)一步化簡函數(shù)進(jìn)一步化簡函數(shù)DBDABADABA 根據(jù)：根據(jù)：ABCDBABCDAABCDBABCDAACDBBCDADCABDCBADBDABACACBBAF )()( &ACDBF圖4- -2- -8 例4

20、- -5邏輯圖(c) 邏輯電路如圖邏輯電路如圖4- -2- -8(c)所示。所示。該電路仍然是級門結(jié)構(gòu)，只需要該電路仍然是級門結(jié)構(gòu)，只需要個個與非與非門門，顯然是實現(xiàn)該函數(shù)的最佳，顯然是實現(xiàn)該函數(shù)的最佳結(jié)果。結(jié)果。例例：某工廠有三條生產(chǎn)線，耗電分別為某工廠有三條生產(chǎn)線，耗電分別為1 1號線號線10kW10kW，2 2號線號線20kW20kW，3 3號線號線30kW30kW，生產(chǎn)線的電力由兩臺發(fā)電機提供，其中，生產(chǎn)線的電力由兩臺發(fā)電機提供，其中1 1號機號機20kW20kW，2 2號機號機40kW40kW。試設(shè)計一個供電控制電路，根據(jù)生產(chǎn)。試設(shè)計一個供電控制電路，根據(jù)生產(chǎn)線的開工情況啟動發(fā)電機，

21、使電力負(fù)荷達(dá)到最佳配置。線的開工情況啟動發(fā)電機，使電力負(fù)荷達(dá)到最佳配置。 解：解：邏輯抽象邏輯抽象輸入變量：輸入變量：1 13 3號生產(chǎn)線以號生產(chǎn)線以A A、B B、C C表示，表示， 生產(chǎn)線開工為生產(chǎn)線開工為1 1，停工為，停工為0 0；輸出變量：輸出變量：1 12 2號發(fā)電機以號發(fā)電機以Y1Y1、Y2Y2表示，表示，發(fā)電機啟動為發(fā)電機啟動為1 1，關(guān)機為，關(guān)機為0 0；邏輯真值表邏輯真值表邏輯函數(shù)式邏輯函數(shù)式ABCCBABCACBAY 1ABCCABCBABCACBAY 2卡諾圖化簡卡諾圖化簡 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1

22、 1 1 1 1 ABCY 2ABCY 2CBABCBAY 1與或式：與或式：CBABCBAY 1與非與非式：與非與非式：邏輯電路圖邏輯電路圖 1 1 1 A B C & 1 Y1 & & & 1 Y2 與或式與或式 1 1 1 A B C & & Y1 & & & & Y2 與非與非式與非與非式二、多輸出組合邏輯電路的設(shè)計：二、多輸出組合邏輯電路的設(shè)計：例：例：半加器的設(shè)計半加器的設(shè)計（1）半加器真值）半加器真值（2）輸出函數(shù)）輸出函數(shù)（3）邏輯圖）邏輯圖 輸入輸入 輸出輸出被加數(shù)被加數(shù)A 加數(shù)加數(shù)B 和和S 進(jìn)位進(jìn)位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1ABCB

23、ABABAS（4 4）邏輯符號）邏輯符號能對兩個1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。ABCABB ABASABCBABABAS將用將用“異或異或”門門實現(xiàn)的半加器改為用實現(xiàn)的半加器改為用“與非與非”門門實現(xiàn)實現(xiàn)函數(shù)表達(dá)式變換形式：函數(shù)表達(dá)式變換形式：用用“與非與非”門實現(xiàn)半加器邏輯圖如圖所示：門實現(xiàn)半加器邏輯圖如圖所示：例：例：全加器的設(shè)計全加器的設(shè)計 能對兩個1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。 全加器是實現(xiàn)全加器是實現(xiàn)一位二進(jìn)制數(shù)一位二進(jìn)制數(shù)一位二進(jìn)制數(shù)一位二進(jìn)制數(shù)低位來的進(jìn)位低位來的進(jìn)位相加相加和和高

24、位進(jìn)位高位進(jìn)位 輸入輸入 輸出輸出 Ai Bi Ci -1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 AiBiCi-1000111100010111010 Si的卡諾圖 AiBiCi-1000111100001010111 Ci的卡諾圖17421iiiiCBAmmmmSiiiiiiiiBACBABAmmC153)(Ai、Bi：加數(shù)， Ci-1：低位來的進(jìn)位，Si：本位的和， Ci：向高位的進(jìn)位。iiiiiiiiiiiiiiiiiiiiiiBACBABACBABABA

25、CBACBABAmmC111153)()(全加器的邏輯圖和邏輯符號全加器的邏輯圖和邏輯符號=1&AiBiCi-1SiCi (a) 邏輯圖 (c) 國標(biāo)符號AiBiCi-1SiCiAiBiCi-1SiCi(b) 曾用符號CI CO&FA=1111111111117421)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAmmmmS11iiiiiiiCBCABAC 用與門和或門實現(xiàn)用與門和或門實現(xiàn)1111iiiiiiiiiiiiiCBACBACBACBAS Si Ci111 Ai Bi Ci-1& 用與或非門

26、實現(xiàn)用與或非門實現(xiàn) AiBiCi-1000111100010111010 Si的卡諾圖 AiBiCi-1000111100001010111 Ci的卡諾圖1111iiiiiiiiiiiiiCBACBACBACBAS11iiiiiiiCBCABAC先求Si和Ci。為此，合并值為0的最小項。再取反，得：1111iiiiiiiiiiiiiiCBACBACBACBASS11iiiiiiiiCBCABACCCiSi & 1 & 1AiBiCi-11111111iiiiiiiiiiiiiCBACBACBACBAS11iiiiiiiCBCABAC例例5 5：試將試將8421BCD碼轉(zhuǎn)換成余碼轉(zhuǎn)換成余3BCD

27、碼碼 8421碼碼 余余3碼碼 B3 B2 B1 B0 E3 E2 E 1 E00 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 （2）卡諾圖）卡諾圖（1）真值表）真值表 E3E

28、2E1E0000101101212022120233BEBBBBEBBBBBBBEBBBBBE（2）卡諾圖（3）表達(dá)式000101101212022120233BEBBBBEBBBBBBBEBBBBBE（4）電路圖）電路圖（3 3）表達(dá)式）表達(dá)式8 8421BCD碼余3碼3.5 組合邏輯電路的競爭與冒險組合邏輯電路的競爭與冒險一、競爭與冒險的產(chǎn)生一、競爭與冒險的產(chǎn)生競爭：競爭：冒險：冒險：在組合電路中，信號經(jīng)由不同的途徑達(dá)到某一會合點在組合電路中，信號經(jīng)由不同的途徑達(dá)到某一會合點的時間有先有后的時間有先有后由于競爭而引起電路輸出發(fā)生瞬間錯誤現(xiàn)象。表現(xiàn)為由于競爭而引起電路輸出發(fā)生瞬間錯誤現(xiàn)象。表

29、現(xiàn)為輸出端出現(xiàn)了原設(shè)計中沒有的窄脈沖，常稱其為毛刺。輸出端出現(xiàn)了原設(shè)計中沒有的窄脈沖，常稱其為毛刺。產(chǎn)生競爭冒險的原因：主要是門產(chǎn)生競爭冒險的原因：主要是門電路的延遲時間產(chǎn)生的。電路的延遲時間產(chǎn)生的。二、競爭與冒險的判斷二、競爭與冒險的判斷代數(shù)法：代數(shù)法：或的形式時，或的形式時，A A變量的變化可能引起冒險。變量的變化可能引起冒險。卡諾圖法：卡諾圖法：如函數(shù)卡諾圖上為簡化作的圈相切，且相切處如函數(shù)卡諾圖上為簡化作的圈相切，且相切處又無其他圈包含，則可能有冒險。又無其他圈包含，則可能有冒險。如圖所示電路的卡諾圖兩圈相切，故有冒險。如圖所示電路的卡諾圖兩圈相切，故有冒險。 當(dāng)某個變量當(dāng)某個變量A同

30、時以原變量和反變量的形式出現(xiàn)在函同時以原變量和反變量的形式出現(xiàn)在函數(shù)表達(dá)式中，令除變量數(shù)表達(dá)式中，令除變量A（含（含A）以外的其他變量為某個）以外的其他變量為某個恒定值（恒定值（0或或1）后，若出現(xiàn)）后，若出現(xiàn)Y=A+A，則存在，則存在“0”型險象，型險象，若出現(xiàn)若出現(xiàn)Y=AA，則存在，則存在“1”型險象。型險象。三、冒險現(xiàn)象的消除三、冒險現(xiàn)象的消除1. 1. 利用冗余項利用冗余項如圖所示卡諾圖，只要在兩圈相切處增加一個圈（冗余），就能如圖所示卡諾圖，只要在兩圈相切處增加一個圈（冗余），就能消除冒險。由此得函數(shù)表達(dá)式為消除冒險。由此得函數(shù)表達(dá)式為三、冒險現(xiàn)象的消除三、冒險現(xiàn)象的消除1. 1.

31、利用冗余項利用冗余項. 吸收法吸收法在輸出端加小電容在輸出端加小電容C C可以消除毛刺如圖可以消除毛刺如圖3-583-58所示。但是輸出波所示。但是輸出波形的前后沿將變壞形的前后沿將變壞, , 在對波形要求較嚴(yán)格時，應(yīng)再加整形電路。在對波形要求較嚴(yán)格時，應(yīng)再加整形電路。.取樣法取樣法三、冒險現(xiàn)象的消除三、冒險現(xiàn)象的消除1. 1. 利用冗余項利用冗余項. 吸收法吸收法電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號才有電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號才有效，可以避免毛刺影響輸出波形。效，可以避免毛刺影響輸出波形。加取樣脈沖原則：加取樣脈沖原則：“或或”門及門及“或非或非”門門加負(fù)取樣脈沖加負(fù)取樣脈沖“與與”門及門及“與非與非”門加門加正取樣脈沖正取樣脈沖利用冗余項：利用冗余項：只能消除邏輯冒險，而不能消除功能只能消除邏輯冒險，而不能消除功能冒險；適