計(jì)算機(jī)組成原理04-計(jì)算機(jī)的邏輯部件02

1、1-611、晶體三極管與反相電路、晶體三極管與反相電路2、邏輯運(yùn)算與數(shù)字邏輯電路、邏輯運(yùn)算與數(shù)字邏輯電路3、通過邏輯功能設(shè)計(jì)邏輯電路、通過邏輯功能設(shè)計(jì)邏輯電路 3.1、實(shí)際問題、實(shí)際問題 - 真值表真值表 3.2、真值表、真值表 - 邏輯表達(dá)式邏輯表達(dá)式 3.3、邏輯表達(dá)式、邏輯表達(dá)式 - 化簡得：最簡表達(dá)式化簡得：最簡表達(dá)式 3.4、最簡表達(dá)式、最簡表達(dá)式 - 邏輯電路圖邏輯電路圖4、三態(tài)門電路、三態(tài)門電路Review: 計(jì)算機(jī)的邏輯部件預(yù)備知識(shí)計(jì)算機(jī)的邏輯部件預(yù)備知識(shí) 邏輯邏輯電路電路 邏輯表達(dá)式邏輯表達(dá)式 最簡表達(dá)式最簡表達(dá)式 真值表真值表 邏輯功能邏輯功能 化簡化簡輸入信號(hào)與輸出信號(hào)之

2、間的關(guān)系。輸入信號(hào)與輸出信號(hào)之間的關(guān)系。電路為什么能實(shí)現(xiàn)邏輯功能呢？電路為什么能實(shí)現(xiàn)邏輯功能呢？2-61系系統(tǒng)統(tǒng)總總線線存儲(chǔ)器存儲(chǔ)器 運(yùn)算器運(yùn)算器 控制器控制器 接口與通信接口與通信 輸入輸入/輸出設(shè)備輸出設(shè)備 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件( 補(bǔ)充：數(shù)字電路補(bǔ)充：數(shù)字電路 )3-61 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件1、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記

3、憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電路）電路怎么能算題呢？電路怎么能算題呢？4-61組合邏輯電路組合邏輯電路的輸出狀態(tài)只取決于當(dāng)前輸入信號(hào)的狀態(tài)，與過去輸?shù)妮敵鰻顟B(tài)只取決于當(dāng)前輸入信號(hào)的狀態(tài)，與過去輸入信號(hào)的狀態(tài)無關(guān)，即入信號(hào)的狀態(tài)無關(guān)，即電路沒有記憶功能電路沒有記憶功能。例如：例如：加法器、加法器、ALU、編碼器、譯碼器、編碼器、譯碼器、 數(shù)據(jù)選擇器等電路。數(shù)據(jù)選擇器等電路。 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件組合邏輯電路組合邏輯電路計(jì)算機(jī)中常用的邏輯部件包括兩大類：計(jì)算機(jī)中常用的邏輯部件包括兩大類：

4、時(shí)序邏輯電路時(shí)序邏輯電路的輸出狀態(tài)不僅和當(dāng)時(shí)輸入信號(hào)的狀態(tài)有關(guān)，還與的輸出狀態(tài)不僅和當(dāng)時(shí)輸入信號(hào)的狀態(tài)有關(guān)，還與以前輸入信號(hào)的狀態(tài)有關(guān)，即以前輸入信號(hào)的狀態(tài)有關(guān)，即電路具有記憶功能電路具有記憶功能。最基本的記憶電路是最基本的記憶電路是觸發(fā)器觸發(fā)器。（電平觸發(fā)器，邊沿觸發(fā)器等）。（電平觸發(fā)器，邊沿觸發(fā)器等）由基本的觸發(fā)器可以構(gòu)成寄存器，計(jì)數(shù)器等部件。由基本的觸發(fā)器可以構(gòu)成寄存器，計(jì)數(shù)器等部件。時(shí)序邏輯電路時(shí)序邏輯電路從邏輯部件的從邏輯部件的集成度集成度和和功能情況功能情況區(qū)分，組合和時(shí)序電路又分為：區(qū)分，組合和時(shí)序電路又分為：低集成度電路：低集成度電路：晶體管數(shù)量比較少，只提供專用功能的器件；晶

5、體管數(shù)量比較少，只提供專用功能的器件；高集成度電路：高集成度電路：晶體管數(shù)量比較多，功能更強(qiáng)、現(xiàn)場可編程。晶體管數(shù)量比較多，功能更強(qiáng)、現(xiàn)場可編程。重點(diǎn)重點(diǎn)5-61 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件1、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電路）6-61組合邏輯電路組

6、合邏輯電路: : 任一時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻各輸入狀態(tài)的組任一時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻各輸入狀態(tài)的組 合，而與過去的輸入狀態(tài)無關(guān)。合，而與過去的輸入狀態(tài)無關(guān)。它由基本它由基本門電路門電路組合而成，電路中組合而成，電路中沒有記憶沒有記憶單元，單元，沒有反饋沒有反饋電路。電路。每一個(gè)輸出變量是全部每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：或部分輸入變量的函數(shù)：L L1 1= f= f1 1（A A1 1、A A2 2、A Ai i）L L2 2= f= f2 2（A A1 1、A A2 2、A Ai i） L Lj j= f= fj j（A A1 1、A A2 2、A Ai i） 組合組

7、合邏輯邏輯電路電路A1A2AiL1L2Lj 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件組合邏輯電路組合邏輯電路7-61 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件1、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電路）8-61加法器加法器是計(jì)算機(jī)中是計(jì)算機(jī)中最常用、最基本的組合邏輯電路最常用、

8、最基本的組合邏輯電路。功能：功能：主要完成兩個(gè)主要完成兩個(gè)補(bǔ)碼數(shù)據(jù)補(bǔ)碼數(shù)據(jù)的的相加相加運(yùn)算。運(yùn)算。 減法：減法：計(jì)算機(jī)中沒有專門用于減法的減法器計(jì)算機(jī)中沒有專門用于減法的減法器， 因?yàn)闇p法運(yùn)算也是使用加法器電路實(shí)現(xiàn)。因?yàn)闇p法運(yùn)算也是使用加法器電路實(shí)現(xiàn)。 例如：例如：A 減減 B 等于等于 A 加加 B 的的 反反 乘除法：乘除法：也可以通過多次的循環(huán)迭代，利用加法器完成。也可以通過多次的循環(huán)迭代，利用加法器完成。 或者使用專門的電路實(shí)現(xiàn)?；蛘呤褂脤ｉT的電路實(shí)現(xiàn)。1.1、加法器、加法器 12 7 5 12+ 3 15 128 40 88 128+ 60 188以以10為模為模以以100為模為模9

9、-61半加器半加器不考慮進(jìn)位輸入時(shí)，兩個(gè)數(shù)不考慮進(jìn)位輸入時(shí)，兩個(gè)數(shù)Xn，Yn相加稱為半加。相加稱為半加。1.1、加法器、加法器邏輯表達(dá)式：邏輯表達(dá)式：Hn=XnYn+XnYn = Xn Yn 半加器可用半加器可用反相門反相門及及與或非門與或非門來實(shí)現(xiàn)，也可用來實(shí)現(xiàn)，也可用異或門異或門來實(shí)現(xiàn)。來實(shí)現(xiàn)。 011010001+100100011 1兩輸入一輸出兩輸入一輸出半加器的功能表及邏輯圖半加器的功能表及邏輯圖10-611.1、加法器、加法器一位全加器：一位全加器：三個(gè)輸入：三個(gè)輸入：本位兩個(gè)二進(jìn)制數(shù)本位兩個(gè)二進(jìn)制數(shù) Xn，Yn + 低一位送上的進(jìn)位信號(hào)低一位送上的進(jìn)位信號(hào) C n-1；兩個(gè)輸出

10、：兩個(gè)輸出：本位和本位和 Fn ，往高一位的進(jìn)位信號(hào)，往高一位的進(jìn)位信號(hào) Cn。進(jìn)位信號(hào)進(jìn)位信號(hào)111 011010001+100100011 0111-611.1、加法器、加法器Fn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1Cn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1Fn = Xn Yn Cn-1全加器的功能表及邏輯圖全加器的功能表及邏輯圖一位全加器一位全加器三輸入兩輸出三輸入兩輸出重點(diǎn)重點(diǎn)12-611.1、加法器、加法器將將n個(gè)個(gè)一位全加器一位全加器相連可得相連可得n位加法器，位加法器，完成對(duì)多位數(shù)的相加運(yùn)算。完成對(duì)多位數(shù)的相加

11、運(yùn)算。各數(shù)據(jù)位之間的各數(shù)據(jù)位之間的進(jìn)位信號(hào)是串行傳送進(jìn)位信號(hào)是串行傳送的，被稱為的，被稱為串行進(jìn)位串行進(jìn)位。本位本位全加和全加和Fi 必須等必須等低位進(jìn)位低位進(jìn)位Ci-1 來到后才能進(jìn)行；來到后才能進(jìn)行；因此，當(dāng)加法器的位數(shù)較多時(shí)，會(huì)使加法運(yùn)算的速度大大降低。因此，當(dāng)加法器的位數(shù)較多時(shí)，會(huì)使加法運(yùn)算的速度大大降低。13-611.1、加法器、加法器超前進(jìn)位加法器（超前進(jìn)位加法器（當(dāng)前計(jì)算機(jī)中使用的當(dāng)前計(jì)算機(jī)中使用的）從加快進(jìn)位信號(hào)的傳送速度考慮，可以實(shí)現(xiàn)多位的從加快進(jìn)位信號(hào)的傳送速度考慮，可以實(shí)現(xiàn)多位的并行進(jìn)位并行進(jìn)位。即各位之間幾乎同時(shí)產(chǎn)生送到高位的進(jìn)位輸出信號(hào)。即各位之間幾乎同時(shí)產(chǎn)生送到高位

12、的進(jìn)位輸出信號(hào)。采用采用“超前進(jìn)位產(chǎn)生電路超前進(jìn)位產(chǎn)生電路”來同時(shí)形成各位進(jìn)位，從而實(shí)現(xiàn)快速加法。來同時(shí)形成各位進(jìn)位，從而實(shí)現(xiàn)快速加法。只要同時(shí)輸入只要同時(shí)輸入X1X4,Y1Y4和和C0，幾乎同時(shí)輸出，幾乎同時(shí)輸出C14和和F1F4。 重點(diǎn)重點(diǎn)14-61超前進(jìn)位產(chǎn)生電路超前進(jìn)位產(chǎn)生電路只要滿足下述兩條件中任一個(gè)，就可形成只要滿足下述兩條件中任一個(gè)，就可形成進(jìn)位進(jìn)位C1： 1）X1=1 Y1=1 2）（ X1=1 或或 Y1=1） 且且 C0=1 C1=X1Y1 + (X1+Y1)C0只要滿足下述條件中任一個(gè)即可形成只要滿足下述條件中任一個(gè)即可形成進(jìn)位進(jìn)位C2： 1） X2=1 Y2=1 2）（

13、X2=1 或或 Y2=1） 且（且（ X1=1 Y1=1） 3）（X2=1 或或 Y2=1）且（）且（ X1=1 或或 Y1=1 ）C0=1。 C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0C3=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1+(X3+Y3)(X2+Y2)(X1+Y1)C0C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1 +(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C01.1、加法器、加法器15-61 假設(shè)假設(shè) Pi=Xi+Yi Gi=

14、XiYi 代入代入C1C4 公式公式，便可得：，便可得：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C01.1、加法器、加法器超前進(jìn)位產(chǎn)生電路超前進(jìn)位產(chǎn)生電路Pi=Xi+YiGi=XiYi16-611.1、加法器、加法器超前進(jìn)位產(chǎn)生電路超前進(jìn)位產(chǎn)生電路Pi=Xi+YiGi=XiYi17-611、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)

15、選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電路） 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件18-61計(jì)算機(jī)不僅要完成對(duì)數(shù)值數(shù)據(jù)的計(jì)算機(jī)不僅要完成對(duì)數(shù)值數(shù)據(jù)的算術(shù)運(yùn)算功能算術(shù)運(yùn)算功能（加、減、乘、除），（加、減、乘、除），還要完成對(duì)邏輯數(shù)據(jù)的還要完成對(duì)邏輯數(shù)據(jù)的邏輯運(yùn)算功能邏輯運(yùn)算功能（與、或、非運(yùn)算等）。（與、或、非運(yùn)算等）。我們把實(shí)現(xiàn)我們把實(shí)現(xiàn)算術(shù)運(yùn)算功能算術(shù)運(yùn)算功能和和邏輯運(yùn)算功能邏輯運(yùn)算功能的的電路合并電路合并到一起，到一起，用用同一套電路

16、同一套電路實(shí)現(xiàn)，就是實(shí)現(xiàn)，就是算術(shù)邏輯單元（算術(shù)邏輯單元（簡稱簡稱ALU）算術(shù)邏輯單元算術(shù)邏輯單元是一種功能較強(qiáng)的組合邏輯電路；是一種功能較強(qiáng)的組合邏輯電路； 用與、或、非等門電路實(shí)現(xiàn)。用與、或、非等門電路實(shí)現(xiàn)。算術(shù)邏輯單元算術(shù)邏輯單元的基本邏輯結(jié)構(gòu)：的基本邏輯結(jié)構(gòu)：超前進(jìn)位加法器超前進(jìn)位加法器。 （通過改變加法器的（通過改變加法器的Gi和和Pi來獲得多種運(yùn)算能力。）來獲得多種運(yùn)算能力。）多位多位ALU不僅產(chǎn)生算術(shù)邏輯運(yùn)算的結(jié)果，還給出結(jié)果的特征情況。不僅產(chǎn)生算術(shù)邏輯運(yùn)算的結(jié)果，還給出結(jié)果的特征情況。例如：例如：算術(shù)運(yùn)算是否產(chǎn)生了向更高位的算術(shù)運(yùn)算是否產(chǎn)生了向更高位的進(jìn)位進(jìn)位，結(jié)果是否為，結(jié)果

17、是否為零零， 結(jié)果的符號(hào)為結(jié)果的符號(hào)為正正還是為還是為負(fù)負(fù)，是否，是否溢出溢出等。等。 邏輯運(yùn)算通常只檢查結(jié)果是否為零，不存在進(jìn)位和溢出等問題。邏輯運(yùn)算通常只檢查結(jié)果是否為零，不存在進(jìn)位和溢出等問題。1.2、算術(shù)邏輯單元、算術(shù)邏輯單元重點(diǎn)重點(diǎn)19-61四位四位ALU中規(guī)模集成電路邏輯圖中規(guī)模集成電路邏輯圖M是狀態(tài)控制端，是狀態(tài)控制端，M=1,執(zhí)行邏輯運(yùn)算執(zhí)行邏輯運(yùn)算M=0,執(zhí)行算術(shù)運(yùn)算執(zhí)行算術(shù)運(yùn)算F3F0是運(yùn)算結(jié)果是運(yùn)算結(jié)果S0S3是運(yùn)算選擇控制端，是運(yùn)算選擇控制端，決定電路執(zhí)行哪種算術(shù)運(yùn)算決定電路執(zhí)行哪種算術(shù)運(yùn)算或哪種邏輯運(yùn)算?；蚰姆N邏輯運(yùn)算。Cn是是ALU的最低位進(jìn)位輸入的最低位進(jìn)位輸入A

18、3A0，B3B0是是參加運(yùn)算的兩個(gè)數(shù)參加運(yùn)算的兩個(gè)數(shù)20-61A B(AB)減減1AB1110A減減BA減減B減減1AB0110(AB)加加(A+B)加加1(AB)加加(A+B)B1010A加加(AB)加加1A加加(AB)AB0010“0”減減1“0”1100(A+B)加加1A+BAB0100(A+B)加加1A+BA+B1000A+1AA0000Cn=0Cn=1M=0 算術(shù)運(yùn)算算術(shù)運(yùn)算M=1邏輯運(yùn)算邏輯運(yùn)算正正 邏邏 輯輯S0S1S2S3 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元M是狀態(tài)控制端，是狀態(tài)控制端，M=1,執(zhí)行邏輯運(yùn)算執(zhí)行邏輯運(yùn)算M=0,執(zhí)行算術(shù)運(yùn)算執(zhí)行算術(shù)運(yùn)算S0S3是運(yùn)算選擇控制端，是

19、運(yùn)算選擇控制端，決定電路執(zhí)行哪種算術(shù)運(yùn)算決定電路執(zhí)行哪種算術(shù)運(yùn)算或哪種邏輯運(yùn)算?；蚰姆N邏輯運(yùn)算。Cn是是ALU的最低位進(jìn)位輸入的最低位進(jìn)位輸入A3A0，B3B0是是參加運(yùn)算的兩個(gè)數(shù)參加運(yùn)算的兩個(gè)數(shù)21-61用用四片四片4位位ALU電路可組成電路可組成16位位ALU。（。（1110 1101 0101 0001）片內(nèi)進(jìn)位是并行快速的，但片間進(jìn)位是串行慢速的，計(jì)算時(shí)間長。片內(nèi)進(jìn)位是并行快速的，但片間進(jìn)位是串行慢速的，計(jì)算時(shí)間長。1.2、算術(shù)邏輯單元、算術(shù)邏輯單元把把16位位ALU中的每四位作為一組，用類似四位超前進(jìn)位加法器中的每四位作為一組，用類似四位超前進(jìn)位加法器 “位間快速進(jìn)位位間快速進(jìn)位”

20、的方法來實(shí)現(xiàn)的方法來實(shí)現(xiàn)16位位ALU的的 “組間快速進(jìn)位組間快速進(jìn)位” 。16位快速位快速ALU22-611、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電路） 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件23-61編碼器電路編碼器電路將特定含義的將特定含義的輸入信號(hào)輸入信號(hào)（文字

21、（文字/數(shù)字?jǐn)?shù)字/符號(hào)）符號(hào)）轉(zhuǎn)換轉(zhuǎn)換成成二進(jìn)制二進(jìn)制代碼。代碼。即：實(shí)現(xiàn)把即：實(shí)現(xiàn)把2n個(gè)輸入變量編碼成個(gè)輸入變量編碼成N個(gè)輸出信號(hào)的功能。個(gè)輸出信號(hào)的功能。主要功能：主要功能：處理輸入變量之間的處理輸入變量之間的優(yōu)先級(jí)關(guān)系優(yōu)先級(jí)關(guān)系。例如：例如：在多個(gè)中斷請求源信號(hào)到來時(shí)，在多個(gè)中斷請求源信號(hào)到來時(shí)，可以借助編碼器電路給出優(yōu)先可以借助編碼器電路給出優(yōu)先級(jí)最高的中斷請求源所對(duì)應(yīng)的級(jí)最高的中斷請求源所對(duì)應(yīng)的優(yōu)先級(jí)編碼。優(yōu)先級(jí)編碼。常見的編碼器：常見的編碼器：8 線線 3線（線（8輸入輸入 3輸出），輸出），16線線 4線（線（16輸入輸入 4輸出）輸出）1.3、編碼器、編碼器編編碼碼器器A1A

22、2AiL1L2Lj多輸入多輸入 多輸出多輸出24-611）普通編碼器：）普通編碼器：任何時(shí)刻只允許一個(gè)輸入有效。任何時(shí)刻只允許一個(gè)輸入有效。1.3、編碼器、編碼器8 線線 3線（線（8輸入輸入 3輸出）輸出）25-611.3、編碼器、編碼器邏輯公式化簡邏輯公式化簡26-612）優(yōu)先編碼器：）優(yōu)先編碼器： 允許幾個(gè)信號(hào)同時(shí)輸入，只對(duì)其中優(yōu)先級(jí)最高的輸入進(jìn)行編碼，允許幾個(gè)信號(hào)同時(shí)輸入，只對(duì)其中優(yōu)先級(jí)最高的輸入進(jìn)行編碼， 不理睬級(jí)別低的輸入；輸出就是該輸入對(duì)應(yīng)的二進(jìn)制代碼值。不理睬級(jí)別低的輸入；輸出就是該輸入對(duì)應(yīng)的二進(jìn)制代碼值。例如：例如：電話室有三種電話，電話室有三種電話， 按由優(yōu)先級(jí)高低排序依次

23、是：火警電話，急救電按由優(yōu)先級(jí)高低排序依次是：火警電話，急救電話，工作電話，電話編碼依次為話，工作電話，電話編碼依次為00、01、10。試設(shè)計(jì)電話編碼控制電路。試設(shè)計(jì)電話編碼控制電路。題解：題解：同一時(shí)間只能處理一部電話；同一時(shí)間只能處理一部電話；假如用假如用A、B、C分別代表分別代表火警、火警、 急救、工作三種電話；急救、工作三種電話；設(shè)電話鈴響為設(shè)電話鈴響為1，沒響為，沒響為0；當(dāng)優(yōu)先級(jí)別高的信號(hào)有效時(shí)，當(dāng)優(yōu)先級(jí)別高的信號(hào)有效時(shí)，低級(jí)別的不起作用，用低級(jí)別的不起作用，用表示；表示；用用Y1, Y2表示輸出編碼。表示輸出編碼。1.3、編碼器、編碼器 輸輸 入入輸輸 出出A B CY1 Y21

24、 0 1 0 0 10 00 11 0例如：例如：常用的計(jì)算機(jī)常用的計(jì)算機(jī)鍵盤鍵盤，其內(nèi)部就是一個(gè)，其內(nèi)部就是一個(gè)字符編碼器字符編碼器。P21427-61譯碼器：譯碼器：實(shí)現(xiàn)對(duì)實(shí)現(xiàn)對(duì)n個(gè)輸入變量，給出個(gè)輸入變量，給出2n個(gè)（或少于個(gè)（或少于2n個(gè)）輸出信號(hào)的功能，個(gè)）輸出信號(hào)的功能，每個(gè)輸出信號(hào)對(duì)應(yīng)每個(gè)輸出信號(hào)對(duì)應(yīng)n個(gè)輸入變量的一個(gè)個(gè)輸入變量的一個(gè)最小項(xiàng)最小項(xiàng)。是否需要譯碼，通?？梢杂靡换驇讉€(gè)是否需要譯碼，通常可以用一或幾個(gè)控制信號(hào)控制信號(hào)E 加以控制。加以控制。主要用途：主要用途：區(qū)分區(qū)分N個(gè)輸入變量的組合狀態(tài)個(gè)輸入變量的組合狀態(tài)。 從多個(gè)從多個(gè)互斥信號(hào)中選擇其一互斥信號(hào)中選擇其一。 1.3

25、、譯碼器、譯碼器譯譯碼碼器器A1A2AiL1L2Lj多輸入多輸出多輸入多輸出28-61顯示譯碼器顯示譯碼器1.3、譯碼器、譯碼器29-611.3、譯碼器、譯碼器3-8譯碼器：譯碼器：3 個(gè)輸入、個(gè)輸入、8 個(gè)輸出個(gè)輸出重點(diǎn)重點(diǎn)30-61 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件1、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3

26、、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電路）31-61數(shù)據(jù)選擇器數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱數(shù)據(jù)選擇器又稱多路開關(guān)多路開關(guān)（多個(gè)輸入多個(gè)輸入，一個(gè)輸出一個(gè)輸出）功能功能: 在選擇信號(hào)的作用下，從多個(gè)輸入信號(hào)中選擇一個(gè)送到輸出端。在選擇信號(hào)的作用下，從多個(gè)輸入信號(hào)中選擇一個(gè)送到輸出端。例如：例如：從多個(gè)寄存器中取出某一個(gè)寄存器的內(nèi)容送從多個(gè)寄存器中取出某一個(gè)寄存器的內(nèi)容送ALU。KD3D2D1D0F1.4、數(shù)據(jù)選擇器數(shù)據(jù)選擇器 四輸入四輸入多路選擇器多路選擇器S1S0 選擇控制端選擇控制端F 四輸入四輸入多路選擇器多路選擇器 四輸入四輸入多路選擇器多路選擇器 四輸入四輸入多路選擇器多路選擇器

27、 四輸入四輸入多路選擇器多路選擇器D1D2D0D332-611.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器雙四通道選一數(shù)據(jù)選擇器雙四通道選一數(shù)據(jù)選擇器S0,S1：通道選擇信號(hào)：通道選擇信號(hào)D0D3:輸入數(shù)據(jù)輸入數(shù)據(jù)E:使能端使能端輸出輸出Y數(shù)據(jù)選擇器通過數(shù)據(jù)選擇器通過“與或與或”門門或或“與或非與或非”門實(shí)現(xiàn)電路。門實(shí)現(xiàn)電路。輸出輸出Y33-61 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件1、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏

28、輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電路）34-61時(shí)序邏輯電路：時(shí)序邏輯電路：邏輯電路的輸出狀態(tài)不但和當(dāng)前的輸入狀態(tài)有關(guān)，而且還與以前的輸邏輯電路的輸出狀態(tài)不但和當(dāng)前的輸入狀態(tài)有關(guān)，而且還與以前的輸入狀態(tài)有關(guān)。入狀態(tài)有關(guān)。因此，時(shí)序邏輯電路必須具備因此，時(shí)序邏輯電路必須具備存儲(chǔ)存儲(chǔ)電路，即要包含電路，即要包含具有記憶功能具有記憶功能的電的電子器件子器件觸發(fā)器觸發(fā)器。觸發(fā)器觸發(fā)器是時(shí)序電路內(nèi)存儲(chǔ)數(shù)據(jù)的記憶元件，是時(shí)序電路內(nèi)存儲(chǔ)數(shù)據(jù)的記憶元件，構(gòu)成時(shí)序電路基礎(chǔ)。構(gòu)成時(shí)序電路基礎(chǔ)。觸發(fā)器觸發(fā)器

29、和和一些控制門一些控制門可以組成可以組成寄存器寄存器、暫存器暫存器、移位寄存器移位寄存器、計(jì)數(shù)器計(jì)數(shù)器等基本的時(shí)序邏輯電路。等基本的時(shí)序邏輯電路。 2、時(shí)序邏輯電路、時(shí)序邏輯電路35-61 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件1、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電

30、路）36-61基本基本 R S R S 觸發(fā)器：有兩個(gè)相互交叉耦合的或非門組成（與非門也可以）。觸發(fā)器：有兩個(gè)相互交叉耦合的或非門組成（與非門也可以）。輸出有兩種可能的狀態(tài)：輸出有兩種可能的狀態(tài)：0、1；輸出狀態(tài)不只與現(xiàn)時(shí)的輸入有關(guān)，還與原來的輸入狀態(tài)有關(guān)。輸出狀態(tài)不只與現(xiàn)時(shí)的輸入有關(guān)，還與原來的輸入狀態(tài)有關(guān)。反饋反饋兩個(gè)輸入端兩個(gè)輸入端& &或非或非& &或非或非RSQQ兩個(gè)輸出端兩個(gè)輸出端邏輯符號(hào)邏輯符號(hào)R SR SQ QQ Q以以Q Q的狀態(tài)，作為觸發(fā)器的狀態(tài)。的狀態(tài)，作為觸發(fā)器的狀態(tài)。2.1、觸發(fā)器、觸發(fā)器重點(diǎn)重點(diǎn)37-61若原狀態(tài)：若原狀態(tài)：輸出保持：

31、輸出保持：0Q=101&或非或非&或非或非QQS R 輸入：輸入：1S0,R1Q0,Q110Q=001&或非或非&或非或非QQS R 若原狀態(tài)：若原狀態(tài)：輸出改變：輸出改變：輸入：輸入：1S0,R0Q, 1Q1Q0,Q1Q0,Q2.1、觸發(fā)器、觸發(fā)器基本基本 R S R S 觸發(fā)器觸發(fā)器1038-61若原狀態(tài)：若原狀態(tài)：輸出保持：輸出保持：0Q=110&或非或非&或非或非QQS R 輸入：輸入：1Q0,Q001Q=010&或非或非&或非或非QQS R 若原狀態(tài)：若原狀態(tài)：輸出改變：輸出改變：輸入：輸入：0Q, 1Q2.1、觸發(fā)器、

32、觸發(fā)器基本基本 R S R S 觸發(fā)器觸發(fā)器010Q, 1Q0Q, 1Q39-61若原狀態(tài)：若原狀態(tài)：輸出保持：輸出保持：0Q=100&或非或非&或非或非QQS R 輸入：輸入：1Q0,Q110Q=000&或非或非&或非或非QQS R 若原狀態(tài)：若原狀態(tài)：輸出改變：輸出改變：輸入：輸入：0Q, 1Q2.1、觸發(fā)器、觸發(fā)器基本基本 R S R S 觸發(fā)器觸發(fā)器010Q, 1Q1Q0,Q當(dāng)當(dāng)RS同時(shí)給出高電平時(shí)，同時(shí)給出高電平時(shí)，觸發(fā)器保持原來的數(shù)據(jù)不變。觸發(fā)器保持原來的數(shù)據(jù)不變。記憶記憶40-61基本基本RSRS觸發(fā)器的真值表觸發(fā)器的真值表2.1、觸發(fā)器、觸發(fā)器基

33、本基本 R S R S 觸發(fā)器觸發(fā)器QR S清清0置置1 Q 0 0 保持原狀態(tài)保持原狀態(tài) 0 1 0 1 1 0 1 0 1 1 信號(hào)錯(cuò)誤！信號(hào)錯(cuò)誤！Q 端端 輸出不確定。輸出不確定。 1S0,R置置Q=0存存Q=0置置Q=1存存Q=1記憶記憶41-612.1、觸發(fā)器、觸發(fā)器觸發(fā)器分類：觸發(fā)器分類：觸發(fā)方式分類觸發(fā)方式分類：電位觸發(fā)、邊沿觸發(fā)、主從觸發(fā)等方式。：電位觸發(fā)、邊沿觸發(fā)、主從觸發(fā)等方式。按功能分類按功能分類：有：有R-S型、型、D型、型、J-K型等功能。型等功能。同一功能觸發(fā)器可以由不同觸發(fā)方式來實(shí)現(xiàn)。同一功能觸發(fā)器可以由不同觸發(fā)方式來實(shí)現(xiàn)。選用觸發(fā)器時(shí)，選用觸發(fā)器時(shí)，觸發(fā)方式觸發(fā)

34、方式是必須考慮的因素。是必須考慮的因素。觸發(fā)方式？觸發(fā)方式？42-611）、電位觸發(fā)器（）、電位觸發(fā)器（電位觸發(fā)方式電位觸發(fā)方式） 同步控制信號(hào)同步控制信號(hào)E為為1時(shí)，輸出時(shí)，輸出Q = 輸入輸入D； 同步控制信號(hào)同步控制信號(hào)E為為0時(shí)，觸發(fā)器狀態(tài)保持不變。時(shí)，觸發(fā)器狀態(tài)保持不變。R S 不能同時(shí)為低電平，而且不能同時(shí)為低電平，而且R S D 在觸發(fā)器寫入期間應(yīng)該保持不變，在觸發(fā)器寫入期間應(yīng)該保持不變，否則產(chǎn)生操作錯(cuò)誤。否則產(chǎn)生操作錯(cuò)誤。2.1、觸發(fā)器、觸發(fā)器電位觸發(fā)器：電位觸發(fā)器：結(jié)構(gòu)簡單。用來組成結(jié)構(gòu)簡單。用來組成暫存器、鎖存器暫存器、鎖存器 基本觸發(fā)器基本觸發(fā)器43-612.1、觸發(fā)器、

35、觸發(fā)器2）、邊沿觸發(fā)器（）、邊沿觸發(fā)器（邊沿觸發(fā)方式邊沿觸發(fā)方式）由三個(gè)基本觸發(fā)器構(gòu)成。由三個(gè)基本觸發(fā)器構(gòu)成。時(shí)鐘脈沖時(shí)鐘脈沖CP為約定跳變（正跳變?yōu)榧s定跳變（正跳變 或或 負(fù)跳變）時(shí)，觸發(fā)器輸入數(shù)據(jù)。負(fù)跳變）時(shí)，觸發(fā)器輸入數(shù)據(jù)。時(shí)鐘脈沖時(shí)鐘脈沖CP=1、CP=0，或非約定跳變時(shí)，或非約定跳變時(shí)，不接收數(shù)據(jù)。不接收數(shù)據(jù)。D觸發(fā)器觸發(fā)器：正邊沿觸發(fā)器正邊沿觸發(fā)器。 輸入信號(hào)輸入信號(hào)D在觸發(fā)脈沖在觸發(fā)脈沖CP的正跳邊沿期間被寫入觸發(fā)器，的正跳邊沿期間被寫入觸發(fā)器， 其它時(shí)間其它時(shí)間D的數(shù)據(jù)變化和干擾不會(huì)被接收。的數(shù)據(jù)變化和干擾不會(huì)被接收。 有很強(qiáng)的抗數(shù)據(jù)端干擾的能力；有很強(qiáng)的抗數(shù)據(jù)端干擾的能力；

36、常被用來組成常被用來組成寄存器，計(jì)數(shù)器寄存器，計(jì)數(shù)器和和移位寄存器移位寄存器等。等。重點(diǎn)重點(diǎn)44-61D：要寫入的數(shù)據(jù)：要寫入的數(shù)據(jù)CP：脈沖：脈沖/SD（清（清0操作）操作）/RD（置（置1操作）操作）由三個(gè)基本觸發(fā)器構(gòu)成由三個(gè)基本觸發(fā)器構(gòu)成45-613）、主）、主-從觸發(fā)器從觸發(fā)器 （主（主-從觸發(fā)方式）從觸發(fā)方式） 由兩個(gè)電位觸發(fā)器級(jí)聯(lián)而成，由兩個(gè)電位觸發(fā)器級(jí)聯(lián)而成， 主觸發(fā)器接收輸入數(shù)據(jù)，從觸發(fā)器接收主觸發(fā)器輸出的數(shù)據(jù)，主觸發(fā)器接收輸入數(shù)據(jù)，從觸發(fā)器接收主觸發(fā)器輸出的數(shù)據(jù)， 主要功能：主要功能：計(jì)數(shù)功能，常用于組成計(jì)數(shù)功能，常用于組成計(jì)數(shù)器計(jì)數(shù)器。2.1、觸發(fā)器、觸發(fā)器主主-從從J-K

37、觸發(fā)器圖觸發(fā)器圖 46-61 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件1、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電路）47-61寄存器：寄存器：用于暫時(shí)存放指令和數(shù)據(jù)；用于暫時(shí)存放指令和數(shù)據(jù)；一個(gè)寄存器由若干個(gè)觸發(fā)器構(gòu)成，通常由多個(gè)并行操作的一個(gè)寄存器由若干個(gè)觸發(fā)器構(gòu)成，通

38、常由多個(gè)并行操作的D觸發(fā)器觸發(fā)器或或鎖存器鎖存器組成。組成。一個(gè)寄存器所使用的觸發(fā)器的數(shù)目被稱為一個(gè)寄存器所使用的觸發(fā)器的數(shù)目被稱為寄存器的位數(shù)寄存器的位數(shù)。例如：例如：4位、位、8位、位、16位、位、32位等寄存器。位等寄存器。通過控制信號(hào)可以控制寄存器是否可以接收輸入信號(hào)；通過控制信號(hào)可以控制寄存器是否可以接收輸入信號(hào)；通過控制信號(hào)控制輸出是正常邏輯電平還是高阻態(tài)；通過控制信號(hào)控制輸出是正常邏輯電平還是高阻態(tài)；通過控制信號(hào)實(shí)現(xiàn)通過控制信號(hào)實(shí)現(xiàn)清清0等功能等功能。移位寄存器移位寄存器還多了還多了左右移位左右移位操作的功能。操作的功能。2.2、寄存器、寄存器重點(diǎn)重點(diǎn)48-612.2、寄存器、寄

39、存器四個(gè)正沿觸發(fā)的四個(gè)正沿觸發(fā)的D觸發(fā)器觸發(fā)器 - 4位寄存器位寄存器001100001149-61移位寄存器：移位寄存器：具有左移、右移、具有左移、右移、并行輸入及保持功能。并行輸入及保持功能。主從主從R-S觸發(fā)器組成的觸發(fā)器組成的雙向雙向4位移位寄存器位移位寄存器101050-61 計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件1、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器

40、 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路）、陣列邏輯電路（集成電路）51-61計(jì)數(shù)器：計(jì)數(shù)器：是計(jì)算機(jī)和數(shù)字儀表中常用電路，是計(jì)算機(jī)和數(shù)字儀表中常用電路，按時(shí)鐘作用方式分為兩大類：按時(shí)鐘作用方式分為兩大類：同步和異步同步和異步異步計(jì)數(shù)器：異步計(jì)數(shù)器：高位觸發(fā)器的時(shí)鐘信號(hào)是由低一位觸發(fā)器的輸出來提供的；高位觸發(fā)器的時(shí)鐘信號(hào)是由低一位觸發(fā)器的輸出來提供的；結(jié)構(gòu)簡單結(jié)構(gòu)簡單。同步計(jì)數(shù)器：同步計(jì)數(shù)器：計(jì)數(shù)器計(jì)數(shù)器 中各觸發(fā)器的時(shí)鐘信號(hào)是由同一脈沖來提供的。中各觸發(fā)器的時(shí)鐘信號(hào)是由同一脈沖來提供的。線路復(fù)雜、性能好線路復(fù)雜、性能好，用于脈沖分頻和需要計(jì)數(shù)的場合。，用于脈

41、沖分頻和需要計(jì)數(shù)的場合。 計(jì)數(shù)器按計(jì)數(shù)順序來分有兩大類：計(jì)數(shù)器按計(jì)數(shù)順序來分有兩大類：二進(jìn)制二進(jìn)制、十進(jìn)制十進(jìn)制。2.3、計(jì)數(shù)器、計(jì)數(shù)器52-61主從主從J-K觸發(fā)器觸發(fā)器構(gòu)成的構(gòu)成的同步十進(jìn)制集成化計(jì)數(shù)器同步十進(jìn)制集成化計(jì)數(shù)器53-61組合、時(shí)序邏輯電路（小結(jié)）組合、時(shí)序邏輯電路（小結(jié)）時(shí)序邏輯電路時(shí)序邏輯電路組合邏輯電路組合邏輯電路加法器、加法器、算術(shù)邏輯單元算術(shù)邏輯單元編碼器編碼器、譯碼器譯碼器、數(shù)據(jù)選擇器數(shù)據(jù)選擇器。常用邏輯器件常用邏輯器件 無記憶功能無記憶功能觸發(fā)器觸發(fā)器，暫存器暫存器寄存器寄存器移位寄存器移位寄存器計(jì)數(shù)器計(jì)數(shù)器 有記憶功能有記憶功能重點(diǎn)掌握重點(diǎn)掌握：加法器、算術(shù)邏輯

42、單元、譯碼器、觸發(fā)器、寄存器：加法器、算術(shù)邏輯單元、譯碼器、觸發(fā)器、寄存器54-61計(jì)算機(jī)的邏輯部件計(jì)算機(jī)的邏輯部件1、組合邏輯電路（沒有記憶功能）、組合邏輯電路（沒有記憶功能） 1.1、加法器、加法器 1.2、算術(shù)邏輯單元、算術(shù)邏輯單元 1.3、編碼器、譯碼器、編碼器、譯碼器 1.4、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器2、時(shí)序邏輯電路（具有記憶功能）、時(shí)序邏輯電路（具有記憶功能） 2.1、觸發(fā)器、觸發(fā)器 2.2、寄存器、寄存器 2.3、計(jì)數(shù)器、計(jì)數(shù)器3、陣列邏輯電路（集成電路、陣列邏輯電路（集成電路-組合或時(shí)序）組合或時(shí)序）55-61集成電路集成電路可被分為兩大類：可被分為兩大類：標(biāo)準(zhǔn)集成電路、用戶定制

43、電路標(biāo)準(zhǔn)集成電路、用戶定制電路。標(biāo)準(zhǔn)集成電路標(biāo)準(zhǔn)集成電路：由半導(dǎo)體制造廠設(shè)計(jì)和制造、供用戶任意選購的集：由半導(dǎo)體制造廠設(shè)計(jì)和制造、供用戶任意選購的集 成電路。成電路。邏輯功能由制造廠家定死的標(biāo)準(zhǔn)芯片，用邏輯功能由制造廠家定死的標(biāo)準(zhǔn)芯片，用 戶只能使用而不能更改。戶只能使用而不能更改。 如：如：門、數(shù)據(jù)選擇器、譯碼器、觸發(fā)器、寄存器、門、數(shù)據(jù)選擇器、譯碼器、觸發(fā)器、寄存器、 計(jì)數(shù)器等中小規(guī)模標(biāo)準(zhǔn)芯片。計(jì)數(shù)器等中小規(guī)模標(biāo)準(zhǔn)芯片。專用集成電路專用集成電路（ASICASIC）把一個(gè)系統(tǒng)集成在一個(gè)芯片上，此芯片將不把一個(gè)系統(tǒng)集成在一個(gè)芯片上，此芯片將不 再具有通用性，而成為一種特殊的用途，用戶可向再具有

44、通用性，而成為一種特殊的用途，用戶可向 制造廠專門定做某種電路。制造廠專門定做某種電路。集成電路集成電路標(biāo)準(zhǔn)集成電路標(biāo)準(zhǔn)集成電路專用集成電路專用集成電路（用戶可定制）（用戶可定制）3、陣列邏輯電路、陣列邏輯電路56-61專用集成電路（用戶定制電路）專用集成電路（用戶定制電路）兩種形式：兩種形式：全定制電路全定制電路、半定制電路半定制電路。全定制電路全定制電路：制造廠直接按照用戶提出的特定要求設(shè)計(jì)和生產(chǎn)的器件。：制造廠直接按照用戶提出的特定要求設(shè)計(jì)和生產(chǎn)的器件。半定制電路：半定制電路：先由制造廠生產(chǎn)出標(biāo)準(zhǔn)的半成品，再根據(jù)用戶要求由工先由制造廠生產(chǎn)出標(biāo)準(zhǔn)的半成品，再根據(jù)用戶要求由工 廠或用戶自己對(duì)

45、半成品進(jìn)行再加工，制成具有特定功能廠或用戶自己對(duì)半成品進(jìn)行再加工，制成具有特定功能 的專用集成電路器件。的專用集成電路器件。半定制電路半定制電路全定制電路全定制電路可編程邏輯器件可編程邏輯器件PLD集成電路集成電路標(biāo)準(zhǔn)集成電路標(biāo)準(zhǔn)集成電路專用集成電路專用集成電路半定制電路中使用最多的是：半定制電路中使用最多的是：可編程邏輯器件可編程邏輯器件PLD。3、陣列邏輯電路、陣列邏輯電路57-61可編程邏輯器件可編程邏輯器件 PLD： ProgrammableLogicDevice 可由用戶編程，用戶可以配置的邏輯器件?？捎捎脩艟幊?，用戶可以配置的邏輯器件。 采用采用 “ 陣列邏輯陣列邏輯” 技術(shù)生產(chǎn)的

46、器件技術(shù)生產(chǎn)的器件基本結(jié)構(gòu)：基本結(jié)構(gòu)：“與或與或”兩級(jí)結(jié)構(gòu)的器件。兩級(jí)結(jié)構(gòu)的器件。 其最終邏輯結(jié)構(gòu)和功能由用戶編程決定。其最終邏輯結(jié)構(gòu)和功能由用戶編程決定。 ABCDA*B*DA*B*CA*B*D + A*B*C3、陣列邏輯電路、陣列邏輯電路58-61與陣列與陣列Y1 1Y2 2或陣列或陣列AB與陣列與陣列Y1 1Y2 2或陣列或陣列BB AA 任一組合邏輯函數(shù)都可用任一組合邏輯函數(shù)都可用“與或與或”式表示，即任何組合邏輯函數(shù)都可式表示，即任何組合邏輯函數(shù)都可以用以用一個(gè)與門陣列一個(gè)與門陣列與與一個(gè)或門陣列一個(gè)或門陣列來實(shí)現(xiàn)。來實(shí)現(xiàn)。 ABBAmBAYBABAmBAY),(),(),(),(302121標(biāo)準(zhǔn)畫法標(biāo)準(zhǔn)畫法簡化畫法簡化畫法可編程邏輯器件可編程邏輯器件 PLD3、陣列邏輯電路、陣列邏輯電路59-61可編程邏輯器件可編程邏輯器件 PLD：采用：采用陣列邏輯陣列邏輯技術(shù)技術(shù)輸入信號(hào)和乘積項(xiàng)構(gòu)成了輸入信號(hào)和乘積項(xiàng)