計(jì)算機(jī)組成原理試題及答案

1、計(jì)算機(jī)組成原理試題及答案計(jì)算機(jī)組成原理試題及答案一、選擇題（每題 3 分，共 36分）1、下列數(shù)中最小的數(shù)是（）。 BA （1010010）2B （ 00101000）BCD C（512）8 D（ 235）162、某機(jī)字長 16 位，采用定點(diǎn)整數(shù)表示，符號位為 1 位，尾數(shù)為 15 位，則可表示的最大正整數(shù)為（），最小負(fù)整數(shù)為（）。 AA+(215-1)，-(215-1)B+(215-1),-(216-1)C+(214-1)，-(215-1)D+(215-1),-(1-215)3、運(yùn)算器雖由許多部件組成，但核心部分是（ ） BA 數(shù)據(jù)總線 B 算術(shù)邏輯運(yùn)算單元 C 多路開關(guān) D 累加寄存器4、

2、在定點(diǎn)運(yùn)算器中，無論采用雙符號位還是采 用單符號位， 都必須要有溢出判斷電路， 它一般 用（ ）來實(shí)現(xiàn) CA 與非門 B 或非門 C 異或門 D 與或非門5、立即尋址是指（） BA 指令中直接給出操作數(shù)地址B指令中直接給出操作數(shù)C 指令中間接給出操作數(shù)D指令中間接給出操作數(shù)地址6、輸入輸出指令的功能是（）CA 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B 進(jìn)行主存與 CPU 之間的數(shù)據(jù)傳送C 進(jìn)行 CPU 與 I/O 設(shè)備之間的數(shù)據(jù)傳送D 改變程序執(zhí)行的順序7、微程序控制器中，機(jī)器指令與微指令的關(guān)系 是（ ） DA 一段機(jī)器指令組成的程序可由一條微指 令來執(zhí)行B 一條微指令由若干條機(jī)器指令組成C 每一條機(jī)器指令由

3、一條微指令來執(zhí)行D 每一條機(jī)器指令由一段用微指令編成的 微程序來解釋執(zhí)行8、相對指令流水線方案和多指令周期方案，單 指令周期方案的資源利用率和性價(jià)比（） AA 最低 B 居中 C 最高D 都差不多9、某一 RAM芯片，其容量為1024X 8位，除 電源端和接地端外，連同片選和讀 /寫信號該芯 片引出腿的最小數(shù)目為（ ） BA 23 B 20 C 17 D 1910、在主存和 CPU 之間增加 Cache 的目的是 （ ）。 CA 擴(kuò)大主存的容量 B 增加 CPU 中通用 寄存器的數(shù)量C 解決 CPU 和主存之間的速度匹配 D 代替 CPU 中寄存器工作11、計(jì)算機(jī)系統(tǒng)的輸入輸出接口是（）之間的

4、交接界面。 BA CPU 與存儲器 B 主機(jī)與外圍設(shè)備 C 存儲器與外圍設(shè)備D CPU 與系統(tǒng)總線12、在采用 DMA 方式的 I/O 系統(tǒng)中，其基本思 想是在（ ）之間建立直接的數(shù)據(jù)通路。 BA CPU 與存儲器 B 主機(jī)與外圍設(shè)備C 外設(shè)與外設(shè) D CPU 與主存二、判斷題 （每題 3 分，共 15分）1、兩個(gè)補(bǔ)碼相加，只有在最高位都是 1 時(shí)有可 能產(chǎn)生溢出。（X ）2、相對尋址方式中，操作數(shù)的有效地址等于程序計(jì)數(shù)器內(nèi)容與偏移量之和（V ）3、指令是程序設(shè)計(jì)人員與計(jì)算機(jī)系統(tǒng)溝通的媒 介，微指令是計(jì)算機(jī)指令和硬件電路建立聯(lián)系的 媒介。 （ V ）4、半導(dǎo)體 ROM 是非易失性的，斷電后仍然

5、能 保持記憶。 （ V ）5、在統(tǒng)一編址方式下， CPU 訪問 I/O 端口時(shí)必 須使用專用的 I/O 命令。 （ V ）三、簡答題 （共 29 分）1、簡述浮點(diǎn)運(yùn)算器的作用， 它由哪幾部分組成？（ 7 分）2、計(jì)算機(jī)指令中要用到的操作數(shù)一般可以來自 哪些部件？ （7 分）CPU 內(nèi)部的通用寄存器外圍設(shè)備中的一個(gè)寄存器 內(nèi)存儲器的一個(gè)存儲單元3、Cache 有哪三種基本映像方式？直接映像方 式的主要優(yōu)缺點(diǎn)是什么？ （ 7 分）4、簡述總線的串行傳送、并行傳送、復(fù)用傳送 和數(shù)據(jù)包傳送四種基本信息傳輸方式的特點(diǎn)。8分）四、計(jì)算題 （每題 10 分，共 20 分）1、寫出 X=10111101，Y=

6、-00101011 的原碼和補(bǔ) 碼表示，并用補(bǔ)碼計(jì)算兩個(gè)數(shù)的和2、將十進(jìn)制數(shù) -0.288 轉(zhuǎn)換成二進(jìn)制數(shù)，再寫出 它的原碼、反碼、補(bǔ)碼表示（符號位和數(shù)值位共 8 位）計(jì)算機(jī)組成原理試題及答案 5一、選擇題（共 20分，每題 1 分） 1指令系統(tǒng)中采用不同尋址方式的目的主要是 。A. 可降低指令譯碼難度；B.縮短指令字長，擴(kuò)大 尋址空間，提高編程靈活性；C.實(shí)現(xiàn)程序控制；D.尋找操作數(shù)。2計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積 木化，缺點(diǎn)是 。A. 地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)；B. 地址信息與數(shù)據(jù)信息不能同時(shí)出現(xiàn)；C. 兩種信息源的代碼在總線中不能同時(shí)傳送；D.地 址信息與數(shù)據(jù)

7、信息能同時(shí)出現(xiàn)。3 個(gè)16KX 32位的存儲器，其地址線和數(shù)據(jù)線 的總和是 。A. 48； B. 46； C. 36； D. 38。4. 下列敘述中 是正確的。A.主存可由RAM和ROM!成；B.主存只能由ROM 組成；C. 主存只能由RAM組成；D.主存只能由SRAM! 成。5. 在三種集中式總線控制中， 方式響應(yīng)時(shí) 間最快。A.鏈?zhǔn)讲樵?；B.計(jì)數(shù)器定時(shí)查詢；C.獨(dú)立請求；D. 以上都不是。6. 可編程的只讀存儲器 。A.不一定是可改寫的；B. 定是可改寫的；C. 一定是不可改寫的；D.以上都不對。7. 下述 種情況會提出中斷請求。A.產(chǎn)生存儲周期“竊取”；B.在鍵盤輸入過程中， 每按一次鍵

8、；C.兩數(shù)相加結(jié)果為零；D.結(jié)果溢出。8下列敘述中 是錯(cuò)誤的。A. 采用微程序控制器的處理器稱為微處理器；B. 在微指令編碼中，編碼效率最低的是直接編碼 方式；C. 在各種微地址形成方式中，增量計(jì)數(shù)器法需要 的順序控制字段較短；D. 以上都是錯(cuò)的。9.直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的 地址碼送入 。A. PC; B.地址寄存器；C.累加器D . ACC10響應(yīng)中斷請求的條件是 。A.外設(shè)提出中斷；B.外設(shè)工作完成和系統(tǒng)允許時(shí);C. 外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“ 1”時(shí)。D. CPU提出中斷。11.變址尋址和基址尋址的有效地址形成方式類 似，但是 。A. 變址寄存器的內(nèi)容在程序執(zhí)行過

9、程中是不可變 的；B. 在程序執(zhí)行過程中，變址寄存器和基址寄存器 和內(nèi)容都可變的；C. 在程序執(zhí)行過程中，基址寄存器的內(nèi)容不可變,變址寄存器中的內(nèi)容可變；D. 變址寄存器的內(nèi)容在程序執(zhí)行過程中是可變的。12在原碼加減交替除法中， 符號位單獨(dú)處理， 參 加操作的數(shù)是 。A.原碼；B.絕對值； C.絕對值的補(bǔ)碼；D.補(bǔ) 碼。13. DMA方式。A.既然能用于高速外圍設(shè)備的信息傳送，也就能 代替中斷方式；B.不能取代中斷方式；C.也能向CPU青求中斷處理數(shù)據(jù)傳送；D.能取代 中斷方式。14. 設(shè)機(jī)器字長為32位，存儲容量為16MB若按雙字編址，其尋址范圍是。A. 8MB； B. 2M； C. 4M；

10、 D. 16M。15. 設(shè)變址寄存器為X,形式地址為D,某機(jī)具有先間址后變址的尋址方式， 則這種尋址方式的有效 地址為 。A. EA= (X) +D； B. EA= (X) + (D) ； C. EA= (X)+D)； D. EA = X +D。16程序計(jì)數(shù)器PC屬于。A.運(yùn)算器；B.控制器；C.存儲器；D. I/O設(shè)備。17. 計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作較復(fù)雜，需要更多的時(shí)間，通常采用 控制方式。A.延長機(jī)器周期內(nèi)節(jié)拍數(shù)的；B.異步；C.中央 與局部控制相結(jié)合的；D.同步。18. 目前在小型和微型計(jì)算機(jī)里最普遍采用的字母與字符編碼是 。A. BCD碼；B.十六進(jìn)制代碼；C. ASCII

11、碼；D.海 明碼。19. 設(shè)寄存器內(nèi)容為 10000000，若它等于 -0 ，則為。A.原碼；B.補(bǔ)碼；C.反碼；D.移碼。20. 在下述有關(guān)不恢復(fù)余數(shù)法何時(shí)需恢復(fù)余數(shù)的說法中， 是正確的。A.最后一次余數(shù)為正時(shí)，要恢復(fù)一次余數(shù)；B.最 后一次余數(shù)為負(fù)時(shí)，要恢復(fù)一次余數(shù)；C.最后一次余數(shù)為0時(shí)，要恢復(fù)一次余數(shù)；D.任 何時(shí)候都不恢復(fù)余數(shù)。二、填空題（共 20 分，每空 1 分）1. I/O與主機(jī)交換信息的方式中,A 和B都需通 過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中C體現(xiàn)CPU與設(shè)備是 串行工作的。2. 設(shè) n = 8 （不包括符號位），機(jī)器完成一次加和移位各需100 ns,則原碼一位乘最多需A ns. 補(bǔ)

12、碼 Booth 算法最多需 B ns。 3對于一條隱含尋址的算術(shù)運(yùn)算指令，其指令字 中不明確給出 A ，其中一個(gè)操作數(shù)通常隱含 在 B 中。4設(shè)浮點(diǎn)數(shù)階碼為 4位（含 1 位階符），用移碼 表示，尾數(shù)為 16 位（含 1 位數(shù)符），用補(bǔ)碼規(guī)格 化表示，則對應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為A，真值為 B （十進(jìn)制表示）；對應(yīng)其絕對值最小 負(fù)數(shù)的機(jī)器數(shù)形式為C,真值為D （十進(jìn)制表示）。5在總線的異步通信方式中,通信的雙方可以通 過 A、B 和C三種類型聯(lián)絡(luò)。6磁表面存儲器的記錄方式總的可分為A 和B 兩大類 , 前 者的 特點(diǎn)是 C, 后者的 特點(diǎn) 是D。7在微程序控制器中,一條機(jī)器指令對應(yīng)一個(gè) A,

13、 若 某 機(jī) 有 38 條 機(jī) 器 指 令 , 通 常 可 對 應(yīng) B 。四、計(jì)算題（ 6 分）設(shè)機(jī)器A的主頻為8MHz機(jī)器周期含4個(gè)時(shí)鐘周 期，且該機(jī)的平均指令執(zhí)行速度是 0.4MIPS，試求 該機(jī)的平均指令周期和機(jī)器周期。 每個(gè)指令周期包含幾個(gè)機(jī)器周期？如果機(jī)器 B的主頻為12MHz且 機(jī)器周期也含4個(gè)時(shí)鐘周期，試問B機(jī)的平均指令 執(zhí)行速度為多少 MIPS？五、簡答題（共 20 分）1 說明微程序控制器中微指令的地址有幾種形成 方式。（ 6 分）2什么是計(jì)算機(jī)的主頻，主頻和機(jī)器周期有什么 關(guān)系？（ 4 分）（ CU 4）4.某機(jī)主存容量為4MX 16位，且存儲字長等于指 令字長，若該機(jī)的指

14、令系統(tǒng)具備 65 種操作。操作 碼位數(shù)固定，且具有直接、間接、立即、相對、變 址五種尋址方式。（ 5 分）（1）畫出一地址指令格式并指出各字段的作用 （2） 該指令直接尋址的最大范圍（十進(jìn)制表示）； （3）一次間址的尋址范圍（十進(jìn)制表示）；（ 4） 相對尋址的位移量（十進(jìn)制表示）。六、問答題（共 15 分）1 按序?qū)懗鐾瓿梢粭l加法指令 SUB a （ a為主存 地址 ） 兩種控制器所發(fā)出的微操作命令及節(jié)拍安 排。（ 8 分）2. 假設(shè)磁盤采用DMA方式與主機(jī)交換信息，其傳 輸速率為2MB/S,而且DMA的預(yù)處理需1000個(gè)時(shí) 鐘周期，DMA成傳送后處理中斷需500個(gè)時(shí)鐘周 期。如果平均傳輸?shù)臄?shù)

15、據(jù)長度為4KB試問在硬盤 工作時(shí)，50MHz的處理器需用多少時(shí)間比率進(jìn)行 DMA$f助操作（預(yù)處理和后處理）。七、設(shè)計(jì)題（ 10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用 作訪 存控制信號（低電平有效），用 作讀寫控制信號 （高電平為讀， 低電平為寫） ?，F(xiàn)有下列芯片及各 種門電路（門電路自定），如圖所示。畫出 CPU 與存儲器的連接圖，要求：（1）存儲芯片地址空間分配為：08191為系統(tǒng) 程序區(qū)；819232767為用戶程序區(qū)。（ 2）指出選用的存儲芯片類型及數(shù)量；（ 3）詳細(xì)畫出片選邏輯。計(jì)算機(jī)組成原理試題 5 答案一、選擇題（共 20 分，每題 1 分）1C 2C 3C 4.A5C

16、6A 7B 8A 9A 10B 1112C 13B 14B15B 16B 17C 18C 19A 20B二、填空題（共 20 分，每空 1 分）1 A 程 序 查 詢 方 式 B 中 斷 方式C 程 序 查 詢 方 式2A1600B17003 A.操作數(shù)的地址B.累加器4. A. 1,111;0.111 (15個(gè)1B 27 x (1-2-15)C 0,000;1.01 1 (14 個(gè) 1) D. -2- 8x (2-1+2-15)5 A.不互鎖 B.半互鎖 C 全互鎖6. A.歸零制B .不歸零制C不論記錄的代碼是0或1,在記錄下一個(gè)信息之前，記錄電流要恢 復(fù)到零電流D磁頭線圈中始終有電流 7

17、 . A.微程序B . 41個(gè)微程序。2答：總線判優(yōu)就是當(dāng)總線上各個(gè)主設(shè)備同時(shí)要求占用總線時(shí),通過 總線控制器,按一定的優(yōu)先等級順序確定某個(gè)主設(shè)備可以占用總線。3答：所謂并行包含同時(shí)性和并發(fā)性兩個(gè)方面。前者是指兩個(gè)或多個(gè) 事件在同一時(shí)刻發(fā)生,后者是指兩個(gè)或多個(gè)事件在同一時(shí)間段發(fā)生。 也 就是說,在同一時(shí)刻或同一時(shí)間段內(nèi)完成兩種或兩種以上性質(zhì)相同或不 同的功能,只要在時(shí)間上互相重疊,就存在并行性。4答：進(jìn)位鏈?zhǔn)莻鬟f進(jìn)位的邏輯電路。5答：間址需通過訪存 (若是多次間址還需多次訪存)得到有效地址。四、計(jì)算題(共5分)答：根據(jù)機(jī)器A的主頻為8MHz得時(shí)鐘周期為=0.125 “1)機(jī)器周期=0.125

18、X 4 = 0.5 (is (2)平均指令執(zhí)行時(shí)間是 =2.5卩(3)每個(gè)指令周期含 = 5 個(gè)機(jī)器周期(4 在機(jī)器周期所含時(shí)鐘周期數(shù)相同的前提下,兩機(jī)平均指令執(zhí)行速度與它們的主頻有關(guān),即=則B機(jī)的平均指令執(zhí)行速度=0.6MIPS五、簡答題（共 20 分）1（6 分）答：（ 1）直接由微指令的下地址字段指出。（ 2）根據(jù)機(jī) 器指令的操作碼形成。（3）增量計(jì)數(shù)器法。（ 4）根據(jù)各種標(biāo)志決定微指令分支轉(zhuǎn)移的地址。 （5）通過測試網(wǎng)絡(luò)形成。（6）由硬件產(chǎn)生微程序入口地址。2.答：一臺機(jī)器時(shí)鐘信號的頻率即為主頻，主頻的倒數(shù)稱作時(shí)鐘周期， 機(jī)器周期內(nèi)包含若干個(gè)時(shí)鐘周期。4 （5分）答：（1） 一地址指令

19、格式為（1分）OP M AOP操作碼字段，共7位，可反映65種操作；M尋址方式特征字段，共 3位，可反映5種尋址方式；A形式地址字段，共16 - 7 - 3 = 6 位 （ 1 分）（2） 直接尋址的最大范圍為 26 = 64（1 分）（ 3） 由于存儲字長為16 位，故一次間址的尋址范圍為 216 = 65536 （1 分）（4） 相 對尋址的位移量為-32 + 31（1分）六、問答題（共 15 分）1（8分）組合邏輯控制器完成SUB a指令的微操作命令及節(jié)拍安排為：取指周期（2 分）TOPS MAR 1R T1M（MAR） MDR（PC） + 1 PCT2MD IR, OP（IR） ID執(zhí)

20、行周期（2 分）TO Ad（IR） f MAR 1f R （即 a MART1M(MAR)f MDR T2(ACC) - (MDRf ACC微程序控制器完成ADDa指令的微操作命令及節(jié)拍安排為：取指周期(2 分)TO PS MAR 1fR T1Ad(CMDR)f CMAFT2 M(MAR) fMDR，(PC) + 1fPCT3 Ad(CMDR)fCMAT4 MDRfIRT5 OP(IR) f微地址形成部件f CMAR執(zhí)行周期(2 分)TO Ad(IR) f MAR 1fR (即 af MART1 Ad(CMDR)fCMART2M(MAR)fMDR T3Ad(CMDR)fCMAR T4(ACC)

21、 +(MDR) fACCT5 Ad(CMDR)fCMAR2 (7分)DMA專送過程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個(gè)階段。傳 送4KB的數(shù)據(jù)長度需4KB/2MB/s = O.OO2 秒(2 分)如果磁盤不斷進(jìn)行傳輸，每秒所需DMAf助操作的時(shí)鐘周期數(shù)為(10005OO)/O.OO2 = 75OOOO故DMA輔助操作占用 CPU勺時(shí)間比率為750000 /(50 X 106) X 100 = 1.5 %(3分)七、設(shè)計(jì)題(10分)(1)二進(jìn)制地址碼( 2分)A15A11 A7A8192 - 327678KX8 位( 1 分)1 分)0- 81918KX8 位 ROM 1 片RAM 3 片2) 08

22、191為系統(tǒng)程序區(qū)，選用1片8KX8位ROM芯片;8192- 32767為用戶程序區(qū)，選用 3片8KX8 位 RAM芯片。組成原理復(fù)習(xí)題型一、單項(xiàng)選擇題(在每小題的四個(gè)備選答案中， 選出一個(gè)正確的答案，并將其號碼填在括號內(nèi)。 每小題 2 分，共 30 分) 1當(dāng)采用雙符號位時(shí)， 發(fā)生溢出的特征是： 雙 符號位為 ( C )A) 00C) 10B) 11D) 都不是2在下述存儲器中，允許隨機(jī)訪問的存儲器是( D )。A) 磁帶C) 磁盤A) 磁鼓D) 半導(dǎo)體存儲器3若二進(jìn)制數(shù)為1010011.01，則相應(yīng)的十進(jìn)制數(shù)為 ( D )A) 191.5C) 93.6754. 原碼加法運(yùn)算是指（ A ）.

23、A）取操作數(shù)絕對值直接相加，符號位單獨(dú)處理B）操作數(shù)用補(bǔ)碼表示，連同符號位一起相加C）操作數(shù)用補(bǔ)碼表示，根據(jù)符號位決定實(shí)際操 作D）將操作數(shù)轉(zhuǎn)化為原碼后再相加5. 零地址指令采用（B ）。A)立即尋址C）間接尋址B)堆棧尋址D） 變址尋址6 .目前軟盤中常用的磁記錄方式是(A）。B)M2F制C)不歸零一 1制C)調(diào)相制D)調(diào)頻制7.在（D ）條件下，規(guī)格化浮點(diǎn)數(shù)尾數(shù)的最高數(shù)位為1A）所有浮點(diǎn)數(shù)C）浮點(diǎn)數(shù)為正B) 浮點(diǎn)數(shù)為負(fù) 為底的正數(shù)D) 階碼以2D ).C) 棧底單元地D) 棧頂單元地8.堆棧指針SP的內(nèi)容是(C) 棧底單元內(nèi)容 址D) 棧頂單元內(nèi)容 址 二、判斷改錯(cuò)題(先判斷其描述有無錯(cuò)誤

24、。若有 錯(cuò)誤，將錯(cuò)誤描述部分予以改正。每小題 3分， 共15分)1 集中刷新方式在刷新時(shí)間內(nèi)并不影響 CPU的 讀寫操作。?2009-1-7 06:40?回復(fù)125.65.178.* 2 樓 錯(cuò)誤 ，異部刷新方式刷新時(shí)間內(nèi)并不影響 CPU 的讀寫操作。2EPROM 中的內(nèi)容一旦寫入， 就不能再修改。 錯(cuò)誤， EPROM 中的內(nèi)容一旦寫入，能再修改。三、名詞解釋（每小題 4 分，共 20分） 1總線：是一組可為多個(gè)功能部件共享都公共 信息傳送路線 2隨機(jī)存儲器：存儲器任何單元的內(nèi)容可按其 地址隨機(jī)的讀取或?qū)懭耄?而且存取時(shí)間與單元都 物理位置無關(guān)。四、某信息為“0110010”，請編制其海明校驗(yàn)

25、碼， 并給出步驟。（8 分）解： 1 2 3 4 5 6 7 8 9 10 11P1 P2 0 P3 1 1 0 P4 0 1 0 四組 P4=0 1 0=1 三組 P3=1 1 0=0 二組 P2=01010=0 一組 P1=01000=1 則 五、Intel 8086 指令： MOV AL ，BX+6 ， 設(shè) BX 的內(nèi)容為 2F0AH 。其中：BX為基址尋址方式，指令執(zhí)行的功能為：AL ( BX+4)請給出操作數(shù)尋址圖， 并且給出指令執(zhí)行過程解 釋。( 6 分)解 ： Disp=6,Rb=BX六、某微機(jī)系統(tǒng)有 16 根地址線， 8 根數(shù)據(jù)線，地址空間安排為： 8K 系統(tǒng)程序存儲區(qū)， 用

26、ROM 芯片，安排在地址最低區(qū)；接著 24K 作為用戶 程序區(qū)，采用 RAM 芯片；其后的 16K 空間為設(shè) 備區(qū)。給定芯片如下： ROM 和 RAM 芯片為 16K X 8,有R/W#控制線，CS #片選信號線，M/IO# 選擇線，(其中表示低電平有效) 。請給出各存 儲區(qū)的地址空間，并畫出連線圖。( 11分)解：第一片： 0000H 到 1FFFH 第二片： 2000H 到 7FFFH 第三片： 8000H 到 BFFFH七、分析單總線結(jié)構(gòu)的CPU 中，指令 ADD(R0)+，(R1)的指令流程。數(shù)據(jù)通路結(jié)構(gòu)如下圖 所示。指令功能為：(R0) + ( R1)-R1 (10分）? 解：解：指

27、令功能：? (R1) + ( RO) f RO? 指令流程如下：? (1)(PC)fMAR ， Read，(PC)1fZ；送指令地址，讀主存? (2) (Z) fPC；PC1 fPC? (3) M fMDR fIR；取指令到IR? (4)(R1)fMAR ，Read；送源操作數(shù)地址? (5) MfMDRfY；取出源操作數(shù)到 Y 中? (6)(Y)(RO)fZ；執(zhí)行加法運(yùn)算，結(jié)果暫存 Z? (7)(Z)fRO；加法結(jié)果送回目標(biāo)寄存器得分評卷人一、選擇題（每小題2分，共20分）1. 算術(shù)/邏輯運(yùn)算單元74181ALU可完成A .16種算術(shù)運(yùn)算功能B .16種邏輯運(yùn)算功能C .16種算術(shù)運(yùn)算功能和1

28、6種邏輯運(yùn)算功能D . 4位乘法運(yùn)算和除法運(yùn)算功能2 .假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是A. 11001011B. 11010110C. 11000001D . 1101100四片 74181ALU 和一片 74182CLA器件相配合，具有如下進(jìn)位傳送功能A.行波進(jìn)位B .組內(nèi)先行進(jìn)位，組間先行進(jìn)位C .組內(nèi)先行進(jìn)位，組間行波進(jìn)位D .組內(nèi)行波進(jìn)位，組間先行進(jìn)位4.用于對某個(gè)寄存器中操作數(shù)的尋址方式稱為 尋址A .直接 B.間接 C .寄存器直接D .寄存器間接5 .就微命令的編碼方式而言，若微命令的個(gè)數(shù)已經(jīng)確定，則 A. 編碼表示法與直接表示法的微指令字長大

29、小關(guān)系不確定。B . 編碼表示法與直接表示法的微指令字長相等C. 直接表示法比編碼表示法的微指令字長短。D. 編碼表示法比直接表示法的微指令字長短。6. 相聯(lián)存貯器是按進(jìn)行尋址的存貯器A.地址指定方式B .堆棧存取方式C.內(nèi)容指定方式D .地址指定與堆棧7. 操作控制器的功能是。A.產(chǎn)生時(shí)序信號B .從主存取出一條指令C.完成指令操作的譯碼8. 采用串行接口進(jìn)行七位 ASC H碼傳送，帶有1位奇偶校驗(yàn)位、1位起始位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為 。A . 960 B . 873 C . 1371 D. 4809 . 發(fā)生中斷請求的條件是。A 一條指令執(zhí)行結(jié)束B 一次I/

30、O操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障D. 次DMA操作結(jié)束10 .CRT的分辨率為1024*1024像素，像素的顏色數(shù)為 64K，則刷新存儲器的容量為得分評卷人D . 2MB是A . 512KB B . 1MB C . 256KB填空題（每空1分，共24 分）1. 對存儲器的要求。為了解決這方面的矛盾，計(jì)算機(jī)采用多級 存儲體系結(jié)構(gòu)。2. 主存與cache的地址映射有、三種方式。其中最后一種方式適度地兼顧了前二者的優(yōu)點(diǎn)，又盡量避免其 缺點(diǎn)，從靈活性、命中率、硬件投資來說較為理想。3. CPU中至少有如下六類寄存器：寄存器，計(jì)數(shù)器,寄存器，緩沖寄存器，累加寄存器，狀態(tài)條件寄存器。4.CPU周期也稱為；一

31、個(gè)CPU周期包含若干個(gè)。任何一條指令的指令周期至少需要個(gè)CPU周期。5.若X補(bǔ)=11001100，則數(shù)X的十進(jìn)制數(shù)真值是。6.一位全加器本位和 Si的邏輯表達(dá)式是，進(jìn)位位Ci+1的邏輯表達(dá)式是。7.微程序控制器主要由、和三大部分組成。8. 中斷處理過程可以進(jìn)行。優(yōu)先級的設(shè)備可以中斷優(yōu)先級比它的設(shè)備的中斷服務(wù)程序。9. 動態(tài)存儲器的刷新方式有以下三種，和簡答題（共23分）1. （12分）馮 諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是什么？它的硬件系統(tǒng)包含哪些主要組成部分？各部分 功能是什么?3（6 分）總線集中式仲裁有哪幾種方式 ?并說明各自的優(yōu)缺點(diǎn) .四應(yīng)用題 （共 33 分 ）1. （ 9分）已知X=

32、+0.10111 , Y= +0.11011，求X補(bǔ)，X 補(bǔ)，Y補(bǔ)，-Y補(bǔ) ，然后用變形補(bǔ)碼計(jì)算X+Y補(bǔ)，X Y補(bǔ),并討論結(jié)果是否溢出。假設(shè)機(jī)器字長為8位。2. （ 12 分）下面是程序中斷方式基本接口示意圖，簡要說明 IM， IR ， EI， RD， BS 五個(gè)觸發(fā)器及 INTA 信號的名稱及作用。3. （ 12 分）用 16K*4 位的 RAM 芯片構(gòu)成 64K*8 位的存儲系統(tǒng)，問：（ 1 ） 計(jì)算一共需要多少個(gè) RAM 芯片？分幾組？（ 4 分）（ 2 ） 整個(gè)存儲系統(tǒng)需要多少根數(shù)據(jù)線？（ 1 分）（ 3 ） 計(jì)算整個(gè)存儲系統(tǒng)需要多少根地址線？其中要多少根作片選譯碼信號？（4 分）（4

33、） 畫出該存儲系統(tǒng)的組成框圖。（ 3 分）一 選擇題（每小題 2 分，共 20 分）1 5: C D B C D6 10 : C D A A D二 填空題（每空 1 分，共 24 分）1 容量大，速度快，成本低2 全相聯(lián)映射，直接映射，組相聯(lián)映射（第三個(gè)必須是 組相聯(lián)映射”其它2個(gè)位置可以互換）3指令，程序，地址（第二個(gè)必須是 程序”其它2個(gè)位置可以互換）4機(jī)器周期，時(shí)鐘周期（或節(jié)拍脈沖或T周期），2（順序不可換）5 526 Si=Ai ® Bi ® Ci，Ci+仁Ci （Ai ® Bi） +AiBi（順序不可換）7控制存儲器（或微控存或微程序控制存儲器） ，微指令寄存器，地址轉(zhuǎn)移邏輯8 嵌套，高，低（順序不可換）9 集中式刷新，分散式刷新，異步刷新三.簡答題（共2 3分）1、本小題一共1 2分。主要思想占2分，5大部件名稱各占1分，各部件功能各占1分答：馮諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是存儲程序并按順序執(zhí)行。各部分及其功能如