計算機(jī)組成原理試題及答案

1、計算機(jī)組成原理試題及答案一、選擇題 （每題 3 分，共 36分） 1、下列數(shù)中最小的數(shù)是（）。 BA （ 1010010）2B （ 00101000）BCD2、某機(jī)字長 16 位，采用定點整數(shù)表示，符號位為整數(shù)為（ ），最小負(fù)整數(shù)為（A+（ 215-1），-（215-1）BC+（ 214-1）， -（215-1）D3、運算器雖由許多部件組成，但核心部分是（A 數(shù)據(jù)總線 B 算術(shù)邏輯運算單元C （512）8 D （235）161 位，尾數(shù)為 15 位，則可表示的最大正 ）。 A+（2 15-1）,-（216-1）+（215-1）, -（1-2 15）BC 多路開關(guān) D 累加寄存器4、在定點運算器

2、中，無論采用雙符號位還是采用單符號位，都必須要有溢出判斷電路，它一般用（ ）來實現(xiàn) C A 與非門 B 或非門5、立即尋址是指（） BA 指令中直接給出操作數(shù)地址 C 指令中間接給出操作數(shù)6、輸入輸出指令的功能是（C 異或門 D 與或非門B 指令中直接給出操作數(shù)D 指令中間接給出操作數(shù)地址 ）CA 進(jìn)行算術(shù)運算和邏輯運算B 進(jìn)行主存與 CPU 之間的數(shù)據(jù)傳送C 進(jìn)行 CPU 與 I/O 設(shè)備之間的數(shù)據(jù)傳送D 改變程序執(zhí)行的順序7、微程序控制器中，機(jī)器指令與微指令的關(guān)系是（） DA 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行B 一條微指令由若干條機(jī)器指令組成C 每一條機(jī)器指令由一條微指令來執(zhí)行D

3、 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行8、相對指令流水線方案和多指令周期方案，單指令周期方案的資源利用率和性價比 （ ） AA 最低 B 居中 C 最高 D 都差不多9、 某一 RAM芯片，其容量為1024X 8位，除電源端和接地端外，連同片選和讀/寫信號該芯片引出腿的最小數(shù)目為（） BA 23 B 20 C 17 D 1910、在主存和 CPU 之間增加 Cache 的目的是（）。 CA 擴(kuò)大主存的容量 B 增加 CPU 中通用寄存器的數(shù)量C 解決 CPU 和主存之間的速度匹配 D 代替 CPU 中寄存器工作11 、計算機(jī)系統(tǒng)的輸入輸出接口是（）之間的交接界面。 BA CPU

4、與存儲器 B 主機(jī)與外圍設(shè)備 C 存儲器與外圍設(shè)備D CPU 與系統(tǒng)總線12、在采用 DMA 方式的 I/O 系統(tǒng)中，其基本思想是在（ ）之間建立直接的數(shù)據(jù)通路。 B A CPU 與存儲器 B 主機(jī)與外圍設(shè)備 C 外設(shè)與外設(shè) D CPU 與主存二、判斷題 （每題 3分，共 15 分）1 、兩個補(bǔ)碼相加，只有在最高位都是 1 時有可能產(chǎn)生溢出。 （ X ）2、 相對尋址方式中，操作數(shù)的有效地址等于程序計數(shù)器內(nèi)容與偏移量之和（V ）3、指令是程序設(shè)計人員與計算機(jī)系統(tǒng)溝通的媒介，微指令是計算機(jī)指令和硬件電路建立聯(lián) 系的媒介。 （ V ）4、 半導(dǎo)體ROM是非易失性的，斷電后仍然能保持記憶。（ V ）

5、5、 在統(tǒng)一編址方式下，CPU訪問I/O端口時必須使用專用的 I/O命令。 （ V ）三、簡答題 （共 29 分）1、簡述浮點運算器的作用，它由哪幾部分組成？（7 分）2、 計算機(jī)指令中要用到的操作數(shù)一般可以來自哪些部件？（ 7 分）CPU 內(nèi)部的通用寄存器 外圍設(shè)備中的一個寄存器 內(nèi)存儲器的一個存儲單元3、 Cache有哪三種基本映像方式？直接映像方式的主要優(yōu)缺點是什么？（7 分）4、簡述總線的串行傳送、（ 8 分）并行傳送、 復(fù)用傳送和數(shù)據(jù)包傳送四種基本信息傳輸方式的特點。四、計算題 （每題 10分，共 20 分）1、寫出 X=10111101 ， Y=-00101011 的原碼和補(bǔ)碼表示

6、，并用補(bǔ)碼計算兩個數(shù)的和2、將十進(jìn)制數(shù) -0.288 轉(zhuǎn)換成二進(jìn)制數(shù)，再寫出它的原碼、反碼、補(bǔ)碼表示（符號位和數(shù)值 位共 8 位）計算機(jī)組成原理試題及答案 5一、選擇題（共 20分，每題 1 分）1指令系統(tǒng)中采用不同尋址方式的目的主要是 。A. 可降低指令譯碼難度； B.縮短指令字長，擴(kuò)大尋址空間，提高編程靈活性；C.實現(xiàn)程序控制；D.尋找操作數(shù)。2計算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積木化，缺點是 。A. 地址信息、數(shù)據(jù)信息和控制信息不能同時出現(xiàn)；B.地址信息與數(shù)據(jù)信息不能同時出現(xiàn);C.兩種信息源的代碼在總線中不能同時傳送；D.地址信息與數(shù)據(jù)信息能同時出現(xiàn)。3 一個16KX 32位的存儲器

7、，其地址線和數(shù)據(jù)線的總和是 。A. 48； B. 46； C . 36； D. 38。4. 下列敘述中 是正確的。A.主存可由RAM和ROMS成；B.主存只能由 ROMS成；C.主存只能由 RAM組成；D.主存只能由SRAM組成。5在三種集中式總線控制中， 方式響應(yīng)時間最快。A.鏈?zhǔn)讲樵?；B.計數(shù)器定時查詢； C.獨立請求；D.以上都不是。6可編程的只讀存儲器 。A.不一定是可改寫的； B. 定是可改寫的；C. 一定是不可改寫的；D.以上都不對。7下述 種情況會提出中斷請求。A.產(chǎn)生存儲周期“竊取”；B.在鍵盤輸入過程中，每按一次鍵；C.兩數(shù)相加結(jié)果為零；D.結(jié)果溢出。8. 下列敘述中 是錯誤

8、的。A. 采用微程序控制器的處理器稱為微處理器；B. 在微指令編碼中，編碼效率最低的是直接編碼方式；C. 在各種微地址形成方式中，增量計數(shù)器法需要的順序控制字段較短；D. 以上都是錯的。9. 直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入 。A. PC B.地址寄存器；C.累加器D. ACC10響應(yīng)中斷請求的條件是 。A.外設(shè)提出中斷；B.外設(shè)工作完成和系統(tǒng)允許時；C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“ 1”時。 D . CPU提出中斷。11 變址尋址和基址尋址的有效地址形成方式類似，但是 。A. 變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的；B. 在程序執(zhí)行過程中，變址寄存器和基址寄存器和內(nèi)

9、容都可變的；C. 在程序執(zhí)行過程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變；D. 變址寄存器的內(nèi)容在程序執(zhí)行過程中是可變的。12在原碼加減交替除法中，符號位單獨處理，參加操作的數(shù)是 。A.原碼；B.絕對值；C.絕對值的補(bǔ)碼；D.補(bǔ)碼。13 . DMA方 式。A.既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；B.不能取代中斷方式；C.也能向CPU青求中斷處理數(shù)據(jù)傳送；D.能取代中斷方式。14 .設(shè)機(jī)器字長為32位，存儲容量為16MB若按雙字編址，其尋址范圍是。A. 8MB； B. 2M； C. 4M； D. 16M。15 .設(shè)變址寄存器為 X,形式地址為D,某機(jī)具有先間址后變址的

10、尋址方式，則這種尋址方式的有效地址為 。A. EA = (X) +D ； B. EA = (X) + (D) ； C. EA = (X) +D) ； D. EA = X +D 。16 .程序計數(shù)器PC屬于。A.運算器；B.控制器；C.存儲器；D. I/O設(shè)備。17.計算機(jī)執(zhí)行乘法指令時,由于其操作較復(fù)雜,需要更多的時間,通常采用控制方式。A.延長機(jī)器周期內(nèi)節(jié)拍數(shù)的；B.異步；C.中央與局部控制相結(jié)合的；D.同步。18目前在小型和微型計算機(jī)里最普遍采用的字母與字符編碼是 。A. BCD碼；B.十六進(jìn)制代碼； C. ASCII碼；D.海明碼。19設(shè)寄存器內(nèi)容為 10000000,若它等于 -0 ,

11、則為 。A.原碼；B.補(bǔ)碼；C.反碼；D.移碼。20 在下述有關(guān)不恢復(fù)余數(shù)法何時需恢復(fù)余數(shù)的說法中， 是正確的。A.最后一次余數(shù)為正時，要恢復(fù)一次余數(shù)；B.最后一次余數(shù)為負(fù)時，要恢復(fù)一次余數(shù)；C.最后一次余數(shù)為0時，要恢復(fù)一次余數(shù)；D.任何時候都不恢復(fù)余數(shù)。二、填空題（共 20 分，每空 1 分）1.1/0與主機(jī)交換信息的方式中,A 和B都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中C體現(xiàn)CPU與設(shè)備是串行工作的。2 .設(shè)n = 8 （不包括符號位），機(jī)器完成一次加和移位各需100ns,則原碼一位乘最多需A ns,補(bǔ)碼 Booth 算法最多需B ns 。3對于一條隱含尋址的算術(shù)運算指令，其指令字中不明確給出A

12、 ，其中一個操作數(shù)通常隱含在 B 中。4設(shè)浮點數(shù)階碼為 4 位（含 1 位階符），用移碼表示，尾數(shù)為16 位（含 1 位數(shù)符），用補(bǔ)碼規(guī)格化表示，則對應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為A,真值為B （十進(jìn)制表示）；對應(yīng)其絕對值最小負(fù)數(shù)的機(jī)器數(shù)形式為C,真值為D在總線的異步通信方式中，通信的雙方可以通過十進(jìn)制表示）。5A、 B 和三種類型聯(lián)絡(luò)。6磁表面存儲器的記錄方式總的可分為B 兩大類，前者的特點是C，后者的特點D。7在微程序控制器中，一條機(jī)器指令對應(yīng)一個A,若某機(jī)有 38條機(jī)器指令,通?？蓪λ?、計算題（ 6 分）設(shè)機(jī)器A的主頻為8MHz機(jī)器周期含4個時鐘周期，且該機(jī)的平均指令執(zhí)行速度是0.4MIPS

13、，試求該機(jī)的平均指令周期和機(jī)器周期。每個指令周期包含幾個機(jī)器周期？如果機(jī)器B 的主頻為12MHz且機(jī)器周期也含 4個時鐘周期，試問 B機(jī)的平均指令執(zhí)行速度為多少MIPS？五、簡答題（共 20 分）1.說明微程序控制器中微指令的地址有幾種形成方式。（6 分）2.什么是計算機(jī)的主頻，主頻和機(jī)器周期有什么關(guān)系？（4 分)( CU 4)4 .某機(jī)主存容量為4MX 16位，且存儲字長等于指令字長，若該機(jī)的指令系統(tǒng)具備65 種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、變址五種尋址方式。（5 分）1）畫出一地址指令格式并指出各字段的作用（2）該指令直接尋址的最大范圍 （十進(jìn)制表示） ；（ 3）一次

14、間址的尋址范圍（十進(jìn)制表示）；（4）相對尋址的位移量（十進(jìn)制表示）。六、問答題（共 15 分）1.按序?qū)懗鐾瓿梢粭l加法指令SUB a（ a為主存地址）兩種控制器所發(fā)出的微操作命令及節(jié)拍安排。（ 8 分）2 .假設(shè)磁盤采用 DMA方式與主機(jī)交換信息，其傳輸速率為2MB/S，而且DMA的預(yù)處理需 1000個時鐘周期，DMA完成傳送后處理中斷需 500個時鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長度為 4KB,試 問在硬盤工作時，50MHz的處理器需用多少時間比率進(jìn)行DMAi助操作（預(yù)處理和后處理）。七、設(shè)計題（ 10 分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用 作訪存控制信號（低電平有效），用作讀寫控制信號

15、（高電平為讀，低電平為寫）?，F(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲器的連接圖，要求：（1）存儲芯片地址空間分配為：08191為系統(tǒng)程序區(qū)；819232767為用戶程序區(qū)。（ 2）指出選用的存儲芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。計算機(jī)組成原理試題 5 答案一、選擇題（共 20 分，每題 1 分）1.C 2. C 3. C4.A5. C 6.A7. B 8. A 9.A 10. B 11.C 12. C 13. B 14. B15. B 16. B 17.C18. C 19. A 20.B二、填空題（共20分，每空 1 分）1.A.程序查詢方式B.中斷方式C.程序

16、查詢方式2. A. 1600B. 17003.A.操作數(shù)的地址B.累加器4.A.1,111;0.11 1( 15個1)B. 27x (1 -2-15)C.0,000;1.01 1( 14個 1) D. -2-8x(2 -1+2-15)5. A.不互鎖 B.半互鎖C .全互鎖6. A.歸零制 B .不歸零制C. 不論記錄的代碼是 0或1,在記錄下一個信息之前，記錄電流要恢復(fù)到零電流D. 磁頭線圈中始終有電流7 . A.微程序B . 41個微程序。2答：總線判優(yōu)就是當(dāng)總線上各個主設(shè)備同時要求占用總線時，通過總線控制器，按一定的 優(yōu)先等級順序確定某個主設(shè)備可以占用總線。3答：所謂并行包含同時性和并發(fā)

17、性兩個方面。前者是指兩個或多個事件在同一時刻發(fā)生， 后者是指兩個或多個事件在同一時間段發(fā)生。也就是說，在同一時刻或同一時間段內(nèi)完成兩 種或兩種以上性質(zhì)相同或不同的功能，只要在時間上互相重疊，就存在并行性。4答：進(jìn)位鏈?zhǔn)莻鬟f進(jìn)位的邏輯電路。5答：間址需通過訪存（若是多次間址還需多次訪存）得到有效地址。四、計算題（共 5 分）答：根據(jù)機(jī)器 A的主頻為8MHz得時鐘周期為 =0.125（1）機(jī)器周期 =0.125 X 4 = 0.5卩s （ 2）平均指令執(zhí)行時間是=2.5 ys（ 3）每個指令周期含 = 5 個機(jī)器周期（ 4 在機(jī)器周期所含時鐘周期數(shù)相同的前提下， 兩機(jī)平均指令執(zhí)行速度與它們的主頻有

18、關(guān)， 即=則B機(jī)的平均指令執(zhí)行速度 =0.6MIPS五、簡答題（共 20 分）1. （6分）答：（ 1）直接由微指令的下地址字段指出。（ 2）根據(jù)機(jī)器指令的操作碼形成。（ 3）增量計數(shù)器法。（ 4）根據(jù)各種標(biāo)志決定微指令分支轉(zhuǎn)移的地址。（ 5）通過測試網(wǎng)絡(luò)形成。（ 6）由硬件產(chǎn)生微程序入口地址。2. 答：一臺機(jī)器時鐘信號的頻率即為主頻，主頻的倒數(shù)稱作時鐘周期，機(jī)器周期內(nèi)包含若干 個時鐘周期。4. ( 5分)答：(1) 一地址指令格式為(1分)OP M AOP 操作碼字段，共 7 位，可反映 65 種操作； M 尋址方式特征字段，共 3 位，可反映 5 種尋 址方式；A形式地址字段，共 16-7

19、- 3 = 6 位 (1分)( 2) 直接尋址的最大范圍為 26 = 64( 1 分)( 3) 由于存儲字長為 16 位，故一次間址的尋址范圍為 216 = 65536(1 分)( 4) 相對尋址的位移量為 - 32 + 31(1分)六、問答題(共 15分)1 .( 8分)組合邏輯控制器完成 SUB a指令的微操作命令及節(jié)拍安排為：取指周期(2 分)TOPS MAR 1R T1M(MAR)t MDR (PC) + 1 PCT2MDPIR, OP(IR) ID執(zhí)行周期(2 分)T0 Ad(IR) tMAR 1R (即 aMART1M(MAR)tMDR T2(ACC) - (MDRRACC微程序控

20、制器完成 ADD a 指令的微操作命令及節(jié)拍安排為：取指周期( 2 分) TOPCtMAR， 1tR T1Ad(CMDR)tCMART2M(MAR)tMDR， (PC) + 1 tPC T3Ad(CMDR)tCMAR T4MDRtIRT5 OP(IR) t微地址形成部件t CMAR執(zhí)行周期(2 分)T0 Ad(IR) tMAR 1tr (即 tMAR T1Ad(CMDR)TCMART2M(MAR)tMDR T3Ad(CMDR)tCMAR T4(ACC) + (MDR) tACCT5Ad(CMDR)tCMAR2 . ( 7分)DMA專送過程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個階段。傳送4KB的數(shù)據(jù)長

21、度需4KB/2MB/s = O.OO2 秒 (2分)如果磁盤不斷進(jìn)行傳輸，每秒所需DMA輔助操作的時鐘周期數(shù)為 (1000 + 500)/0.002 = 750000故DMA輔助操作占用 CPU的時間比率為750000 /(50 X 106) X 100% = 1.5 % (3分)七、設(shè)計題( 10分)( 1 )二進(jìn)制地址碼( 2 分)A15A11 A7A00 81918KX8 位 ROM 1 片 8192 327678KX8 位 RAM 3 片(2) 08191為系統(tǒng)程序區(qū)，選用 1片8KX8位ROM芯片；(1分)819232767為用戶程序區(qū)，選用 3片8KX8位RAM芯片。(1分)組成原

22、理復(fù)習(xí)題型一、單項選擇題 (在每小題的四個備選答案中，選出一個正確的答案， 并將其號碼填在括號 內(nèi)。每小題 2 分，共 30 分 )1當(dāng)采用雙符號位時，發(fā)生溢出的特征是：雙符號位為 ( C )A) 00C)10B) 11D） 都不是2.在下述存儲器中，允許隨機(jī)訪問的存儲器是（D ）。A）磁帶C）磁盤A）磁鼓D） 半導(dǎo)體存儲器3.若二進(jìn)制數(shù)為1010011.01，則相應(yīng)的十進(jìn)制數(shù)為(D )。A) 191.5C)93.675B) 733.25D)都不是4. 原碼加法運算是指（ A ）.A）取操作數(shù)絕對值直接相加，符號位單獨處理B）操作數(shù)用補(bǔ)碼表示，連同符號位一起相加C）操作數(shù)用補(bǔ)碼表示，根據(jù)符號位

23、決定實際操作D）將操作數(shù)轉(zhuǎn)化為原碼后再相加5. 零地址指令采用（B ）。A）立即尋址C） 間接尋址B）堆棧尋址D） 變址尋址6. 目前軟盤中常用的磁記錄方式是（A）。B）M2F制C） 不歸零一 1制C）調(diào)相制D） 調(diào)頻制7. 在（D ）條件下，規(guī)格化浮點數(shù)尾數(shù)的最高數(shù)位為1A）所有浮點數(shù)C）浮點數(shù)為正B）浮點數(shù)為負(fù)D） 階碼以2為底的正數(shù)8. 堆棧指針SP的內(nèi)容是（ D ）.C）棧底單元內(nèi)容C）棧底單元地址D）棧頂單元內(nèi)容D）棧頂單元地址 二、判斷改錯題（先判斷其描述有無錯誤。若有錯誤，將錯誤描述部分予以改正。每小題 分，共15分）1.集中刷新方式在刷新時間內(nèi)并不影響CPU的讀寫操作。?200

24、9-1-7 06:40?回復(fù)125.65.178.* 2 樓 錯誤 ，異部刷新方式刷新時間內(nèi)并不影響 CPU 的讀寫操作。2 EPROM 中的內(nèi)容一旦寫入，就不能再修改。錯誤， EPROM 中的內(nèi)容一旦寫入，能再修改。三、名詞解釋(每小題 4 分，共 20 分) 1總線：是一組可為多個功能部件共享都公共信息傳送路線 2隨機(jī)存儲器：存儲器任何單元的內(nèi)容可按其地址隨機(jī)的讀取或?qū)懭耄掖嫒r間與單 元都物理位置無關(guān)。四、某信息為 “0110010”，請編制其海明校驗碼， 并給出步驟。(8 分)解： 1 2 3 4 5 6 7 8 9 10 11P1 P2 0 P3 1 1 0 P4 0 1 0四組

25、 P4=0 1 0=1三組 P3=1 1 0=0二組 P2=01010=0一組 P1=01000=1則 10001101010五、Intel 8086 指令： MOV AL ，BX+6 ，設(shè) BX 的內(nèi)容為 2F0AH 。其中：BX為基址尋址方式，指令執(zhí)行的功能為：AL(BX+4 )請給出操作數(shù)尋址圖，并且給出指令執(zhí)行過程解釋。( 6 分)解 ： Disp=6,Rb=BX六、某微機(jī)系統(tǒng)有 16 根地址線， 8 根數(shù)據(jù)線，地址空間安排為： 8K 系統(tǒng)程序存儲區(qū)，用ROM 芯片，安排在地址最低區(qū)；接著 24K 作為用戶程序區(qū)，采用 RAM 芯片；其后的 16K 空間為設(shè)備區(qū)。給定芯片如下：ROM和

26、RAM芯片為16K X 8,有R/W#控制線，CS#片選信號線， M/IO# 選擇線，(其中表示低電平有效) 。請給出各存儲區(qū)的地址空間，并畫出連 線圖。 (11 分)解：第一片： 0000H 到 1FFFH第二片： 2000H 到 7FFFH第三片： 8000H 到 BFFFH七、分析單總線結(jié)構(gòu)的 CPU中，指令 ADD (R0)+ , (R1)的指令流程。數(shù)據(jù)通路結(jié)構(gòu)如下圖所示。 指令功能為：(R0) + ( R1) tR1 (10分)? 解：解：指令功能：? (R1) ( R0)tR0? 指令流程如下：? (1)(PC)tMAR , Read, (PC)1tZ；送指令地址,讀主存(7)(

27、Z) tR0；加法結(jié)果送回目標(biāo)寄存器；執(zhí)行加法運算,結(jié)果暫存 Z? (2) (Z) tPC(3) M tMDRtIR(4) (R1) tMAR , Read ? (5) M tMDRtY? (6)(Y) (R0)tZ；PC1tPC；取指令到 IR；送源操作數(shù)地址；取出源操作數(shù)到 Y 中D 從主存取岀指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號，以解釋執(zhí)行該指令得分評卷人一、選擇題（每小題2分，共20分）1. 算術(shù)/邏輯運算單元74181ALU可完成A .16種算術(shù)運算功能B .16種邏輯運算功能C.16種算術(shù)運算功能和16種邏輯運算功能D . 4位乘法運算和除法運算功能2 .假定下列字符

28、碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校驗的字符碼是A. 11001011B. 11010110C. 11000001D. 11011003.四片74181ALU和一片74182CLA器件相配合，具有如下進(jìn)位傳送功能 A.行波進(jìn)位B .組內(nèi)先行進(jìn)位，組間先行進(jìn)位C .組內(nèi)先行進(jìn)位，組間行波進(jìn)位D .組內(nèi)行波進(jìn)位，組間先行進(jìn)位4 .用于對某個寄存器中操作數(shù)的尋址方式稱為 尋址。A .直接 B 間接 C .寄存器直接D .寄存器間接5.就微命令的編碼方式而言，若微命令的個數(shù)已經(jīng)確定，則 。A. 編碼表示法與直接表示法的微指令字長大小關(guān)系不確定。B. 編碼表示法與直接表示法的微指令字長相等C .

29、直接表示法比編碼表示法的微指令字長短。D.編碼表示法比直接表示法的微指令字長短。6 .相聯(lián)存貯器是按進(jìn)行尋址的存貯器。A .地址指定方式 B .堆棧存取方式C .內(nèi)容指定方式 D .地址指定與堆棧7. 操作控制器的功能是。A.產(chǎn)生時序信號B .從主存取出一條指令C. 完成指令操作的譯碼8. 采用串行接口進(jìn)行七位 ASC H碼傳送,特率為9600波特時,帶有1位奇偶校驗位、1位起始位和1位停止位，當(dāng)波字符傳送速率為 。873 C . 1371 D . 4809發(fā)生中斷請求的條件是A 一條指令執(zhí)行結(jié)束B 一次I/O操作結(jié)束C .機(jī)器內(nèi)部發(fā)生故障D. 次DMA操作結(jié)束10 CRT的分辨率為1024*

30、1024像素，像素的顏色數(shù)為64K，則刷新存儲器的容量為A. 512KB B. 1MB C. 256KB D.2MB得分評卷人是填空題（每空1分，共24分）1.對存儲器的要求。為了解決這方面的矛盾，計算機(jī)采用多級 存儲體系結(jié)構(gòu)。2.主存與cache的地址映射有三種方式。其中最后一種方式適度地兼顧了前二者的優(yōu)點，又盡量避免其 缺點，從靈活性、命中率、硬件投資來說較為理想。3.CPU中至少有如下六類寄存器:寄存器,計數(shù)器,4.6.7.8.寄存器，緩沖寄存器，累加寄存器，狀態(tài)條件寄存器。CPU周期也稱為；一個CPU周期包含若干個令的指令周期至少需要個CPU周期。5.若X補(bǔ)=11001100，則數(shù)X的

31、十進(jìn)制數(shù)真值是一位全加器本位和Si的邏輯表達(dá)式是達(dá)式是微程序控制器主要由中斷處理過程可以進(jìn)行。優(yōu)先級。任何一條指，進(jìn)位位Ci+1的邏輯表三大部分組成。的設(shè)備可以中斷優(yōu)先級比它的設(shè)備的中斷服務(wù)程序。9.動態(tài)存儲器的刷新方式有以下三種簡答題（共23分）1 .功能是什么?（12分）馮諾依曼型計算機(jī)的主要設(shè)計思想是什么？它的硬件系統(tǒng)包含哪些主要組成部分？各部分2 （5 分 ）寫出主機(jī)和外設(shè)的五種信息交換方式。3（6 分）總線集中式仲裁有哪幾種方式 ?并說明各自的優(yōu)缺點 .四應(yīng)用題 （共 33 分）1. （9分）已知X= +0.10111 , Y= +0.11011，求X補(bǔ)，X 補(bǔ)，Y補(bǔ)，Y補(bǔ) ，然后用

32、變形補(bǔ)碼計算X+Y補(bǔ)，X Y補(bǔ),并討論結(jié)果是否溢出。假設(shè)機(jī)器字長為8位。2. （ 12 分）下面是程序中斷方式基本接口示意圖，簡要說明 IM， IR， EI， RD ， BS 五個觸發(fā)器及 INTA 信 號的名稱及作用。3. （ 12 分）用 16K*4 位的 RAM 芯片構(gòu)成 64K*8 位的存儲系統(tǒng)，問：（ 1 ） 計算一共需要多少個 RAM 芯片？分幾組？（ 4 分）（ 2 ） 整個存儲系統(tǒng)需要多少根數(shù)據(jù)線？（ 1 分）（ 3 ） 計算整個存儲系統(tǒng)需要多少根地址線？其中要多少根作片選譯碼信號？（4 分）（4） 畫出該存儲系統(tǒng)的組成框圖。（ 3 分）一 選擇題（每小題 2 分，共 20 分

33、）1 5: C D B C D6 10 : C D A A D二 填空題（每空 1 分，共 24 分）1 容量大，速度快，成本低2 全相聯(lián)映射，直接映射，組相聯(lián)映射（第三個必須是組相聯(lián)映射”其它2個位置可以互換）3指令，程序，地址（第二個必須是程序”其它2個位置可以互換）4機(jī)器周期，時鐘周期（或節(jié)拍脈沖或T周期），2（順序不可換）5 526 Si=Ai ® Bi ® Ci，Ci+仁Ci （Ai ® Bi） +AiBi（順序不可換）7控制存儲器（或微控存或微程序控制存儲器） ，微指令寄存器，地址轉(zhuǎn)移邏輯8 嵌套，高，低（順序不可換）9 集中式刷新，分散式刷新，異步刷新三.簡答題（共2 3分）1、本小題一共1 2分。主要思想占2分，5大部件名稱各占1分，各部件功能各占1分答：馮諾依曼型計算機(jī)的主要設(shè)計思想是存儲程序并按順序執(zhí)行。各部分及其功能如下:存儲器:存放程序和數(shù)據(jù)。運算器:進(jìn)行算術(shù)邏輯運算?？刂破?發(fā)出各種命令，使計算機(jī)自動、協(xié)調(diào)地工作。 輸入設(shè)備:將人們熟悉的信息形式