第8章_存儲(chǔ)器和可編程邏輯器件_20130529第14周第1次課

1、1第第8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件本章課時(shí)：本章課時(shí)：4-5學(xué)時(shí)學(xué)時(shí)第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件2目目 錄錄8.1 概述概述 8.2 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器8.2.1 存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)器的主要技術(shù)指標(biāo)8.2.2 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器8.2.3 只讀存儲(chǔ)器只讀存儲(chǔ)器8.2.4 存儲(chǔ)器擴(kuò)展存儲(chǔ)器擴(kuò)展8.2.5 綜合應(yīng)用綜合應(yīng)用第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件3目目 錄錄8.3 可編程邏輯器件可編程邏輯器件 8.3.1 低密度低密度PLD8.3.2 高密度高密度P

2、LD8.3.3 PLD設(shè)計(jì)流程設(shè)計(jì)流程第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件4作業(yè)作業(yè)8-38-88-98-13第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件58.1 概述概述隨著集成電路設(shè)計(jì)和制造工藝的不斷改進(jìn)和完隨著集成電路設(shè)計(jì)和制造工藝的不斷改進(jìn)和完善，集成電路產(chǎn)品不僅在提高開(kāi)關(guān)速度、降低善，集成電路產(chǎn)品不僅在提高開(kāi)關(guān)速度、降低功耗等方面有了很大的發(fā)展，電路的集成度也功耗等方面有了很大的發(fā)展，電路的集成度也得到了迅速的提高，得到了迅速的提高，大規(guī)模集成電路大規(guī)模集成電路LSI和和超大超大規(guī)模集成電路規(guī)模集成電路VLSI已得到了廣

3、泛的應(yīng)用。已得到了廣泛的應(yīng)用。在分析和設(shè)計(jì)邏輯系統(tǒng)時(shí)，應(yīng)把在分析和設(shè)計(jì)邏輯系統(tǒng)時(shí)，應(yīng)把LSI和和VLSI作作為為一個(gè)功能模塊一個(gè)功能模塊來(lái)進(jìn)行使用。來(lái)進(jìn)行使用。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件6LSI分為通用型和專(zhuān)用型兩大類(lèi)。分為通用型和專(zhuān)用型兩大類(lèi)。通用型通用型LSI是指已被定型的標(biāo)準(zhǔn)化、系列化產(chǎn)品。是指已被定型的標(biāo)準(zhǔn)化、系列化產(chǎn)品。各種型號(hào)的存儲(chǔ)器、微處理器等均屬此類(lèi)。各種型號(hào)的存儲(chǔ)器、微處理器等均屬此類(lèi)。專(zhuān)用型專(zhuān)用型LSI是指為某種特殊用途而專(zhuān)門(mén)設(shè)計(jì)制作是指為某種特殊用途而專(zhuān)門(mén)設(shè)計(jì)制作的功能塊，只能使用在一些專(zhuān)用場(chǎng)所或設(shè)備中。的功能塊，只能使用在一

4、些專(zhuān)用場(chǎng)所或設(shè)備中。本章簡(jiǎn)要介紹存儲(chǔ)器和可編程邏輯器件。本章簡(jiǎn)要介紹存儲(chǔ)器和可編程邏輯器件。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件78.2 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器（簡(jiǎn)稱(chēng)存儲(chǔ)器）半導(dǎo)體存儲(chǔ)器（簡(jiǎn)稱(chēng)存儲(chǔ)器）是一種能存儲(chǔ)大是一種能存儲(chǔ)大量二值信息或數(shù)據(jù)的半導(dǎo)體器件。量二值信息或數(shù)據(jù)的半導(dǎo)體器件。它可以存儲(chǔ)用戶(hù)程序以及實(shí)時(shí)數(shù)據(jù)等多種信息。它可以存儲(chǔ)用戶(hù)程序以及實(shí)時(shí)數(shù)據(jù)等多種信息。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件8存儲(chǔ)器分類(lèi)存儲(chǔ)器分類(lèi) 按按讀寫(xiě)功能分為：讀寫(xiě)功能分為：只讀存儲(chǔ)器只讀存儲(chǔ)器（Read-Only Me

5、mory，ROM）和）和隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器（Random Access Memory，RAM）。）。 按在計(jì)算機(jī)系統(tǒng)中的作用分為：主存儲(chǔ)器（內(nèi)按在計(jì)算機(jī)系統(tǒng)中的作用分為：主存儲(chǔ)器（內(nèi)存）、輔助存儲(chǔ)器（外存）和高速緩沖存儲(chǔ)器。存）、輔助存儲(chǔ)器（外存）和高速緩沖存儲(chǔ)器。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件9按按信息的可保存性信息的可保存性分為：分為： 易失性存儲(chǔ)器和非易易失性存儲(chǔ)器和非易失性存儲(chǔ)器失性存儲(chǔ)器。易失性存儲(chǔ)器易失性存儲(chǔ)器在系統(tǒng)關(guān)閉時(shí)會(huì)失去存儲(chǔ)的信息，在系統(tǒng)關(guān)閉時(shí)會(huì)失去存儲(chǔ)的信息，它需要持續(xù)的電源供應(yīng)以維持?jǐn)?shù)據(jù)。大部分的它需要持續(xù)的電源供應(yīng)以維持?jǐn)?shù)

6、據(jù)。大部分的RAM都屬于此類(lèi)。都屬于此類(lèi)。非易失存儲(chǔ)器非易失存儲(chǔ)器在系統(tǒng)關(guān)閉或無(wú)電源供應(yīng)時(shí)仍能在系統(tǒng)關(guān)閉或無(wú)電源供應(yīng)時(shí)仍能保持?jǐn)?shù)據(jù)信息，如保持?jǐn)?shù)據(jù)信息，如ROM半導(dǎo)體存儲(chǔ)器、磁介質(zhì)半導(dǎo)體存儲(chǔ)器、磁介質(zhì)或光介質(zhì)存儲(chǔ)器?；蚬饨橘|(zhì)存儲(chǔ)器。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件10半導(dǎo)體存儲(chǔ)器按讀寫(xiě)功能分類(lèi)時(shí)的詳細(xì)情況如半導(dǎo)體存儲(chǔ)器按讀寫(xiě)功能分類(lèi)時(shí)的詳細(xì)情況如下圖所示：下圖所示：半導(dǎo)半導(dǎo)體存體存儲(chǔ)器儲(chǔ)器ROM固定固定ROM（又稱(chēng)掩膜（又稱(chēng)掩膜ROM）可編程可編程ROM可編程可編程ROM（PROM）可擦除可擦除PROM（EPROM）電子可擦除電子可擦除EPROM（E2P

7、ROM）快閃存儲(chǔ)器快閃存儲(chǔ)器RAM靜態(tài)靜態(tài)RAM（SRAM）動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM）第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件11對(duì)存儲(chǔ)器的操作（也稱(chēng)為訪問(wèn)）通常分為兩類(lèi)：對(duì)存儲(chǔ)器的操作（也稱(chēng)為訪問(wèn)）通常分為兩類(lèi)：讀操作和寫(xiě)操作讀操作和寫(xiě)操作。讀操作讀操作是從存儲(chǔ)器中取出其存儲(chǔ)信息的過(guò)程；是從存儲(chǔ)器中取出其存儲(chǔ)信息的過(guò)程；寫(xiě)操作寫(xiě)操作是把信息存入到存儲(chǔ)器的過(guò)程。是把信息存入到存儲(chǔ)器的過(guò)程。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件128.2.1 存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)器的主要技術(shù)指標(biāo) 存儲(chǔ)器的技術(shù)指標(biāo)包括存儲(chǔ)器的技術(shù)指標(biāo)包括存儲(chǔ)

8、容量、存取速度存儲(chǔ)容量、存取速度、可靠性、功耗、工作溫度范圍和體積等。可靠性、功耗、工作溫度范圍和體積等。 其中存儲(chǔ)容量和存取速度為其主要指標(biāo)。其中存儲(chǔ)容量和存取速度為其主要指標(biāo)。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件131. 存儲(chǔ)容量存儲(chǔ)容量1. 存儲(chǔ)容量存儲(chǔ)容量是指存儲(chǔ)器可以存儲(chǔ)的二進(jìn)制信息量，是指存儲(chǔ)器可以存儲(chǔ)的二進(jìn)制信息量，單位為位或比特（單位為位或比特（bit）。）。存儲(chǔ)器中的一個(gè)基本存儲(chǔ)單元能存儲(chǔ)存儲(chǔ)器中的一個(gè)基本存儲(chǔ)單元能存儲(chǔ)1bit的信息，的信息，也就是可以存入一個(gè)也就是可以存入一個(gè)0或一個(gè)或一個(gè)1，所以存儲(chǔ)容量，所以存儲(chǔ)容量就是該存儲(chǔ)器基本

9、存儲(chǔ)單元的總數(shù)。就是該存儲(chǔ)器基本存儲(chǔ)單元的總數(shù)。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件14一個(gè)內(nèi)有一個(gè)內(nèi)有8192個(gè)基本存儲(chǔ)單元的存儲(chǔ)器，其存儲(chǔ)個(gè)基本存儲(chǔ)單元的存儲(chǔ)器，其存儲(chǔ)容量為容量為8kbit（1k=210=1024）；）；一個(gè)存儲(chǔ)器有一個(gè)存儲(chǔ)器有10根地址線，根地址線，如果每次可以讀（寫(xiě)）如果每次可以讀（寫(xiě)）8位二值碼，說(shuō)明它可以存儲(chǔ)位二值碼，說(shuō)明它可以存儲(chǔ)1k個(gè)字，每字為個(gè)字，每字為8位，位，這時(shí)的存儲(chǔ)容量也可以用這時(shí)的存儲(chǔ)容量也可以用1k 8位位來(lái)表示。來(lái)表示。也就是說(shuō)，也就是說(shuō)，n根根地址線地址線，m位數(shù)據(jù)線的存儲(chǔ)器的存位數(shù)據(jù)線的存儲(chǔ)器的存儲(chǔ)容量為

10、儲(chǔ)容量為2n m位位。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件152. 存取速度存取速度 存儲(chǔ)器的存取時(shí)間定義為存儲(chǔ)器從接收存儲(chǔ)單存儲(chǔ)器的存取時(shí)間定義為存儲(chǔ)器從接收存儲(chǔ)單元地址碼開(kāi)始，到取出或存入數(shù)據(jù)為止所需的元地址碼開(kāi)始，到取出或存入數(shù)據(jù)為止所需的時(shí)間，其上限值稱(chēng)為最大存取時(shí)間。時(shí)間，其上限值稱(chēng)為最大存取時(shí)間。 存取時(shí)間的大小反映了存儲(chǔ)速度的快慢。存取存取時(shí)間的大小反映了存儲(chǔ)速度的快慢。存取時(shí)間越短，則存取速度越快。時(shí)間越短，則存取速度越快。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件168.2.2 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器 隨

11、機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM，又稱(chēng)為讀寫(xiě)存儲(chǔ)器，又稱(chēng)為讀寫(xiě)存儲(chǔ)器。在工作過(guò)程中，既可從在工作過(guò)程中，既可從RAM的任意單元讀出信的任意單元讀出信息，又可以把外部信息寫(xiě)入任意單元。息，又可以把外部信息寫(xiě)入任意單元。因此，它具有讀、寫(xiě)方便的優(yōu)點(diǎn)，但由于具有因此，它具有讀、寫(xiě)方便的優(yōu)點(diǎn)，但由于具有易失性，所以不利于數(shù)據(jù)的長(zhǎng)期保存。易失性，所以不利于數(shù)據(jù)的長(zhǎng)期保存。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件17根據(jù)存儲(chǔ)單元工作原理的不同，根據(jù)存儲(chǔ)單元工作原理的不同，RAM可分為可分為靜靜態(tài)隨機(jī)存儲(chǔ)器態(tài)隨機(jī)存儲(chǔ)器SRAM和動(dòng)態(tài)隨機(jī)存儲(chǔ)器和動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM兩大類(lèi)。

12、兩大類(lèi)。SRAM的數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，數(shù)的數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，數(shù)據(jù)就能保存，但其集成度受到限制。據(jù)就能保存，但其集成度受到限制。DRAM一一般采用般采用MOS管的柵極電容來(lái)存儲(chǔ)信息，必須由管的柵極電容來(lái)存儲(chǔ)信息，必須由刷新電路定期刷新，但集成度高。刷新電路定期刷新，但集成度高。SRAM速度非?？?，但其價(jià)格較貴。速度非?？?，但其價(jià)格較貴。DRAM的的速度比速度比SRAM慢，不過(guò)它比慢，不過(guò)它比ROM快?？臁５诘? 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件181. RAM的結(jié)構(gòu)的結(jié)構(gòu) RAM電路通常由電路通常由存儲(chǔ)矩陣、地址譯碼器和讀存儲(chǔ)矩陣、地址譯碼器

13、和讀/寫(xiě)寫(xiě)控制電路控制電路3部分組成，其結(jié)構(gòu)框圖如圖所示。部分組成，其結(jié)構(gòu)框圖如圖所示。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件19存儲(chǔ)矩陣存儲(chǔ)矩陣由若干個(gè)存儲(chǔ)單元由若干個(gè)存儲(chǔ)單元組成組成。在譯碼器和讀在譯碼器和讀/寫(xiě)控制電路的寫(xiě)控制電路的控制下，既可以對(duì)存儲(chǔ)單元控制下，既可以對(duì)存儲(chǔ)單元寫(xiě)入信息，又可以將存儲(chǔ)單寫(xiě)入信息，又可以將存儲(chǔ)單元的信息讀出，完成元的信息讀出，完成讀讀/寫(xiě)操寫(xiě)操作作。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件20地址譯碼器地址譯碼器包括包括行地址譯碼器和列地址譯碼器行地址譯碼器和列地址譯碼器。行地址譯碼器從

14、存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；行地址譯碼器從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；列地址譯碼器從存儲(chǔ)矩陣中選中列存儲(chǔ)單元，列地址譯碼器從存儲(chǔ)矩陣中選中列存儲(chǔ)單元，從而使得行與列均被選中線的從而使得行與列均被選中線的交叉處的存儲(chǔ)單交叉處的存儲(chǔ)單元與輸入元與輸入/輸出線接通輸出線接通。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件21讀讀/寫(xiě)控制電路寫(xiě)控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。用于對(duì)電路的工作狀態(tài)進(jìn)行控制。當(dāng)讀當(dāng)讀/寫(xiě)控制信號(hào)為寫(xiě)控制信號(hào)為高電平時(shí)，執(zhí)行讀操作高電平時(shí)，執(zhí)行讀操作；當(dāng)讀當(dāng)讀/寫(xiě)控制信號(hào)為寫(xiě)控制信號(hào)為低電平時(shí)，執(zhí)行寫(xiě)操作低電平時(shí)，執(zhí)行寫(xiě)操作。第第8 8章章

15、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件22下圖所示為下圖所示為2114RAM的結(jié)構(gòu)框圖。的結(jié)構(gòu)框圖。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件232114RAM的工作模式的工作模式第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件242.靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元 RAM的存儲(chǔ)單元分為的存儲(chǔ)單元分為靜態(tài)存儲(chǔ)單元和動(dòng)態(tài)存儲(chǔ)靜態(tài)存儲(chǔ)單元和動(dòng)態(tài)存儲(chǔ)單元單元兩種。兩種。靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加控是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加控制電路而構(gòu)成的。制電路而構(gòu)成的。 由于使用的器件不同，靜態(tài)存儲(chǔ)單元又分為由于使用的器件

16、不同，靜態(tài)存儲(chǔ)單元又分為MOS型和雙極型型和雙極型兩類(lèi)。兩類(lèi)。 由于由于CMOS集成電路最顯著的特點(diǎn)是靜態(tài)功耗集成電路最顯著的特點(diǎn)是靜態(tài)功耗小，因此其存儲(chǔ)單元在小，因此其存儲(chǔ)單元在RAM中得到了廣泛應(yīng)用。中得到了廣泛應(yīng)用。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件256管管CMOS靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元 V1、V2和和V3、V4組成的基本組成的基本RS觸發(fā)器，用以存儲(chǔ)二值信觸發(fā)器，用以存儲(chǔ)二值信息。息。V5、V6、V7和和V8為門(mén)控管。為門(mén)控管。當(dāng)當(dāng)X、Y都為都為1時(shí)，門(mén)控管導(dǎo)通，時(shí)，門(mén)控管導(dǎo)通，此單元被選中，并與數(shù)據(jù)線接此單元被選中，并與數(shù)據(jù)線接通，可以執(zhí)行

17、讀通，可以執(zhí)行讀/寫(xiě)操作。寫(xiě)操作。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件263. 動(dòng)態(tài)存儲(chǔ)單元?jiǎng)討B(tài)存儲(chǔ)單元 靜態(tài)存儲(chǔ)單元存在的問(wèn)題：靜態(tài)存儲(chǔ)單元存在的問(wèn)題：1）是靠觸發(fā)器來(lái)存儲(chǔ)數(shù)據(jù)的，功耗較大。）是靠觸發(fā)器來(lái)存儲(chǔ)數(shù)據(jù)的，功耗較大。2）由于每個(gè)單元要用多個(gè)管子，芯片的面積較大。）由于每個(gè)單元要用多個(gè)管子，芯片的面積較大。為提高集成度、減小芯片尺寸、降低功耗，常為提高集成度、減小芯片尺寸、降低功耗，常利用利用MOS管柵極電容的電荷存儲(chǔ)效應(yīng)來(lái)組成動(dòng)管柵極電容的電荷存儲(chǔ)效應(yīng)來(lái)組成動(dòng)態(tài)存儲(chǔ)器，以構(gòu)成態(tài)存儲(chǔ)器，以構(gòu)成動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)單元存儲(chǔ)單元。 第第8 8章章 半導(dǎo)體

18、存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件274管動(dòng)態(tài)存儲(chǔ)單元（管動(dòng)態(tài)存儲(chǔ)單元（1）電路組成）電路組成 數(shù)據(jù)信息以電荷的形式存數(shù)據(jù)信息以電荷的形式存儲(chǔ)在柵極電容儲(chǔ)在柵極電容C1和和C2上，上，它們的電壓控制它們的電壓控制V1和和V2的的導(dǎo)通和截止，以決定存儲(chǔ)導(dǎo)通和截止，以決定存儲(chǔ)單元存儲(chǔ)單元存儲(chǔ)1或存儲(chǔ)或存儲(chǔ)0。 V5、V6是位線上分布電容是位線上分布電容預(yù)充電的門(mén)控開(kāi)關(guān)。預(yù)充電的門(mén)控開(kāi)關(guān)。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件28（2）工作原理）工作原理 1）讀操作）讀操作 讀操作開(kāi)始時(shí)，在讀操作開(kāi)始時(shí)，在V5、V6管的柵管的柵極上加預(yù)充電脈沖，極上

19、加預(yù)充電脈沖， 則則 充電到高電平。充電到高電平。,BBCC當(dāng)當(dāng)X、Y同時(shí)為高電平時(shí)，則同時(shí)為高電平時(shí)，則V3、V4、V7和和V8同時(shí)導(dǎo)通。同時(shí)導(dǎo)通。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件29 假設(shè)存儲(chǔ)單元為假設(shè)存儲(chǔ)單元為0狀態(tài)狀態(tài)，即，即V1導(dǎo)通，導(dǎo)通，V2截止，截止，D1輸出為輸出為0，D2輸出為輸出為1，這時(shí)，這時(shí)CB放電，使放電，使位線位線B變?yōu)榈碗娖?。同時(shí)，另變?yōu)榈碗娖?。同時(shí)，另一位線保持高電平不變。這樣，一位線保持高電平不變。這樣，就把存儲(chǔ)單元的狀態(tài)數(shù)據(jù)線就把存儲(chǔ)單元的狀態(tài)數(shù)據(jù)線D上。上。 位線的位線的預(yù)充電預(yù)充電非常重要。非常重要。00第第8

20、8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件302）寫(xiě)操作）寫(xiě)操作 寫(xiě)操作時(shí)，當(dāng)寫(xiě)操作時(shí)，當(dāng)X、Y同時(shí)為同時(shí)為高電平，數(shù)據(jù)線上的數(shù)據(jù)高電平，數(shù)據(jù)線上的數(shù)據(jù)通過(guò)通過(guò)V7和和V8管傳到位線上，管傳到位線上，再經(jīng)過(guò)再經(jīng)過(guò)V3、V4管將數(shù)據(jù)存管將數(shù)據(jù)存入入C1和和C2中。中。11100第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件318.2.3 只讀存儲(chǔ)器只讀存儲(chǔ)器 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM是存儲(chǔ)固定信息的存儲(chǔ)器件，是存儲(chǔ)固定信息的存儲(chǔ)器件，在正常工作時(shí)在正常工作時(shí)ROM存儲(chǔ)的數(shù)據(jù)固定不變，只能存儲(chǔ)的數(shù)據(jù)固定不變，只能讀出，不能隨時(shí)寫(xiě)入，故稱(chēng)為只讀存儲(chǔ)器

21、。讀出，不能隨時(shí)寫(xiě)入，故稱(chēng)為只讀存儲(chǔ)器。ROM為為非易失性器件非易失性器件，當(dāng)器件斷電時(shí)，所存儲(chǔ)，當(dāng)器件斷電時(shí)，所存儲(chǔ)的數(shù)據(jù)不會(huì)丟失。的數(shù)據(jù)不會(huì)丟失。只讀存儲(chǔ)器按數(shù)據(jù)的寫(xiě)入方式分為只讀存儲(chǔ)器按數(shù)據(jù)的寫(xiě)入方式分為固定固定ROM、可編程可編程ROM（PROM）和可擦除可編程）和可擦除可編程ROM（EPROM）。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件32 固定固定ROM所存儲(chǔ)的數(shù)據(jù)已由生產(chǎn)廠家在制造時(shí)用掩所存儲(chǔ)的數(shù)據(jù)已由生產(chǎn)廠家在制造時(shí)用掩模板確定，用戶(hù)無(wú)法進(jìn)行更改，所以也稱(chēng)模板確定，用戶(hù)無(wú)法進(jìn)行更改，所以也稱(chēng)掩模編程掩模編程ROM。 可編程可編程ROM在出廠時(shí)，

22、存儲(chǔ)內(nèi)容全為在出廠時(shí)，存儲(chǔ)內(nèi)容全為1或全為或全為0，用，用戶(hù)根據(jù)自己的需要進(jìn)行編程，但戶(hù)根據(jù)自己的需要進(jìn)行編程，但只能寫(xiě)入一次只能寫(xiě)入一次，一，一旦寫(xiě)入則不能再修改。旦寫(xiě)入則不能再修改。 EPROM具有較強(qiáng)的靈活性，它存儲(chǔ)的內(nèi)容既可按用具有較強(qiáng)的靈活性，它存儲(chǔ)的內(nèi)容既可按用戶(hù)需要寫(xiě)入，也可以擦除后重新寫(xiě)入。包括用戶(hù)需要寫(xiě)入，也可以擦除后重新寫(xiě)入。包括用紫外紫外線擦除的線擦除的PROM、電信號(hào)擦除、電信號(hào)擦除PROM和快閃存儲(chǔ)器和快閃存儲(chǔ)器。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件331. ROM的結(jié)構(gòu)的結(jié)構(gòu) ROM具有與具有與RAM相似的電路結(jié)構(gòu)，一般而言，相似

23、的電路結(jié)構(gòu)，一般而言，它由它由存儲(chǔ)矩陣、地址譯碼器和輸出緩沖器存儲(chǔ)矩陣、地址譯碼器和輸出緩沖器3部分部分組成。組成。ROM存儲(chǔ)單元可以由存儲(chǔ)單元可以由二極管、雙極型晶體管或二極管、雙極型晶體管或者者M(jìn)OS管管構(gòu)成。構(gòu)成。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件34（1）二極管）二極管ROM的電路組成的電路組成 具有具有2位地址輸入和位地址輸入和4位數(shù)據(jù)位數(shù)據(jù)輸出的二極管輸出的二極管ROM電路如圖電路如圖所示。所示。D0D3：位線（數(shù)據(jù)線）：位線（數(shù)據(jù)線） A1、A0：地址線地址線W0W3：字線：字線輸出端采用三態(tài)緩沖器輸出端采用三態(tài)緩沖器 第第8 8章章 半導(dǎo)

24、體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件35（2）二極管）二極管ROM讀操作讀操作 存儲(chǔ)數(shù)據(jù)表存儲(chǔ)數(shù)據(jù)表00W0=1D0=1D3=001011010第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件36在存儲(chǔ)矩陣中字線與位線的在存儲(chǔ)矩陣中字線與位線的每一個(gè)交叉點(diǎn)都是每一個(gè)交叉點(diǎn)都是一個(gè)存儲(chǔ)單元一個(gè)存儲(chǔ)單元，在交叉點(diǎn)上，在交叉點(diǎn)上接有二極管相當(dāng)于接有二極管相當(dāng)于存儲(chǔ)存儲(chǔ)1，沒(méi)有接二極管則相當(dāng)于存儲(chǔ)，沒(méi)有接二極管則相當(dāng)于存儲(chǔ)0，經(jīng)輸出，經(jīng)輸出緩沖器后狀態(tài)被反相。緩沖器后狀態(tài)被反相。 在存儲(chǔ)矩陣中，交叉點(diǎn)的數(shù)目也就是存儲(chǔ)單元在存儲(chǔ)矩陣中，交叉點(diǎn)的數(shù)目也就是存儲(chǔ)單元數(shù)

25、，即為數(shù)，即為存儲(chǔ)容量存儲(chǔ)容量。圖。圖8-6中存儲(chǔ)器的存儲(chǔ)容量中存儲(chǔ)器的存儲(chǔ)容量為為224。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件372.可編程可編程ROM PROM出廠時(shí)，制作的是一個(gè)完出廠時(shí)，制作的是一個(gè)完整的二極管或晶體管存儲(chǔ)矩陣，整的二極管或晶體管存儲(chǔ)矩陣，圖中所有的存儲(chǔ)單元相當(dāng)于全部圖中所有的存儲(chǔ)單元相當(dāng)于全部存入存入1。 在編程時(shí)，如果需要某存儲(chǔ)單元在編程時(shí)，如果需要某存儲(chǔ)單元存入存入0，可通過(guò)編程器熔化該存，可通過(guò)編程器熔化該存儲(chǔ)單元的熔絲。儲(chǔ)單元的熔絲。 PROM為一次性編程器件，一旦為一次性編程器件，一旦編程后不可再進(jìn)行修改。編程后不可再進(jìn)

26、行修改。 PROM的原理框圖的原理框圖X第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件383. EPROM 當(dāng)需要對(duì)當(dāng)需要對(duì)ROM進(jìn)行多次編程時(shí)，可采用的器件為進(jìn)行多次編程時(shí)，可采用的器件為可擦除可編程可擦除可編程ROM，即，即EPROM。EPROM一般指用紫外線擦除的可編程一般指用紫外線擦除的可編程ROM（UVEPROM）EPROM芯片的封裝外殼通常裝有透明的石英蓋板。芯片的封裝外殼通常裝有透明的石英蓋板。不裝透明石英蓋板不裝透明石英蓋板EPROM ，只能寫(xiě)入一次，也，只能寫(xiě)入一次，也稱(chēng)一次性編程存儲(chǔ)器稱(chēng)一次性編程存儲(chǔ)器OTP ROM。 第第8 8章章 半導(dǎo)體存儲(chǔ)器

27、和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件394. E2PROM UVEPROM其擦除操作復(fù)雜、需離線進(jìn)行，并其擦除操作復(fù)雜、需離線進(jìn)行，并且擦除速度慢。且擦除速度慢。E2PROM可以用電信號(hào)擦除，而可在線重新寫(xiě)可以用電信號(hào)擦除，而可在線重新寫(xiě)入，并且也具有非易失性入，并且也具有非易失性 。E2PROM其擦除和寫(xiě)入的時(shí)間仍很長(zhǎng)，芯片正其擦除和寫(xiě)入的時(shí)間仍很長(zhǎng)，芯片正常工作時(shí)仍只能用作常工作時(shí)仍只能用作ROM。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件405.快閃存儲(chǔ)器快閃存儲(chǔ)器 閃存是目前最常見(jiàn)的閃存是目前最常見(jiàn)的EPROM，它已廣泛用于計(jì)，它已廣泛用于計(jì)算機(jī)

28、主板、顯卡及網(wǎng)卡等擴(kuò)展卡的算機(jī)主板、顯卡及網(wǎng)卡等擴(kuò)展卡的BIOS存儲(chǔ)器存儲(chǔ)器上。上。而現(xiàn)在各種郵票尺寸的存儲(chǔ)卡，包括而現(xiàn)在各種郵票尺寸的存儲(chǔ)卡，包括CF，SM，MMC，MS，還有各種鑰匙鏈大小的，還有各種鑰匙鏈大小的USB移動(dòng)移動(dòng)硬盤(pán)硬盤(pán)/USB Drive/優(yōu)盤(pán)，內(nèi)部用的都是閃存。優(yōu)盤(pán)，內(nèi)部用的都是閃存。閃存采用快閃疊柵閃存采用快閃疊柵MOS管作為存儲(chǔ)單元。管作為存儲(chǔ)單元。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件416. ROM的應(yīng)用舉例的應(yīng)用舉例 由于由于ROM是一種組合邏輯電路，因此可以用是一種組合邏輯電路，因此可以用它來(lái)它來(lái)實(shí)現(xiàn)各種組合邏輯函數(shù)實(shí)現(xiàn)各種

29、組合邏輯函數(shù)，特別是多輸入、，特別是多輸入、多輸出的邏輯函數(shù)。多輸出的邏輯函數(shù)。 設(shè)計(jì)方法設(shè)計(jì)方法 列出其真值表或?qū)⒈磉_(dá)式轉(zhuǎn)換成最小項(xiàng)的和的列出其真值表或?qū)⒈磉_(dá)式轉(zhuǎn)換成最小項(xiàng)的和的形式形式1) 將將ROM地址線作為輸入，數(shù)據(jù)線作為輸出，地址線作為輸入，數(shù)據(jù)線作為輸出，根據(jù)表達(dá)式接入存儲(chǔ)器件。根據(jù)表達(dá)式接入存儲(chǔ)器件。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件42例例8-1 用用ROM實(shí)現(xiàn)以下多輸出函數(shù)，并畫(huà)出其實(shí)現(xiàn)以下多輸出函數(shù)，并畫(huà)出其存儲(chǔ)矩陣連接圖。存儲(chǔ)矩陣連接圖。0123FACABCDFABCBCDABCDFABCABCDFCDABC第第8 8章章 半導(dǎo)體存

30、儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件43（1）選用合適的）選用合適的ROM 多輸出函數(shù)：多輸出函數(shù)：4個(gè)輸入變量和個(gè)輸入變量和4個(gè)輸出變量個(gè)輸出變量 選用選用244位的位的ROM來(lái)實(shí)現(xiàn)該電路。來(lái)實(shí)現(xiàn)該電路。 0123FACABCDFABCBCDABCDFABCABCDFCDABC第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件44（2）將函數(shù)表示成最小項(xiàng)的和的形式）將函數(shù)表示成最小項(xiàng)的和的形式02367111234712211415337891115( , , ,)()( , , ,)()( , , ,)()( , , ,)()F A B C DmmmmmF

31、 A B C DmmmmmF A B C DmmmF A B C Dmmmmmm第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件45（3）畫(huà)出）畫(huà)出ROM存儲(chǔ)矩陣連接圖存儲(chǔ)矩陣連接圖02367111234712211415337891115( , , ,)()( , , ,)()( , , ,)()( , , ,)()F A B C DmmmmmF A B C DmmmmmF A B C DmmmF A B C Dmmmmmm以圓點(diǎn)代替存儲(chǔ)器件，當(dāng)接入存儲(chǔ)器件時(shí)代表以圓點(diǎn)代替存儲(chǔ)器件，當(dāng)接入存儲(chǔ)器件時(shí)代表存入存入1，未接入器件代表存入，未接入器件代表存入0 。第第8 8

32、章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件468.2.4 存儲(chǔ)器擴(kuò)展存儲(chǔ)器擴(kuò)展 當(dāng)存儲(chǔ)器的存儲(chǔ)容量不能滿足設(shè)計(jì)要求時(shí)，則當(dāng)存儲(chǔ)器的存儲(chǔ)容量不能滿足設(shè)計(jì)要求時(shí)，則需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。存儲(chǔ)器擴(kuò)展包括存儲(chǔ)器擴(kuò)展包括位擴(kuò)展和字?jǐn)U展位擴(kuò)展和字?jǐn)U展兩種方式。兩種方式。位擴(kuò)展位擴(kuò)展是對(duì)是對(duì)數(shù)據(jù)線數(shù)目數(shù)據(jù)線數(shù)目進(jìn)行擴(kuò)展。進(jìn)行擴(kuò)展。字?jǐn)U展字?jǐn)U展是對(duì)是對(duì)地址線數(shù)目地址線數(shù)目進(jìn)行擴(kuò)展。進(jìn)行擴(kuò)展。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件471. 存儲(chǔ)器位擴(kuò)展存儲(chǔ)器位擴(kuò)展 當(dāng)存儲(chǔ)器數(shù)據(jù)位數(shù)不滿足要求時(shí)，需對(duì)其進(jìn)行當(dāng)存儲(chǔ)器數(shù)據(jù)位數(shù)不滿足要求時(shí)，

33、需對(duì)其進(jìn)行位擴(kuò)展位擴(kuò)展，即，即增加增加I/O線數(shù)量線數(shù)量。位擴(kuò)展方法位擴(kuò)展方法1）將其讀）將其讀/寫(xiě)信號(hào)控制線、片選線和地址線連接寫(xiě)信號(hào)控制線、片選線和地址線連接在一起。在一起。2）將數(shù)據(jù)線并行輸出。）將數(shù)據(jù)線并行輸出。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件48例例8-2 2764為為8k8 位位EPROM。試用試用2764存儲(chǔ)器設(shè)計(jì)一片存儲(chǔ)器設(shè)計(jì)一片8k16位的位的EPROM。兩者具有兩者具有相同數(shù)量的地址線相同數(shù)量的地址線后者的數(shù)據(jù)線比前者多后者的數(shù)據(jù)線比前者多1倍倍。因此采用因此采用2片片2764進(jìn)行位擴(kuò)展，便可獲得所需要的進(jìn)行位擴(kuò)展，便可獲得所需要的

34、EPROM。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件492片片2764 EPROM實(shí)現(xiàn)位擴(kuò)展接線圖實(shí)現(xiàn)位擴(kuò)展接線圖第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件502. 存儲(chǔ)器字?jǐn)U展存儲(chǔ)器字?jǐn)U展 當(dāng)存儲(chǔ)器的地址線數(shù)量不能滿足設(shè)計(jì)要求時(shí)，當(dāng)存儲(chǔ)器的地址線數(shù)量不能滿足設(shè)計(jì)要求時(shí)，可采用可采用字?jǐn)U展方式字?jǐn)U展方式，即，即增加地址線數(shù)量增加地址線數(shù)量。字?jǐn)U展方法字?jǐn)U展方法1）將各芯片數(shù)據(jù)線、讀）將各芯片數(shù)據(jù)線、讀/寫(xiě)控制線、低位地址線寫(xiě)控制線、低位地址線連接在一起連接在一起2）要增加的高位地址線，通過(guò)譯碼電路進(jìn)行譯碼）要增加的高位地址線，通過(guò)譯

35、碼電路進(jìn)行譯碼后分別接至各片的片選控制端后分別接至各片的片選控制端3) 位線連接在一起位線連接在一起第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件51例例8-3試用圖試用圖2764設(shè)計(jì)一片設(shè)計(jì)一片16k8 位位EPROM。擴(kuò)展電路接線圖擴(kuò)展電路接線圖第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件523. 存儲(chǔ)器字和位同時(shí)擴(kuò)展存儲(chǔ)器字和位同時(shí)擴(kuò)展 當(dāng)存儲(chǔ)器的地址線和數(shù)據(jù)線數(shù)量均不能滿足設(shè)當(dāng)存儲(chǔ)器的地址線和數(shù)據(jù)線數(shù)量均不能滿足設(shè)計(jì)要求時(shí)，可同時(shí)對(duì)其進(jìn)行字和位的擴(kuò)展。計(jì)要求時(shí)，可同時(shí)對(duì)其進(jìn)行字和位的擴(kuò)展。例例8-4 2114是是1k4 位位SRAM

36、。 試用該器件設(shè)計(jì)一片試用該器件設(shè)計(jì)一片2k8的的SRAM。所設(shè)計(jì)的所設(shè)計(jì)的SRAM地址線和數(shù)據(jù)線比地址線和數(shù)據(jù)線比2114都分別都分別多一根。因此，多一根。因此，需進(jìn)行字和位的同時(shí)擴(kuò)展需進(jìn)行字和位的同時(shí)擴(kuò)展。2k8=41k4共需芯片數(shù)量：第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件534片片2114實(shí)現(xiàn)字和位擴(kuò)展的接線圖實(shí)現(xiàn)字和位擴(kuò)展的接線圖2114：1k4 如何設(shè)計(jì)如何設(shè)計(jì)4k4第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件548.2.5 存儲(chǔ)器的綜合應(yīng)用存儲(chǔ)器的綜合應(yīng)用EPROM在數(shù)字系統(tǒng)設(shè)計(jì)中多用來(lái)作為程序存儲(chǔ)在數(shù)字系統(tǒng)設(shè)計(jì)中多用來(lái)

37、作為程序存儲(chǔ)器，器，RAM多用作數(shù)據(jù)存儲(chǔ)器。多用作數(shù)據(jù)存儲(chǔ)器。下圖為某脈沖計(jì)數(shù)控制器的原理框圖。下圖為某脈沖計(jì)數(shù)控制器的原理框圖。 采用單片機(jī)作為采用單片機(jī)作為CPU采用采用6位數(shù)碼管顯示位數(shù)碼管顯示計(jì)數(shù)或設(shè)置的脈沖數(shù)計(jì)數(shù)或設(shè)置的脈沖數(shù)E2PROM被用于記錄被用于記錄設(shè)置的參數(shù)。設(shè)置的參數(shù)。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件55系統(tǒng)首先從存儲(chǔ)器中讀系統(tǒng)首先從存儲(chǔ)器中讀取設(shè)置的數(shù)據(jù)，并轉(zhuǎn)存取設(shè)置的數(shù)據(jù)，并轉(zhuǎn)存到內(nèi)部到內(nèi)部RAM中中實(shí)時(shí)計(jì)數(shù)輸出的脈沖，實(shí)時(shí)計(jì)數(shù)輸出的脈沖，并與設(shè)置值進(jìn)行比較，并與設(shè)置值進(jìn)行比較，當(dāng)計(jì)數(shù)脈沖到達(dá)設(shè)置的當(dāng)計(jì)數(shù)脈沖到達(dá)設(shè)置的數(shù)據(jù)時(shí)，

38、輸出口輸出控?cái)?shù)據(jù)時(shí)，輸出口輸出控制脈沖（或電平）。制脈沖（或電平）。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件568.3 可編程邏輯器件可編程邏輯器件 可編程邏輯器件可編程邏輯器件（PLD）是一種由用戶(hù)編程以實(shí)）是一種由用戶(hù)編程以實(shí)現(xiàn)某種邏輯功能的邏輯器件。現(xiàn)某種邏輯功能的邏輯器件。PLD先后出現(xiàn)了先后出現(xiàn)了PROM、PLA、PAL、GAL、EPLD、CPLD、FPGA等多種品種。等多種品種。用用PLD設(shè)計(jì)的數(shù)字系統(tǒng)具有設(shè)計(jì)的數(shù)字系統(tǒng)具有集成度高、速度快、集成度高、速度快、功耗小、可靠性高等功耗小、可靠性高等優(yōu)點(diǎn)，目前很多數(shù)字系統(tǒng)都優(yōu)點(diǎn)，目前很多數(shù)字系統(tǒng)都采用了

39、采用了PLD器件。器件。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件57分類(lèi)分類(lèi)根據(jù)集成度，根據(jù)集成度，PLD分為分為低密度低密度PLD和高密度和高密度PLD兩大類(lèi)兩大類(lèi)。低密度低密度PLD的集成密度一般小于每片的集成密度一般小于每片700個(gè)等效個(gè)等效門(mén)，它主要包括門(mén)，它主要包括PROM、PLA、PAL和和GAL等等器件；器件；高密度高密度PLD一般指集成度大于一般指集成度大于1000門(mén)門(mén)/片的片的PLD，如如EPLD，CPLD和和FPGA。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件588.3.1低密度低密度PLD 低密度低密度PLD

40、的基本電路結(jié)構(gòu)框圖的基本電路結(jié)構(gòu)框圖 輸入電路為輸入緩沖器輸入電路為輸入緩沖器 與陣列產(chǎn)生乘積項(xiàng)；與陣列產(chǎn)生乘積項(xiàng)；或陣列產(chǎn)生乘積項(xiàng)之和形式的函數(shù)；或陣列產(chǎn)生乘積項(xiàng)之和形式的函數(shù)；輸出電路用于驅(qū)動(dòng)負(fù)載，同時(shí)構(gòu)成反饋。輸出電路用于驅(qū)動(dòng)負(fù)載，同時(shí)構(gòu)成反饋。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件59輸出結(jié)構(gòu)輸出結(jié)構(gòu)輸出結(jié)構(gòu)可以是輸出結(jié)構(gòu)可以是組合結(jié)構(gòu)、時(shí)序結(jié)構(gòu)和可編程結(jié)組合結(jié)構(gòu)、時(shí)序結(jié)構(gòu)和可編程結(jié)構(gòu)構(gòu)，以實(shí)現(xiàn)各種組合邏輯和時(shí)序邏輯功能。，以實(shí)現(xiàn)各種組合邏輯和時(shí)序邏輯功能。 類(lèi)型類(lèi)型陣陣 列列輸輸 出出 方方 式式與與或或 PROM固定固定可編程可編程固定固定PLA

41、可編程可編程可編程可編程固定固定PAL可編程可編程固定固定固定固定GAL可編程可編程固定固定可編程可編程完全譯完全譯碼器碼器不使用的最不使用的最小項(xiàng)占用存小項(xiàng)占用存儲(chǔ)容量?jī)?chǔ)容量第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件601. 可編程邏輯陣列可編程邏輯陣列PLAPLA與陣列存放的不是最小項(xiàng)，而是與項(xiàng)。與陣列存放的不是最小項(xiàng)，而是與項(xiàng)。具有體積小、速度快的優(yōu)點(diǎn)，但編程周期較長(zhǎng)，具有體積小、速度快的優(yōu)點(diǎn)，但編程周期較長(zhǎng)，而且是一次性的。而且是一次性的。由于這種器件的資源利用率低，現(xiàn)在已經(jīng)不常由于這種器件的資源利用率低，現(xiàn)在已經(jīng)不常使用了。使用了。 第第8 8章章 半導(dǎo)

42、體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件612.可編程陣列邏輯可編程陣列邏輯PAL PAL由可編程與陣列和固定的或陣列以及輸出邏由可編程與陣列和固定的或陣列以及輸出邏輯輯3部分組成。部分組成。 PAL具有具有4種輸出方式種輸出方式 與或輸出結(jié)構(gòu)與或輸出結(jié)構(gòu)可編程的輸入可編程的輸入/輸出結(jié)構(gòu)輸出結(jié)構(gòu)寄存器的輸出結(jié)構(gòu)寄存器的輸出結(jié)構(gòu)異或輸出功能及反饋異或輸出功能及反饋的寄存器輸出的寄存器輸出PAL器件的出現(xiàn)數(shù)字電路生產(chǎn)和研制提供了很器件的出現(xiàn)數(shù)字電路生產(chǎn)和研制提供了很大方便，但由于采用雙極型熔絲工藝，只能一大方便，但由于采用雙極型熔絲工藝，只能一次性編程，輸出次性編程，輸出 方式固定，

43、不能重新組態(tài)，因方式固定，不能重新組態(tài)，因而編程較差。而編程較差。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件62第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件633. 通用陣列邏輯通用陣列邏輯GALGAL是是Lattice半導(dǎo)體公司于半導(dǎo)體公司于1980年代中期，以年代中期，以PAL為基礎(chǔ)所強(qiáng)化修改成的一種可編程邏輯裝為基礎(chǔ)所強(qiáng)化修改成的一種可編程邏輯裝置（置（PLD）。）。采用了電擦除、電可編程的采用了電擦除、電可編程的E2PROM工藝制作，工藝制作，能多次燒錄。能多次燒錄。GAL器件的輸出端設(shè)置了可編程的輸出邏輯宏器件的輸出端設(shè)置了可

44、編程的輸出邏輯宏單元單元OLMC，通過(guò)編程可以將，通過(guò)編程可以將OLMC設(shè)置成不設(shè)置成不同的輸出方式。同的輸出方式。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件64GAL16V8 電路結(jié)構(gòu)電路結(jié)構(gòu)它內(nèi)部包含一個(gè)它內(nèi)部包含一個(gè)32 64位位的可編程與邏輯陣列，的可編程與邏輯陣列，8個(gè)輸出邏輯宏單元，個(gè)輸出邏輯宏單元，10個(gè)個(gè)輸入緩沖器，輸入緩沖器，8個(gè)三態(tài)輸個(gè)三態(tài)輸出緩沖器和出緩沖器和8個(gè)反饋個(gè)反饋/輸入輸入緩沖器。緩沖器。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件65OLMC的結(jié)構(gòu)框圖的結(jié)構(gòu)框圖 OLMC中的或門(mén)完成或操中的或門(mén)完成

45、或操作，有作，有8個(gè)輸入端，固定個(gè)輸入端，固定接收來(lái)自接收來(lái)自“與與”邏輯陣列邏輯陣列的輸出，門(mén)輸出端只能實(shí)的輸出，門(mén)輸出端只能實(shí)現(xiàn)不大于現(xiàn)不大于8個(gè)乘積項(xiàng)的與個(gè)乘積項(xiàng)的與或邏輯函數(shù)；或門(mén)的輸出或邏輯函數(shù)；或門(mén)的輸出信號(hào)送到一個(gè)受信號(hào)送到一個(gè)受XOR（n）信號(hào)控制的異或門(mén)，完成信號(hào)控制的異或門(mén)，完成極性選擇極性選擇 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件668.3.2 高密度高密度PLD高密度高密度PLD一般是指復(fù)雜可編程器件一般是指復(fù)雜可編程器件（Complex Programmable Logic Device，CPLD）和現(xiàn)場(chǎng)可編程門(mén)陣列（）和現(xiàn)場(chǎng)可編程

46、門(mén)陣列（Field Programmable Gate Array，F(xiàn)PGA）。）。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件671. CPLDCPLD包括高密度包括高密度CPLD和低密度和低密度CPLD兩種兩種 。在系統(tǒng)可編程邏輯器件（在系統(tǒng)可編程邏輯器件（ispPLD）將編程器的）將編程器的寫(xiě)入和擦除控制電路以及高壓脈沖發(fā)生電路集寫(xiě)入和擦除控制電路以及高壓脈沖發(fā)生電路集成到了成到了PLD芯片內(nèi)部，這樣編程時(shí)就不需要編芯片內(nèi)部，這樣編程時(shí)就不需要編程器，只需要一根連接芯片和計(jì)算機(jī)的電纜，程器，只需要一根連接芯片和計(jì)算機(jī)的電纜，通過(guò)計(jì)算機(jī)軟件，就可以把熔絲圖文件

47、寫(xiě)入芯通過(guò)計(jì)算機(jī)軟件，就可以把熔絲圖文件寫(xiě)入芯片，實(shí)現(xiàn)在系統(tǒng)編程。片，實(shí)現(xiàn)在系統(tǒng)編程。 第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件68ISP器件分為低密度器件分為低密度ISP和高密度和高密度ISP兩大類(lèi)。兩大類(lèi)。 性能參數(shù)性能參數(shù)ispLSI1016ispLSI1024ispLSI1032ispLSI1048PLD門(mén)數(shù)門(mén)數(shù)2000400060008000宏單元數(shù)宏單元數(shù)6496256192寄存器數(shù)寄存器數(shù)96144192288輸入輸入/輸出數(shù)輸出數(shù)365472106/110第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件69ispLSI的電

48、路結(jié)構(gòu)的電路結(jié)構(gòu) ispLSI1016由以下部分由以下部分組成：組成：16個(gè)通用邏輯塊：與陣個(gè)通用邏輯塊：與陣列、乘積項(xiàng)共享陣列、列、乘積項(xiàng)共享陣列、輸出邏輯宏單元輸出邏輯宏單元OLMC和功能控制和功能控制4部部分組成。分組成。32個(gè)輸入輸出單元個(gè)輸入輸出單元集總布線區(qū)集總布線區(qū)2個(gè)可編程輸出布線區(qū)個(gè)可編程輸出布線區(qū)編程控制電路編程控制電路第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件70ispLSI的引腳圖的引腳圖典型的典型的CPLD器件除了有器件除了有Lattice的的ISP器件外，器件外，還有還有Altera公司的公司的MAX9000系列等器件。系列等器件。第第

49、8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件712. FPGA現(xiàn)場(chǎng)可編程門(mén)陣列現(xiàn)場(chǎng)可編程門(mén)陣列FPGA是一種高密度的可編程是一種高密度的可編程邏輯器件，其集成密度達(dá)邏輯器件，其集成密度達(dá)1000萬(wàn)門(mén)萬(wàn)門(mén)/片以上，系片以上，系統(tǒng)速度可達(dá)統(tǒng)速度可達(dá)300MHz。由于由于FPGA器件具有集成度高、編程速度快、設(shè)器件具有集成度高、編程速度快、設(shè)計(jì)靈活及可再配置等特點(diǎn)，因此，在數(shù)字設(shè)計(jì)計(jì)靈活及可再配置等特點(diǎn)，因此，在數(shù)字設(shè)計(jì)和電子生產(chǎn)中得到迅速普及和應(yīng)用。和電子生產(chǎn)中得到迅速普及和應(yīng)用。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件72 FPGA基本結(jié)構(gòu)

50、圖基本結(jié)構(gòu)圖 FPGA由以下由以下3部分組成：部分組成：可配置邏輯塊（可配置邏輯塊（CLB）輸入輸入/輸出模塊（輸出模塊（IOB）互連資源（互連資源（IR）第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件733. FPGA和和CPLD的開(kāi)發(fā)應(yīng)用選擇的開(kāi)發(fā)應(yīng)用選擇 根據(jù)對(duì)芯片速度的要求進(jìn)行選擇。根據(jù)對(duì)芯片速度的要求進(jìn)行選擇。 與系統(tǒng)工作速度相匹配。與系統(tǒng)工作速度相匹配。2）根據(jù)對(duì)器件功耗的要求進(jìn)行選擇。根據(jù)對(duì)器件功耗的要求進(jìn)行選擇。 從功耗及性能上從功耗及性能上FPGA比比CPLD有優(yōu)勢(shì)。有優(yōu)勢(shì)。3）根據(jù)產(chǎn)品規(guī)模的不同進(jìn)行選擇。根據(jù)產(chǎn)品規(guī)模的不同進(jìn)行選擇。 中小規(guī)模選中小

51、規(guī)模選CPLD。4）從使用方便角度進(jìn)行選擇。從使用方便角度進(jìn)行選擇。 CPLD多為多為E2PROM或或Flash；FPGA采用采用SRAM。CPLD設(shè)計(jì)調(diào)試比較簡(jiǎn)單。設(shè)計(jì)調(diào)試比較簡(jiǎn)單。5）根據(jù)加密要求進(jìn)行選擇。根據(jù)加密要求進(jìn)行選擇。 CPLD具有加密功能，而具有加密功能，而FPGA一般沒(méi)有。一般沒(méi)有。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件74第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件758.3.3 PLD設(shè)計(jì)流程設(shè)計(jì)流程基于基于PLD器件的系統(tǒng)設(shè)計(jì)主要包括設(shè)計(jì)分析、器件的系統(tǒng)設(shè)計(jì)主要包括設(shè)計(jì)分析、設(shè)計(jì)輸入、設(shè)計(jì)處理、設(shè)計(jì)仿真、器件編程等設(shè)計(jì)輸入、設(shè)計(jì)處理、設(shè)計(jì)仿真、器件編程等幾個(gè)主要步驟幾個(gè)主要步驟 。第第8 8章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件76設(shè)計(jì)分析：設(shè)計(jì)分析：根據(jù)根據(jù)PLD開(kāi)發(fā)環(huán)境及設(shè)開(kāi)發(fā)環(huán)境及設(shè)計(jì)要求進(jìn)行分析，選擇合適的設(shè)計(jì)計(jì)要求進(jìn)行分