芯片延遲測(cè)試

1、芯片延遲測(cè)試 報(bào)告人：陳思 導(dǎo)師：余國(guó)義主要內(nèi)容主要內(nèi)容芯片延遲測(cè)試的重要性芯片延遲測(cè)試的目的芯片延遲的故障模型芯片延遲的測(cè)試方法芯片延遲測(cè)試施加方法芯片延遲測(cè)試的重要性芯片延遲測(cè)試的重要性：電路速度越來(lái)越高；缺陷數(shù)目隨著特征尺寸不斷下降而劇增，延遲超出給定設(shè)計(jì)時(shí)間范圍的幾率就增大芯片延遲測(cè)試的目的芯片延遲測(cè)試的目的驗(yàn)證被測(cè)電路在給定的電壓和溫度范圍內(nèi)的時(shí)間信息確認(rèn)被測(cè)電路符合設(shè)計(jì)規(guī)格芯片延遲的故障模型芯片延遲的故障模型門延遲故障路徑延遲故障門傳輸延遲故障互連傳播延遲故障慣性延遲故障最大最小延遲故障門延遲故障模型門延遲故障模型GDF：該模型假定邏輯門的延遲是從門的輸入端到輸出端的，門的上升延遲

2、時(shí)間和下降延遲時(shí)間可以不同，延遲可以從不同的門輸入到不同的門輸出，且假定互連延遲已累積到門延遲內(nèi)。門故障模型是假定延遲故障源于有故障的門，可分為轉(zhuǎn)換故障和小門延遲故障（沿最長(zhǎng)的延遲路徑作的測(cè)試，工業(yè)界應(yīng)用很少）。轉(zhuǎn)換故障轉(zhuǎn)換故障TF 假定門延遲聚于門的輸入輸出端（也稱門端聚集延遲故障），分為上升延遲故障STR和下降延遲故障STL，分別描述門對(duì)上升和下降信號(hào)的延遲時(shí)間長(zhǎng)。如圖與非門上升延遲故障時(shí)序圖GDF模型的優(yōu)點(diǎn)：模型的優(yōu)點(diǎn)：模型簡(jiǎn)單，易于處理，不足是未考慮其他門的延遲積累效應(yīng)和忽略了連線的延遲。例：如圖多路選擇器路徑延遲故障模型路徑延遲故障模型PDF：用來(lái)描述信號(hào)傳播路徑上某些導(dǎo)通的晶體管、

3、擴(kuò)散造成的缺陷和互連線等，導(dǎo)致信號(hào)延遲超出了額定的時(shí)間間隔，PDF考慮了從原始輸入到輸出的積累延遲。PDF可分為魯棒測(cè)試和非魯棒測(cè)試。門傳輸延遲：門傳輸延遲：門電路內(nèi)部傳輸信號(hào)時(shí)從一個(gè)輸入到輸出所造成的延遲，不考慮互連延遲。慣性延遲：慣性延遲：也稱轉(zhuǎn)換延遲，為門輸出轉(zhuǎn)換時(shí)間與門輸入轉(zhuǎn)換時(shí)間之差，其值與輸入電容、器件參數(shù)和輸出電容有關(guān)，也與輸入上升時(shí)間或下降時(shí)間以及其他輸入的影響有關(guān)。最大最小延遲：最大最小延遲：根據(jù)工藝參數(shù)的變化范圍所提取的最大和最小延遲時(shí)間，沒(méi)考慮門延遲和互聯(lián)延遲的關(guān)聯(lián)情況。芯片延遲的測(cè)試方法芯片延遲的測(cè)試方法隨機(jī)測(cè)試功能測(cè)試結(jié)構(gòu)性測(cè)試隨機(jī)測(cè)試：隨機(jī)測(cè)試：在額定的時(shí)鐘頻率下把

4、隨機(jī)測(cè)試圖形施加給被測(cè)電路，優(yōu)點(diǎn)是可以采用片內(nèi)BIST電路，以電路運(yùn)行速度進(jìn)行實(shí)速測(cè)試，且可檢測(cè)出沒(méi)建模的故障，缺點(diǎn)是對(duì)長(zhǎng)路徑的覆蓋率低，測(cè)試時(shí)功耗和噪聲都比平常高。功能測(cè)試：功能測(cè)試：在額定的時(shí)鐘頻率下把功能性測(cè)試圖形施加給被測(cè)電路，優(yōu)點(diǎn)是精確度高，以電路運(yùn)行速度進(jìn)行實(shí)速測(cè)試，且可檢測(cè)出沒(méi)建模的故障，缺點(diǎn)是故障覆蓋率低且難分析，測(cè)試圖形生成難度大，測(cè)試施加成本高。結(jié)構(gòu)性測(cè)試：結(jié)構(gòu)性測(cè)試：基于延遲故障模型和電路結(jié)構(gòu)生成測(cè)試圖形，優(yōu)點(diǎn)是可以采用ATPG工具進(jìn)行測(cè)試生成，故障覆蓋率高，診斷容易，缺點(diǎn)是只是基于簡(jiǎn)化的故障模型生成測(cè)試圖形，難考慮到其他未建模的缺陷，為提高故障覆蓋率需增加可測(cè)性設(shè)計(jì)結(jié)構(gòu)

5、，測(cè)試施加非常困難。芯片延遲測(cè)試施加方法芯片延遲測(cè)試施加方法增強(qiáng)掃描發(fā)射-移位LOS發(fā)射-捕獲LOC基本掃描測(cè)試基本原理基本掃描測(cè)試基本原理 對(duì)原始輸入和偽輸入“發(fā)射”一對(duì)測(cè)試向量（V1,V2）,使得某根信號(hào)線或某條路徑源處產(chǎn)生狀態(tài)轉(zhuǎn)換，第一個(gè)測(cè)試向量初始化電路，第二個(gè)向量發(fā)射轉(zhuǎn)換，然后以系統(tǒng)時(shí)鐘頻率捕獲與分析輸出響應(yīng)。增強(qiáng)掃描：增強(qiáng)掃描：增強(qiáng)掃描對(duì)組合電路的延遲測(cè)試圖形，無(wú)順序施加一對(duì)測(cè)試向量，以系統(tǒng)時(shí)鐘速率運(yùn)行測(cè)試，優(yōu)點(diǎn)是可按組合電路測(cè)試生成方法生成測(cè)試圖形，測(cè)試圖形施加無(wú)順序，故障覆蓋率高，缺點(diǎn)是因附加的鎖存器導(dǎo)致面積和延遲開銷大，系統(tǒng)時(shí)鐘CK和掃描使能之間的關(guān)系難控制，另外的問(wèn)題還有假

6、路徑激活，導(dǎo)致過(guò)測(cè)試。發(fā)射發(fā)射-捕獲捕獲LOC測(cè)試：測(cè)試：采用如圖所示掃描鏈結(jié)構(gòu)，在掃描使能信號(hào)SE保持為“1”情況下，用多個(gè)測(cè)試時(shí)鐘CLK把第一個(gè)測(cè)試向量V1串行移入到掃描觸發(fā)器，然后使能信號(hào)SE置為“0”，把組合部分的響應(yīng)信號(hào)捕獲到掃描觸發(fā)器，再把此響應(yīng)信號(hào)作為第二個(gè)測(cè)試向量V2發(fā)射給組合部分，進(jìn)而捕獲與分析V2的測(cè)試響應(yīng)發(fā)射發(fā)射-移位移位LOS測(cè)試：測(cè)試：也可采用基本掃描鏈結(jié)構(gòu)。測(cè)試圖形施加方式是：掃描使能信號(hào)SE保持為“1”，用多個(gè)測(cè)試時(shí)鐘CLK把第一個(gè)測(cè)試向量V1串行移入到掃描發(fā)射器，施加V1，然后用一個(gè)測(cè)試時(shí)鐘CLK把第二個(gè)測(cè)試向量V2串行移入到掃描發(fā)射器，接著使使能信號(hào)SE置為0,發(fā)射V2，最后