DSP原理與應(yīng)用(北京化工大學(xué))期末考試相關(guān)考點答案總結(jié)

1、填空部分1、 I2C,EMIF,I2S,AIC23概念答 :1 I2C(Inter-Integrated Circuit總線是一種由 PHILIPS 公司開發(fā)的兩線式串行總 線, 是一種串行通信接口規(guī)范, 標準 I2C 總線只使用 2條線通信, 能將多個具有 I2C 接口的 設(shè)備連接,進行可靠的通信。2 EMIF (外部存儲器接口 , External Memory Interface,是 TMS DSP器件上的一種 接口。一般來說, EMIF 可實現(xiàn) DSP 與不同類型存儲器(SRAM 、 Flash RAM、 DDR-RAM 等的 連接。一般 EMIF 與 FPGA 相連,從而使 FPGA

2、 平臺充當(dāng)一個協(xié)同處理器、高速數(shù)據(jù)處理器或 高速數(shù)據(jù)傳輸接口。EMIF 支持的存儲器包括:同步突發(fā)靜態(tài) RAM(SBSRAM,同步動態(tài) RAM(SDRAM,異步器件 (異步 FIFO ,外部共享存儲 空間的器件FLASHEMIF 整個外部空間容量為 64MB 。分為 4個空間 CE0CE3,每個 CE 空間彼此獨立,可以 進行不同的訪問控制。 數(shù)據(jù)總線寬度 32位, 同時也提供對 8/16bit數(shù)據(jù)讀 /寫。 數(shù)據(jù)吞吐能 力最高可達 923MB/s。3 I2S (Inter IC Sound 總線是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而 制定的一種總線標準, 該總線專用于音頻設(shè)備之間的數(shù)

3、據(jù)傳輸, 廣泛應(yīng)用于各種多媒體系統(tǒng)。 它采用了沿獨立的導(dǎo)線傳輸時鐘與數(shù)據(jù)信號的設(shè)計, 通過將數(shù)據(jù)和時鐘信號分離, 避免了因 時差誘發(fā)的失真,為用戶節(jié)省了購買抵抗音頻抖動的專業(yè)設(shè)備的費用。課件:ppt 第八章 p584 AIC23是 TI 公司的一款高性能立體聲音頻編解碼器 Codec 芯片。其內(nèi)部集成的模數(shù) 轉(zhuǎn)換器 (ADCs和數(shù)模轉(zhuǎn)換器 (DACs采用了帶有過采樣數(shù)字插補濾波的多位 Sigma Delta 技 術(shù) 數(shù)據(jù)傳輸字長為 16、 2O 、 24、 32位,支持采樣頻率范圍 8kHz 至 96kHz 。 ADC 和 DAC 的信 噪比分別達到 90dB 和 lOOdB 。內(nèi)置耳機輸出放

4、大器.支持 MIC 和 LINE IN兩種輸入方式, 且對輸入和輸出都具有可編程增益調(diào)節(jié)。另外, AIC23功耗低,回放模式下功率僅為 23mW , 省電模式下更是小于 15uW 。 因此, AIC23成為數(shù)字音頻應(yīng)用領(lǐng)域中的理想選擇 【 21, 在多種 數(shù)碼產(chǎn)品中發(fā)揮著重要作用,比較典型的應(yīng)用如手機、 MP3、 DV 攝像機中的音頻編解碼。 TMS320VC5402(簡稱 vc540z 是 rrI 公司的一款優(yōu)秀 16位定點 DSP ,運算速度快,指令執(zhí)行 速度達到 IOOMIPS 。自帶片內(nèi)存儲器和多種片上外設(shè),廣泛應(yīng)用于語音編解碼和通信領(lǐng)域。 2、 EDMA 的原理和結(jié)構(gòu)(ppt第八章

5、C5000-6000-Da p57課本:補充材料 p92百度百科:增強型直接內(nèi)存存取(EDMA , Enhanced Direct Memory Access,是數(shù)字信號處理器 (DSP中用于快速數(shù)據(jù)交換的重要技術(shù), 具有獨立于 CPU 的后臺批量數(shù)據(jù)傳輸?shù)哪芰? 能夠滿足實 時圖像處理中高速數(shù)據(jù)傳輸?shù)囊蟆?以 TI 公司的 TMS320DM642型 DSP 為例, 介紹 EDMA 控制 器的特點。結(jié)合實例給出 EDMA 在圖像數(shù)據(jù)實時傳輸中的具體控制和實現(xiàn)方法。實驗結(jié)果表 明,通過靈活控制 EDMA 不僅能夠提高圖像數(shù)據(jù)的傳輸效率,而且能夠充分發(fā)揮:DSP 的高 速性能。EDMA 數(shù)據(jù)傳輸

6、有兩種發(fā)起方式:(1 CPU發(fā)起的 EMDA 數(shù)據(jù)傳輸(非同步方式 :需要傳輸時, CPU 設(shè)置 ESR 寄存器的相應(yīng) 位為 1,從而觸發(fā)一個 EDMA 事件的產(chǎn)生,事件對應(yīng)的通道參數(shù)被送往地址硬件并且完成相 應(yīng)的處理,這種非同步方式的實時數(shù)據(jù)傳輸無需設(shè)定 EER 寄存器;(2事件觸發(fā)方式 EDMA 數(shù)據(jù)傳輸(同步方式 :ER 寄存器保存外設(shè)發(fā)送過來的事件,一旦 CPU 設(shè)置 EER 寄存器的相應(yīng)位為 1后, ER 中的事件才會提交給事件編碼器 (Event Encoder , 并且進一步引起相關(guān)的傳輸參數(shù)的發(fā)送給地址產(chǎn)生硬件; 如果 EER 中對應(yīng)于某事件的位沒有 置 1, 則 ER 寄存器

7、中的事件將保留, 一旦置 1則觸發(fā) EDMA 的傳輸, 這種特性可以應(yīng)用到 EDMA Chain 傳輸,需要 EER 和 CCER 結(jié)合使用。3、 TMS320F2812 原理結(jié)構(gòu)TMS320F2812是 32位定點 DSP , 它采用改進的哈佛結(jié)構(gòu), 其程序存儲器和數(shù)據(jù)存儲器分 別獨立且有各自分離的總線結(jié)構(gòu),即程序總線和數(shù)據(jù)總線。此外,它還采用精簡指令系統(tǒng) (RISC 及 8級流水線結(jié)構(gòu)等設(shè)計技術(shù)和循環(huán)尋址方式等特殊尋址方式及復(fù)雜指令, 極大的 提高了處理器的運算速度和效率。TMS320F2812芯片具有豐富的片內(nèi)資源,其中包含三個主要組成部分:(1中央處理單元(CPU 包括乘法部分、中央算

8、術(shù)邏輯部分、移位部分、輔助寄存器算術(shù)單元等(2存儲器F2812片內(nèi)配置了不同類型的存儲器,類型包括:單口隨機存儲器 SARAM 、只讀存儲器 ROM 、 Flash 存儲器和 2K ×16位的一次性可編程存儲器 OTP(One-time-programmable,OTP等(3片內(nèi)外設(shè)外設(shè)模塊主要包含:PLL 時鐘模塊 , 看門狗(WATCHDOG 定時器模塊 ,通用數(shù)字輸入輸出(GPIO 模塊 , 事件管理器(EV 模塊模數(shù)轉(zhuǎn)換器(ADC 模塊 , 串行通 信接口(SCI 模塊串行外設(shè)接口(SPI 模塊 , 多通道緩沖串口 (McBSP模塊 , 增強型控制器 局域網(wǎng) (eCAN模塊

9、, 內(nèi)部集成電路(I2C 模塊等。4、(1 C6416結(jié)構(gòu)特點:主處理器:TMS320C6416,主頻:600MHz PCI 接口:可以用 PC 機向 DSP 加載程序等功能,還可用作 DSP 的 HPI 接口,由外部 CPU 直接訪問 EMIFA 總線:按照 168P 內(nèi)存槽方式擴展,可支持 64位寬數(shù)據(jù)總線,總共 1280M*8位尋址 空間支持與同步或異步總線內(nèi)存或外設(shè)的連接 FLASH :4M*8bit,可用作啟動 ROM ;當(dāng)脫離計算機時,此板可獨立工作 EMIFB 異步模式擴展總線:可實現(xiàn)如通用輸入輸出等可編程邏輯雙通道語音信號編解碼芯片:可實現(xiàn)雙通道 44.1KHz 語音信號的輸入

10、和輸出支持有源輸入 /輸出或無源輸入 /輸出 3M 標準 PCI 總線外形尺寸:163mm ×70mm應(yīng)用領(lǐng)域:語音處理高速信號處理雷達信號處理汽車牌照識別系統(tǒng)等 (源于網(wǎng)上 (2 C6713的硬件結(jié)構(gòu)包括中央處理單元 CPU 、 片內(nèi)分層的存儲器、 增強的直接存儲器存取 EDMA 、 外部存儲器接口 EMIF 、主機接口 HPI 、多通道緩沖串行口 McBSP 、多通道音頻串行口 McASP 、 I2C 總線模塊、 通用輸入 /輸出 GPIO 接口、 定時器、 擴展總線 XBUS 、 PCI 總線、 鎖相環(huán) PLL 和節(jié)能邏輯 (Power Done 等C6713的外設(shè)EDMA 模

11、塊和 EDMA 控制器 (16EDMA通道 主機接口 HPI(16bit寬度的并行接口,主機 -上位機掌握該接口控制權(quán) McBSP(全雙工通信; 收 /發(fā)獨立的幀信號和時鐘信號; 可以與標準的編 /譯碼器、 AIC接口;支持 T1/E1幀協(xié)議、 ST-BUS 兼容設(shè)備、 AC97兼容設(shè)備、 I2S 兼容設(shè)備、 SPI 兼容設(shè)備 通用定時器外部存儲器接口 EMIF (External Memory Interface (CPU訪問片外存儲器 JTAG 接口 (基于 IEEE1149.1標準的一種邊界掃描測試方式。 仿真器通過一個 14引腳接插件與芯片的 JTAG 端口進行通信 第八章、 56和

12、57頁(3 DM6437TMS320DM6437是 TI 公司 2006年推出的、 專門為高性能、 低成本視頻應(yīng)用開發(fā)的、 主頻 600MHz 的、 32位定點 DSP 達芬奇 (DaVinci(TM 技術(shù)的處理器系列。TMS320C64x+DSP核, 主頻可達 600MHz , 支持 8個 8位或 4個 16位并行 MAC 運算, 峰值處理 能力高達 4800MIPS ,可實時處理 8路 CIF 或 3路 D1格式的 H.264編碼算法。還有面向應(yīng)用的硬件邏輯、 片內(nèi)存儲器以及大量外設(shè), 其中外設(shè)包括有 2個可配置是視頻口、 視頻子處理系統(tǒng) (VPSS 、 以太網(wǎng)媒體服務(wù)控制器 (EMAC

13、、 管理數(shù)據(jù)輸入 /輸出模塊 (MDIO 、 I2C 和 VLYNQ 口、 CAN 控制器模塊。 (補 105頁,部分源于網(wǎng)上(4 DM6446 (適合于 DM644x 系列業(yè)內(nèi)稱之為 DMSoC, 包括 ARM 子系統(tǒng)、 DSP 子系統(tǒng)、 視頻處理子系統(tǒng) (VPSS 和系統(tǒng)控制模塊, 電源管理、外部存儲器接口、外圍控制模塊和交換中心資源(SCR 等部件。 (補 P1 DaVinci 處理器的外設(shè)異步外部存儲器接口 EMIF 、音頻串口 ASP 、 ATA 控制器、 DDR2存儲器控制器、 EDMA 控制器、 以太網(wǎng)媒體 (介質(zhì) 訪問控制器 EMAC/管理數(shù)據(jù)輸入輸出、 MDIO 模塊、通用輸

14、入輸出 GPIO 、內(nèi) 部集成電路 I2C 模塊、內(nèi)部 IDMA 控制器、 DSP 子系統(tǒng)中斷控制器 INTC 、 多媒體卡 /安全數(shù)字 MMC/SD卡控制器、節(jié)電控制器 PDC 、脈沖寬度調(diào)制 PWM 、串行外設(shè)接口 SPI 、 64位定時器、通 用異步收發(fā) UART 、 通用串行總線 USB 、 VLYNQ 接口 (高速串行通信接口 (第八章 69 76(5DM6467硬件規(guī)格DM6467集成了 ARM9和 DM64X 的 DSP 處理器,用于處理視頻等高端應(yīng)用。特性包括:128 MBytes 的 NAND Flash 存儲composite 和 S-video 輸入composite 和

15、 S-video 輸出高清輸入和輸出AIC32 立體編解碼器音頻輸出包括:LINE IN LEFT/RIGHT、 LINE OUT LEFT/RIGHT、 MIC IN和 HPOUTUSB host 接口RS485接口10/100/1000 MBS 以太網(wǎng)物理層接口紅外線遠程接口9 腳的 UART 接口JTAG 接口ATA接口3個 GPIO 按鍵IDE硬盤接口應(yīng)用描述視頻電話數(shù)字視頻錄像機(DVR IP機頂盒安防監(jiān)控和各種數(shù)碼產(chǎn)品等視頻服務(wù)器(DVS (源于網(wǎng)上 5、 OMAP(3530 原理和結(jié)構(gòu)OMAP3530采用了面向多媒體智能設(shè)備的單芯片解決方案,在單一的芯片上集成了 ARM , Co

16、rtex-A8內(nèi)核、 TMS320C64x+ DSP內(nèi)核、圖形引擎、視頻加速器以及豐富的多媒體外設(shè), 其中 Cortex-A8內(nèi)核擁有超過當(dāng)今 300MHz ARM9器件 4倍的處理性能。 OMAP3530可廣泛用 于流媒體、 2D/3D游戲、視頻會議、高清靜態(tài)圖象、 3G 多媒體手機、高性能 PDA 等項目的評 估與應(yīng)用。OMAP3530 的硬件主要由 ARM 內(nèi)核、 DSP 內(nèi)核以及流量控制器 ( Traffic Cont roler ,TC 組 成。(1 ARM內(nèi)核OMAP3530 采用 ARM Cortex2A8 核 , 工作主頻最高可達 720 MHz 。它包括存儲器管理單元、 16

17、 KB 的高速指令緩沖存儲器、 16 KB 的數(shù)據(jù)高速緩沖存儲器和 256 K 字的二級 Cache ;片內(nèi) 有 64 KB 的內(nèi)部 SRAM ,為液晶顯示等應(yīng)用提供了大量的數(shù)據(jù)和代碼存儲空間。 Cortex2A8 內(nèi)核采用 13 級流水線、 32 位的 RISC 處理器架構(gòu)。系統(tǒng)中的控制寄存器對 MMU 、 Cache 和 讀寫緩存控制器進行存取操作。 ARM 內(nèi)核具有整個系統(tǒng)的控制權(quán) , 可以設(shè)置 DSP 、 TC 以及各 種外設(shè)的時鐘及其他工作參數(shù) , 控制 DSP 的運行停止。 OMAP3530 平臺可支持包含繪圖、 多媒 體內(nèi)容和 J ava 程序的先進應(yīng)用。(2 DSP 內(nèi)核TMS

18、320C64X + 內(nèi)核具有最佳的功耗性能比 , 工作主頻最高為 520 MHz ;它具有高度的并行能 力 ,32 位讀寫和功能強大的 EMIF ,雙流水線的獨立操作以及雙 MAC 的運算能力。它采用 3 項關(guān)鍵的革新技術(shù) :增大的空閑省電區(qū)域、變長指令和擴大的并行機制。其結(jié)構(gòu)針對多媒體 應(yīng)用高度優(yōu)化 , 適合低功耗的實時語音圖像處理。另外 ,TMS320C64X + 內(nèi)核增加了固化了算 法的硬件加速器 , 來處理運動估計、 8 ×8 的 DCT/ IDCT 和 1/ 2 像素插值 , 降低了視頻處理 的功耗。(3 流量控制器流量控制器 TC 用于控制 ARM 、 DSP 、 DMA

19、 以及本地總線對 OMAP3530 內(nèi)所有存儲器 ( 包括 SRAM ,SDRAM、 Flash 和 ROM 等 的訪問。 OMAP3530 具有豐富的外圍接口 , 如液晶控制器、 存儲器接口、攝像機接口、空中接口、藍牙接口、通用異步收發(fā)器、 I2C 主機接口、脈寬音 頻發(fā)生器、串行接口、主客戶機 USB 口、安全數(shù)字多媒體卡控制器接口、鍵盤接口等。 這些豐富的外圍接口使應(yīng)用 OMAP 的系統(tǒng)具有更大的靈活性和可擴展性。6、 DSP 系統(tǒng)開發(fā)環(huán)境 emulator和 simulator 的含義與區(qū)別答:課本 16頁Emulator 是硬件仿真器,是一種在線仿真工具,它用 JTAG 接口電纜把

20、DSP 硬件目標系統(tǒng)和 裝有仿真軟件 /仿真卡的 PC 接口班連接起來,用 PC 平臺對實際硬件目標系統(tǒng)進行調(diào)試,能 真實的仿真程序在實際硬件環(huán)境下的功能。Simulator 是軟件仿真器,是一種脫離硬件的純軟件仿真工具。將程序代碼加載后,在一個 窗口工作環(huán)境中, 可以模擬 DSP 的運行程序, 同時對程序進行單步執(zhí)行, 設(shè)置斷點, 對寄存 器 /存儲器進行觀察,修改,統(tǒng)計某段程序的執(zhí)行時間等。區(qū)別:(百度的(1 . 有使用硬件來模擬的,都是 Emulator 。比如基于單片機的模擬。 (什么是叫使用硬 件模擬?比如模擬源平臺的 Timer/PPU/SPU, 直接使用目標平臺的 Timer/P

21、PU/SPU,那么就 是硬件模擬 。(2 . 一般的,在 PC 上運行的模擬器都叫 Simulator ,常見的是模擬 LCD 的顯示畫面 ; 在 嵌入平臺上運行的模擬器都是 Emulator ,因為在嵌入平臺運行的話,為了提高效率,都會 以對應(yīng)的硬件模塊來模擬源平臺。(3 . PC上的模擬器如果模擬其內(nèi)部設(shè)計、行為,比如讀取 ROM 文件,精確中斷、異常, OS 等都是 Emulator ?？傊? Simulator 都是軟件, Emulator 有硬有軟也可以軟硬結(jié)合7、 JT AG 接口的原理結(jié)構(gòu)和應(yīng)用答:(百度原理:JTAG 最初是用來對芯片進行 測試的 , 基本原理是在器件內(nèi)部 定義

22、一個 TAP (Test Acc ess Port 測試訪問口通過專 用的 JTAG 測試工具對內(nèi)部節(jié)點進 行測試。 JTAG 測 試允許多個器 件通過 JTAG 接口串聯(lián)在一 起,形成一個 JTAG 鏈,能 實現(xiàn)對各個器件 分別測試 ?，F(xiàn)在, JTAG 接口還常用于實現(xiàn) ISP (In-System Programmable;在線編程 , 對 FLASH 等器件進行編程。應(yīng)用:JTAG 也是一種國際標準測試協(xié)議(IEEE 1149.1兼容 ,主要用于芯片內(nèi)部測試?，F(xiàn) 在多數(shù)的高級器件都支持 JTAG 協(xié)議 , 如 DSP 、 FPGA 器件等。 標準的 JTAG 接口是 4線:TMS 、 T

23、CK 、 TDI 、 TDO, 分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 相關(guān) JTAG 引腳的定 義為:TCK 為測試時鐘輸入; TDI 為測試數(shù)據(jù)輸入,數(shù)據(jù)通過 TDI 引腳輸入 JTAG 接口; TDO 為測試數(shù)據(jù)輸出, 數(shù)據(jù)通過 TDO 引腳從 JTAG 接口輸出; TMS 為測試模式選擇, TMS 用來設(shè)置 JTAG 接口處于某種特定的測試模式; TRST 為測試復(fù)位, 輸入引腳, 低電平有效。 8、看門狗原理答:PPT7.1章第 27頁。在系統(tǒng)運行后同時也啟動了看門狗計數(shù)器 (一個 8位的加法計數(shù)器 , 看門狗就開始自動計數(shù), 如果超過規(guī)定時間看門狗未沒清看, 看門狗就會溢出從

24、而引起看門狗中斷, 產(chǎn)生一個系統(tǒng)復(fù) 位脈沖 (寬度為 512個振蕩器的時鐘周期 512×OSCCLK ,造成系統(tǒng)復(fù)位?；蛘哒撐?WatchDog 在嵌入式開發(fā)中的應(yīng)用提到:WatchDog 的工作描述看門狗定時器包含一個數(shù)字計數(shù)器, 該計數(shù)器可以從一個事先設(shè)置好的數(shù)開始以不變的速度 減到 0。 計數(shù)器的速度由一個時鐘電路控制。 如果計數(shù)器在系統(tǒng)恢復(fù)之前減到 0, 它就會向 指定的電路發(fā)送信號,通知它執(zhí)行相應(yīng)的動作。當(dāng)一個硬件系統(tǒng)開啟了 WatchDog 功能, 那么運行在這個硬件系統(tǒng)之上的軟件必須在規(guī)定的時間間隔內(nèi)向 WatchDog 發(fā)送一個信號。該行為被稱為“喂狗”(Feed D

25、og，以免 WatchDog 記時超時引發(fā)系統(tǒng)重起。但是必須 清楚看門狗的溢出時間 (定時器的溢出周期 以決定在合適的時候“喂狗” 喂狗”也不能 ， 太過頻繁否則會造成資源浪費。 9、事件管理器原理（課件：7.3 事件管理器（EV）模塊； 書上 P228） 事件管理器（ ）模塊； 、事件管理器原理（課件： ） 答：EVent Manager Module, EV TMS320F2812 提供了兩個事件管理器 EVA 和 EVB 模塊，用于運動控制和電機控制。每 個件管理器模塊都含有： 1、兩個 16 位通用可編程定時器 GP timer1，GP timer2 2、3 個全比較單元和與之對應(yīng)的脈

26、寬調(diào)制電路 PWM 3、3 個捕獲單元 CAP 4、1 個正交編碼脈沖（QEP）電路 5、中斷邏輯 每個事件管理器(EV有 4 個通用定時器， EVA 有 2 個 16 位通用定時器 GP1 和 GP2， EVB 有 2 個 16 位通用定時器 GP3 和 GP4。4 個定時器結(jié)構(gòu)和功能相同，獨立使用。定時器的核 心是計數(shù)器。每個通用定時器都有一個計數(shù)器，存放開始計數(shù)時的初值，當(dāng)進行計數(shù)時存放 當(dāng)前計數(shù)值。計數(shù)器可以進行增 1 或減 1 計數(shù)，由控制寄存器 TxCON 的 D12D11 確定其 計數(shù)模式。事件管理器中的所有輸入都由內(nèi)部 CPU 協(xié)調(diào)同步，高電平為加計數(shù)；低電平為 減計數(shù)。 每個

27、通用定時器都有一個比較寄存器，存放與計數(shù)器 TxCON 進行比較的值。如果設(shè)置 控制寄存器 TxCON 中的 D1 位為 1，即使能(允許比較操作，則當(dāng)計數(shù)器的值計到與比較寄 存器值相等時產(chǎn)生比較匹配; 每個通用定時器都對應(yīng)一個周期寄存器， 周期寄存器的值決定 了定時器的周期。 當(dāng)定時器的計數(shù)值與周期寄存器的值相等時產(chǎn)生周期匹配， 此時通用定時 器停止操作并保持當(dāng)前計數(shù)值，然后根據(jù)計數(shù)器的計數(shù)方式執(zhí)行復(fù)位操作或遞減計數(shù)。 通用定時器在模塊 EVA 和 EVB 的中斷標志寄存器 EVAIFRA， EVAIFRB， EVAIFRC， EVBIFRA，EVBIFRB，EVBIFRC 中有 16 個中

28、斷標志。 每個通用定時器可根據(jù)以下 4 種事件產(chǎn)生中斷： （1）上溢定時計數(shù)器的值達到 FFFFh 時，產(chǎn)生上溢事件中斷此時標志寄存器中的 TxOFINF 位（x=1, 2, 3, 4）置 1 （2）下溢定時計數(shù)器的值達到 0000h 時，產(chǎn)生下溢事件中斷。此時標志寄存器中的 TxUFINF 位（x=1, 2, 3, 4）置 1。 （3）比較匹配當(dāng)通用定時計數(shù)器的值與比較寄存器的值相等時，產(chǎn)生定時器比較匹配 事件中斷。此時標志寄存器中的 TxCINT 位(x=1, 2, 3, 4置 1。 （4）周期匹配當(dāng)通用定時計數(shù)器的值與周期寄存器的值相等時，產(chǎn)生定時器周期匹配 事件中斷。此時標志寄存器中的

29、 TxPINT 位（x=1, 2, 3, 4）置 1。 10、DSP 實驗操作 實驗指導(dǎo)書 P4 、 實驗操作(實驗指導(dǎo)書 答：加電順序： 1、 電腦開機 2、實驗箱的 220V 電源 3、試驗箱核心板的電源 4、打開 CCS 環(huán)境進行 調(diào)試 5、運行程序 關(guān)電順序：1、先停止正在運行的程序 2、關(guān)掉 CCS 調(diào)試環(huán)境 3、關(guān)掉實驗箱核心板的 5V 電源 4、關(guān)掉實驗箱的 220V 電源 5、電腦關(guān)機 實驗步驟： 1、 硬件連接；將 DSP 仿真器與計算機 USB 口連接好，將仿真器 JTAG 頭插入 DSP 實驗裝置 核心板，按加電順序上電 2、 雙擊桌面 CCS 圖標，進入 CCS 開發(fā)環(huán)

30、境； 3、 新建工程;選擇 Project/New 菜單，進行新建，項工程中添加源文件（.c） 4、 編譯工程文件 5、 調(diào)入可執(zhí)行文件：編譯成功后，使用 FILE 菜單中的 LOAD PROGRAM 命令調(diào)入可執(zhí)行文 件（.OUT） 6、 運行程序 7、 跟蹤調(diào)試程序 11、MCBSP（第八章課件 P13） 、 （ ） 多通道緩沖串口(McBSP 答：多通道緩沖串口 5416 DSP 提供了三個高速、雙向、多通道帶緩沖串口(McBSP。它可以與其他 C54x DSP 器件或其他串行接口器件通信。并且可以與許多現(xiàn)今常用的編解碼芯片(如語音 CODEC， TLV320AIC23實現(xiàn)無縫連接，這大

31、大的簡化了硬件電路設(shè)計的復(fù)雜性。 McBSP 的特性 全雙工通信; 雙緩沖的發(fā)送和三緩沖的接收數(shù)據(jù)存儲器，允許連續(xù)的數(shù)據(jù)流; 獨立的接收與發(fā)送幀、時鐘信號; 具有外部移位時鐘發(fā)生器及內(nèi)部頻率可編程移位時鐘; 多達 128 個發(fā)送和接收通道數(shù). 提供 8、12、16、20、24、32 位數(shù)據(jù)字長 可選的高位或低位先發(fā)送的 8 位數(shù)據(jù)發(fā)送 幀同步和時鐘信號極性可編程 與 McBSP 有關(guān)的引腳 nDX :發(fā)送引腳，與 McBSP 相連接發(fā)送數(shù)據(jù) nDR:接收引腳，與接收數(shù)據(jù)總線相連接 nCLKX :發(fā)送時鐘引腳 nCLKR :接收時鐘引腳 nFSX :發(fā)送幀同步引腳 nFSR : 接收幀同步引腳

32、在時鐘信號和幀同步信號控制下，接收發(fā)送通過 DR 和 DX 引腳與外部器件直接通信. 12、HPI(第八章課件 P23P24 、 第八章課件 答：HPI 主機接口。HPI 是一個 8 位并行口，用來與主設(shè)備或主處理器與 C54x DSP 的接 口。信息在 C54x DSP 和主機之間通過 HPI 口進行數(shù)據(jù)的交換。主機和 DSP 均可以訪問寄 存器。 HPI 是 HPI 的主控制者，HPI 作為一個外設(shè)與主機相連接，使主機的訪問操作更容易。 n主機通過以下單元與 HPI 通信：專用地址和數(shù)據(jù)寄存器、HPI 控制寄存器、外部數(shù)據(jù)和接 口控制信號 nHPI 的外部接口為一個 8 位的數(shù)據(jù)總線(HD0-HD7， 通過兩個連續(xù)的 8 位字節(jié)組合在一起， 形成一個 16 位字的數(shù)